JPWO2003056622A1 - 基板処理方法および半導体装置の製造方法 - Google Patents

基板処理方法および半導体装置の製造方法

Info

Publication number
JPWO2003056622A1
JPWO2003056622A1 JP2003557041A JP2003557041A JPWO2003056622A1 JP WO2003056622 A1 JPWO2003056622 A1 JP WO2003056622A1 JP 2003557041 A JP2003557041 A JP 2003557041A JP 2003557041 A JP2003557041 A JP 2003557041A JP WO2003056622 A1 JPWO2003056622 A1 JP WO2003056622A1
Authority
JP
Japan
Prior art keywords
substrate
hydrogen
processing method
substrate processing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003557041A
Other languages
English (en)
Inventor
卓也 菅原
卓也 菅原
征嗣 松山
征嗣 松山
佐々木　勝
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2003056622A1 publication Critical patent/JPWO2003056622A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

半導体素子が形成された電子デバイス用基板を水素ラジカル（含重水素ラジカル）に対して曝露する基板処理方法において、平面アンテナにマイクロ波を放射することにより形成されるプラズマにより、前記水素ラジカルを励起する。

Description

技術分野
本発明は一般に電子デバイスの製造に係り、特に半導体装置が形成された電子デバイス用基板を水素ラジカルに対して曝露する基板処理方法に関する。
背景技術
半導体装置の製造工程においては、様々な半導体装置が形成された電子デバイス用基板を水素雰囲気中において熱処理する水素シンタ処理が不可欠である。このような水素シンタ処理を行うことにより、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）においてはチャネル基板とゲート絶縁膜との界面領域に存在するダングリングボンドが水素ラジカルにより終端され、このようなダングリングボンドに電荷が捕獲されることによる半導体装置の電気特性の劣化が抑制される。
水素シンタ処理が用いられる半導体装置は多様に存在するが、具体的な例としては高速動作が要求される論理デバイスや、電極間絶縁膜として高誘電率物質（Ｈｉｇｈ−ｋ）が用いられるＤＲＡＭに代表されるメモリデバイス、ガラス基板上に作成される薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等がある。以下にこれらの半導体装置が水素シンタを必要とする理由を解説する。
近年、論理デバイスの高速化を目指し、Ｓｉウェハ上に成膜されたＳｉＧｅ（シリコンゲルマニウム）結晶膜を基板として用いたＭＯＳＦＥＴの開発が行われている。ＳｉＧｅ結晶膜をチャネル層に用いることでｐチャネルの移動度が上昇することから、高速のＭＯＳＦＥＴの実現が期待されている。
この構造を用いる場合、ＳｉＧｅ結晶膜上にゲート絶縁膜として酸化膜を形成する必要があるが、熱酸化によるゲート酸化膜の形成を行うとＳｉＯ２とＧｅＯ２の混在層が形成されてしまい、純粋なＳｉＯ２膜と比較して絶縁特性が劣化する。そこで低温で酸化膜の形成が可能なＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やプラズマ酸化による酸化膜形成などが試されている。これらの酸化膜の絶縁特性はＳｉＯ２とＧｅＯ２の混在層よりも優れているものの、純粋な熱酸化膜と比較した場合に絶縁特性が劣るため、実用化に絶え得る動作特性は得られていない（Ｔ．Ｎａｇａｉ，Ｘ．Ｃｈｅｎ，Ｓ．Ｋ．Ｂａｎｅｒｊｅｅ，”Ｉｍｐｒｏｖｉｎｇ ＳｉＯ２／ＳｉＧｅ ｉｎｔｅｒｆａｃｅ ｏｆ ＳｉＧｅ ｐ−ｍｅｔａｌ−ｏｘｉｄｅ−ｓｉｌｉｃｏｎ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ｗａｔｅｒ ｖａｐｏｒ ａｎｎｅａｌｉｎｇ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌｕｍｅ ８０，Ｎｕｍｂｅｒ １０，ｐｐ．１７７３−１７７５；Ｄ．Ｔｃｈｉｋａｔｉｌｏｖ，Ｙ．Ｆ．Ｙａｎｇ ａｎｄ Ｅ．Ｓ，Ｙａｎｇ，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．６９，Ｎｕｍｂｅｒ １７，ｐｐ．２５７８−２５８０）。
一方、ＤＲＡＭのメモリセルに使用される電極間絶縁膜としてはＴａ２Ｏ５などの高誘電率物質（Ｈｉｇｈ−ｋ）が用いられているが、多量の水素ラジカルが存在する条件下にてこれらの高誘電率物質を含む半導体装置の処理（エッチングや水素シンタ処理）がなされると、リーク電流の増大、誘電率の低下といった特性劣化が生じやすい（筑根敦弘，「Ｃｕダマシン形成プロセス」第８回半導体プロセスシンポジウム，１９９９年９月２０日，２１日，ｐｐ．７１−７９）。
またＴＦＴはガラス基板上に形成されるため、４００℃以下の低温での処理が必須である。しかしながら、このような温度領域で良好な特性をもつ酸化膜を熱酸化により形成することは不可能であり、現在はＣＶＤ法やプラズマ酸化法により形成された酸化膜をゲート絶縁膜として用いている。しかしながら、これらの方法で作製された酸化膜の絶縁特性は熱酸化膜と比較すると大きく劣り、リーク電流の増大に起因した消費電力の増加などの問題が生じ、低消費電力が要求される携帯端末への応用に支障をきたす（Ｎ．Ｓａｎｏ，Ｍ．Ｓｅｋｉｙａ，Ｍ．Ｈａｒａ，Ａ．Ｋｏｈｎｏ ａｎｄ Ｔ．Ｓａｍｅｓｈｉｍａ，”Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ＳｉＯ２／Ｓｉ ｉｎｔｅｒｆａｃｅ ｂｙ ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ ａｎｎｅａｌｉｎｇ ｉｎ ｗｅｔ ａｔｍｏｓｐｈｅｒｅ”Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌｕｍｅ ６６，Ｎｕｍｂｅｒ １６．ｐｐ．２１０７−２１０９）。
これらのゲート絶縁膜の特性を向上させるために、熱処理による水素シンタ処理が用いられてきた。しかし、熱処理により水素ラジカルを発生させようとすると４５０℃以上の高温が必要となるため、低温プロセスが必須なＳｉＧｅ基板やＴＦＴへの応用は困難となる。また、熱処理による水素シンタを用いる場合、水素ラジカルは主に温度によって制御されるが、ＤＲＡＭのように熱に強い物質（熱安定性が高い物質）と熱に弱い物質（熱安定性が低い物質）が混載された半導体装置形成においては、最適なプロセスを確立することは困難である。またＤＲＡＭの電極間絶縁膜として用いられているＨｉｇｈ−ｋ物質は次世代のゲート絶縁膜としても有望であるが、これらの物質は成膜後に高温処理を施すことで結晶化やシリコンと反応することによる酸化膜厚の増大などの問題を抱えているため、熱による水素シンタ処理をＨｉｇｈ−ｋゲート絶縁膜を搭載した半導体装置に用いることは困難なことが予想される。
これらの欠点を補うプロセスとして基板温度３００℃程度のＨ２Ｏ雰囲気下でアニールを施すウェットアニーリングが提案されている（Ｎａｇａｉ，ｅｔ ａｌ．，ｏｐ ｃｉｔ，Ｔｃｈｉｋａｔｉｌｏｖ，ｅｔ ａｌ．，ｏｐ ｃｉｔ．，Ｓａｎｏ，ｅｔ ａｌ．，ｏｐ ｃｉｔ．）が、アニール時間が３時間程度と長いため、量産に用いることは困難と考えられる。
そこで、最も有力な水素ラジカル形成方法として、４００℃以下の低温で水素ラジカルを容易に形成、制御できるプラズマを用いる方法が注目されている。プラズマを用いた水素ラジカル形成は既に多数報告されているが、これらのプラズマはクリーニングを目的として開発された手法であり（Ｋｏｔａｒｏ Ｍｉｙａｔａｎｉ，Ｋｅｎｉｃｈｉ Ｎｉｓｈｉｚａｗａ，Ｙａｓｕｏ Ｋｏｂａｙａｓｇｈｉ ａｎｄ Ｙｏｓｈｉｈｉｄｅ Ｔａｄａ，”Ａ Ｎｅｗ Ｐｌａｓｍａ Ｄｒｙ Ｃｌｅａｎｉｎｇ Ｍｅｔｈｏｄ Ａｐｐｌｉｅｄ ｔｏ Ｃｏｎｔａｃｔ ａｎｄ Ｇａｔｅ Ｐｒｅ Ｃｌｅａｎｉｎｇ”，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，２００２，ｐｐ．１９６−１９７，Ｙ Ａｏｋｉ，Ｓ．Ａｏｙａｍａ，Ｈ．Ｕｅｔａｋｅ，Ｋ．Ｍｏｒｉｚｕｋａ ａｎｄ Ｔ．Ｏｈｍｉ，”Ｉｎ ｓｉｔｕ ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ ｃｌｅａｎｉｎｇ ｂｙ ｌｏｗ−ｅｎｅｒｇｙ ｉｏｎ ｂｏｍｂａｒｄｍｅｎｔ ｆｏｒ ｈｉｇｈ ｑｕａｌｉｔｙ ｔｈｉｎ ｆｉｌｍ ｆｏｒｍａｔｉｏｎ”，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ １１（２），Ｍｒ／Ａｐｒ １９９３，ｐｐ．３０７−３１３）、高い電子温度に起因したプラズマダメージや大面積化が困難等の問題を抱えている。
これに対し、近年、ゲート絶縁膜形成を目的としたプラズマ処理方法として平面アンテナとマイクロ波を用いたプラズマ形成方法が提案されている。
この方法においてはＨｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅなどの希ガスを酸素もしくは窒素を含むガスと共に被処理基板の上部に設けられたリング状のシャワープレートから処理基板とシャワープレートの間の空間に供給する。かかるシャワープレートの上部に設置された平面アンテナ部材（スロットプレーンアンテナ；ＳＰＡ）の背後からマイクロ波を照射することで、アンテナを介してマイクロ波を導入する。このマイクロ波を用いて前記空間において希ガスをプラズマ励起し、これに伴って酸素を含むガスや窒素を含むガスのラジカル、例えば酸素ラジカルＯ＊や窒素ラジカルＮ＊を形成し、シリコン基板表面を酸化あるいは窒化する技術が提案されている。
この方法によって形成されたプラズマは電子密度が高いため低い基板処理温度でも多量のラジカルが生成される。また電子温度が低いため、他のプラズマ形成方法で問題となるプラズマダメージが低い。更に、平面アンテナを伝播したマイクロ波がプラズマを大面積において均一に形成するために、３００ｍｍ径のウェハや大型ＴＦＴ表示装置用基板などの大面積基板への応用の点でも優れていることが報告されている（Ｋａｔｓｕｙｕｋｉ Ｓｅｋｉｎｅ，Ｙｕｊｉ Ｓａｉｔｏ，Ｍａｓａｋｉ Ｈｉｒａｙａｍａ ａｎｄ Ｔａｄａｈｉｒｏ Ｏｈｍｉ，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ １７（５），Ｓｅｐ／Ｏｃｔ １９９９，ｐｐ．３１２９−３１３３，Ｔａｋｕｙａ Ｓｕｇａｗａｒａ，Ｔｏｓｈｉｏ Ｎａｋａｎｉｓｈｉ，Ｍａｒａｒｕ Ｓａｓａｋｉ，Ｓｈｉｇｅｎｏｒｉ Ｏｚａｋｉ，Ｙｏｓｈｉｈｉｄｅ Ｔａｄａ，”Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｕｌｔｒａ Ｔｈｉｎ Ｏｘｙｎｉｔｒｉｄｅ Ｆｏｒｍｅｄ ｂｙ Ｒａｄｉｃａｌ Ｎｉｔｒｉｄａｔｉｏｎ ｗｉｔｈ Ｓｌｏｔ Ｐｌａｎｅ Ａｎｔｅｎｎａ Ｐｌａｓｍａ”，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，２００２，ｐｐ．７１４−７１５）。
このような技術を使うことにより、電子デバイス用基板表面を４００℃以下の低い基板温度であっても直接に酸化あるいは窒化処理することが可能になっている。この技術は前述した低温酸化膜形成へ応用できることは言うまでもなく、水素シンタを目的とした水素ラジカル形成方法として用いることも有望である。
図１Ａ〜１Ｈは、本発明による水素シンタ工程の代表的応用例として、ｎ型ＭＯＳＦＥＴの製造工程を、また図２は、本発明に使われる水素ラジカル形成装置であるマイクロ波と平面アンテナを用いたプラズマ形成装置の一態様を示す。
最初に図２を参照するに、マイクロ波プラズマ処理装置１０は被処理基板Ｗを保持する基板保持台１２が形成された処理容器１１を有し、処理容器１１は排気ポート１１Ａにおいて排気される。
前記処理容器１１上には前記基板保持台１２上の被処理基板Ｗに対応して開口部が形成されており、前記開口部は、アルミナ等の低損失セラミックよりなるカバープレート１３により塞がれている。さらにカバープレート１３の下には、前記被処理基板Ｗに対面するように、ガス導入路とこれに連通する多数のノズル開口部とを形成された、アルミナ等の低損失セラミックよりなるシャワープレート１４が形成されている。
前記カバープレート１３およびシャワープレート１４はマイクロ波窓を形成し、前記カバープレート１４の外側には、ラジアルラインスロットアンテナあるいはホーンアンテナ等のマイクロ波アンテナ１５が形成されている。
動作時には、前記処理容器１１内部の処理空間は前記排気ポート１１Ａを介して排気することにより所定の処理圧に設定され、前記シャワープレート１４からアルゴンやＫｒ等の不活性ガスと共に、前述したゲート絶縁膜形成を目的としたプラズマ処理方法では酸素を含んだガスが導入される。なお、後で説明するように、本発明で提案する水素ラジカル生成を目的としたプラズマ処理方法では、不活性ガスと共に導入されるガスとして、水素ガスが好適に用いられる。
さらに前記アンテナ１５上部より周波数が数ＧＨｚのマイクロ波を照射する。照射されたマイクロ波はアンテナを径方向に伝播し、アンテナ下部に放射され、カバープレート１３を等化して処理容器１１中に導入される。この際、マイクロ波がアンテナを介して導入されているために、高密度、低電子温度のプラズマが発生し、またこのプラズマはアンテナ面積に比例した広範な領域で均一な分布となる。従って、図２の基板処理装置を用いることで、３００ｍｍ径ウェハや大型ＴＦＴ表示用基板などの大面積処理が可能となり、かつプラズマの電子温度が低いため、被処理基板Ｗや処理容器１１内壁の損傷が回避できる。また、形成されたラジカルは被処理基板Ｗの表面に沿って径方向に流れ、速やかに排気されるため、ラジカルの再結合が抑制され、効率的で非常に一様な基板処理が、６００℃以下の低温において可能になる。
次に図１Ａ〜１Ｈを参照するに、図１Ａの工程では基板に比抵抗が１〜３０Ωｃｍの（１００）面方位を有するｐ型のシリコン基板２１を用い、前記シリコン基板２１上にＳＴＩあるいはＬＯＣＯＳ工程により素子分離構造２１Ｓを形成する。さらに前記素子分離構造２１Ｓにより画成される素子領域２１Ｃ中にはホウ素（Ｂ）によるチャネルドープが施される。図１Ａの工程では、前記シリコン基板２１の表面には、後で実行されるゲート絶縁膜形成工程の予備工程として、犠牲酸化膜２０が形成されている。
次に図１Ｂの工程では、ＡＰＭ（アンモニアと過酸化水素と純水の混合液）とＨＰＭ（塩酸、過酸化水素水および純水の混合液）とＤＨＦ（フッ酸と純水の混合液）とを組み合わせたＲＣＡ洗浄を使い、図１Ａの構造に対してゲート絶縁膜成膜前洗浄が行われ、前記犠牲酸化膜２０が金属や有機物、パーティクルなどの汚染要素と共に除去され、新鮮なシリコン基板２１の表面が露出される。この工程では、必要に応じてＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸と過酸化水素水と純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを使うこともある。
次に図１Ｃの工程において前記シリコン基板２１の表面上にゲート酸化膜２２が形成される。例えば図１ＢのＲＣＡ洗浄がなされた基板を８５０℃の温度で保持し、７００Ｐａの圧力下、Ｈ２／Ｏ２ガス流量比が１００／７００ＳＣＣＭの雰囲気下で２分間の酸化処理を行うことにより、２ｎｍ程度の膜厚の熱酸化膜が、前記ゲート酸化膜２２として形成される。
次に図１Ｄの工程において図１Ｃのゲート酸化膜２２上にゲート電極を構成するポリシリコン膜２３が、ＣＶＤ法により堆積される。例えば前記ゲート酸化膜２２を形成されたシリコン基板２１を６２０℃の温度に保持し、シランガスを３０Ｐａの圧力下で導入することにより、前記ゲート酸化膜２２上にポリシリコン膜２３が１５０ｎｍの膜厚に形成される。
その後、図１Ｅの工程において前記ポリシリコン膜２３をレジストプロセスによりパターニングすることにより、前記シリコン基板２１上にゲート電極パターン２３Ａおよびゲート酸化膜パターン２２Ａを形成し、さらに図１Ｆの工程において前記素子領域２１Ｃ中にＡｓやＰなど、ｐ型不純物元素のイオン注入を行い、引き続き熱処理により注入された不純物元素の活性化を行うことにより、前記シリコン基板２１中に前記ゲート電極２３Ａの両側にソース領域あるいはドレイン領域となるｎ型拡散領域２１Ａ，２１Ｂを形成する。
さらに図１Ｇの工程において図１Ｆの構造上に前記ゲート電極２３Ａを覆うようにＴＥＯＳなどの低誘電率膜よりなる層間絶縁膜２４を形成し、さらに前記層間絶縁膜２３中に前記拡散領域２１Ａ，２１Ｂ、およびゲート電極２３Ａを露出するコンタクトホールをそれぞれ選択エッチングにより形成し、さらに前記コンタクトホールを斜線で示す電極材料により充填することにより、所望のＭＯＳＦＥＴが得られる。
ところで図１ＧのＭＯＳＦＥＴ形成には選択エッチングやレジスト除去工程で使われるアッシング工程においてプラズマ処理が使われる。しかし、このようなプラズマ処理により、ゲート酸化膜２２とシリコン基板２１の界面近傍において界面準位の増加など、ＭＯＳＦＥＴの特性劣化が生じることがある。このため、従来の半導体装置の製造工程では、得られた図１Ｇに示す半導体構造に対して水素シンタ処理を行っている。
図３は、図１Ｅと同様の構造を持つｎ型ＭＯＳキャパシタのＣ−Ｖ特性を示す。ただし図３中、縦軸はｐ型シリコン基板２１，ゲート酸化膜２２およびｎ型ポリシリコンゲート電極２３Ａより構成されるＭＯＳキャパシタのキャパシタンスを、横軸は前記ポリシリコンゲート電極２３Ａに印加されるゲート電圧を示す。ただし図３の例ではゲート酸化膜２２の面積を１００μｍ２とし、１００ｋＨｚと２５０ｋＨｚの測定周波数を使った２周波解析法を使って解析を行った（Ａｋｉｏ Ｎａｒａ，Ｎａｏｋｉ Ｙａｓｕｄａ，Ｈｉｄｅｋｉ Ｓａｔａｋｅ ａｎｄ Ａｋｉｒａ Ｔｏｒｉｕｍｉ，”Ａ Ｇｕｉｄａｎｃｅ ｆｏｒ Ａｃｃｕｒａｔｅ Ｔｗｏ−Ｆｒｅｑｕｅｎｃｙ Ｃａｐａｃｉｔａｎｃｅ Ｍｅａｓｕｒｅｍｅｎｔ ｆｏｒ Ｕｌｔｒａ−Ｔｈｉｎ Ｇａｔｅ Ｏｘｉｄｅ”，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，２０００，ｐｐ．４５２−４５３）。
図３を参照するに、先に説明した水素シンタ処理を行わなかった場合、−０．５Ｖ〜＋０．５Ｖのゲート電圧に対応する空乏側領域において、界面準位に起因する大きな容量の存在が確認される。
これに対し、図１Ｇの構造を４５０℃の温度に加熱し、Ｈ２／Ｎ２比が０．５％の雰囲気中に３０分間放置することにより、図１Ｈに示す水素シンタ処理を行った場合、図３に示すように空乏領域における界面準位に起因する容量は低減し、良好なＣ−Ｖ特性が得られるのがわかる。
このように、良好な界面特性を有するＭＯＳＦＥＴを作製するには、図１Ｈに示す水素シンタ処理が不可欠である。しかしながら従来の熱プロセスによる水素シンタ処理では４００℃以上の高温が必要であり、ガラス基板を用いたＴＦＴや熱安定性の優れた材料と劣る材料とが混在するＤＲＡＭ等の半導体装置の製造にあったっては、熱プロセスによる水素シンタ処理を好適に使うことが困難になりつつある。
発明の開示
そこで、本発明は上記の課題を解決した、新規で有用な基板処理方法を提供することを概括的課題とする。
本発明のより具体的な課題は、Ｓｉ基板、ＳｉＧｅ基板、ガラス基板などに代表される電子デバイス用基板を水素ラジカル（含む水素イオン）で処理する方法において、温度以外の制御方法、例えば圧力やガス流量などで水素ラジカルの生成を効果的に制御する方法を提供することにある。
本発明のその他の課題は、半導体素子が形成された電子デバイス用基板に対し、低い基板処理温度で、しかも基板に損傷を与えることなく、水素シンタ処理を行うことの可能な基板処理方法を提供することにある。
本発明の他の課題は、半導体装置が形成された電子デバイス用基板に対し、低い基板処理温度で水素シンタ処理を行うことの可能な基板処理方法であって、
熱による特性劣化の顕著なＳｉＧｅ基板やガラス基板などに特に好適に用いられる方法を提供することにある。
本発明の他の課題は、半導体装置が形成された電子デバイス用基板に対し、低い基板処理温度で水素シンタ処理を行うことの可能な基板処理方法であって、
熱以外の方法で水素ラジカル生成を制御する必要があるＨｉｇｈ−ｋ物質を容量中の電極間絶縁膜として含んだＤＲＡＭやＭＯＳＦＥＴ中のゲート絶縁膜として含んだ次世代論理デバイス等の半導体装置に特に好適に用いられる方法を提供することにある。
本発明の他の課題は、
熱ＣＶＤ法やプラズマ法、ホットワイヤ法などにより低い基板温度で形成されたゲート絶縁膜を含む半導体装置において、ゲート絶縁膜と基板間、あるいはゲート絶縁膜とゲート電極間の界面近傍、あるいはゲート絶縁膜中やゲート電極中に存在するダングリングボンドを低い基板処理温度による水素シンタ処理を行うことで終端し、半導体装置の電気特性の劣化を補償することが可能な半導体装置の製造方法を提供することにある。
本発明の他の課題は、
半導体装置が形成された電子デバイス用基板を水素ラジカル（含む水素イオン）に対して曝露する基板処理方法であって、
前記水素ラジカルは、プラズマにより励起されることを特徴とする基板処理方法を提供することにある。
本発明の他の課題は、
半導体装置が形成された電子デバイス用基板を、水素ラジカル（含む水素イオン）に対して曝露する基板処理方法であって、
前記水素ラジカルはマイクロ波プラズマにより励起されることを特徴とする基板処理方法を提供することにある。
本発明の他の課題は、
半導体装置が形成された電子デバイス用基板を、水素ラジカル（含む水素イオン）に対して曝露する基板処理方法であって、
前記水素ラジカルは、平面アンテナ（Ｓｌｏｔ Ｐｌａｎｅ Ａｎｔｅｎｎａ：ＳＰＡ）にマイクロ波を照射することにより形成されたプラズマにより励起されることを特徴とする基板処理方法を提供することにある。
発明を実施するための最良の態様
［第１実施例］
図４は図２の基板処理装置１０を使った本発明の第１実施例による水素ラジカル制御方法を示す。ただし図４中、横軸は処理圧力を、縦軸はＯＥＳ（Ｏｐｔｉｃａｌ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて観測された水素ラジカルの発光強度を示す。ただし図４の実験では、図２のシャワープレート１４に供給される水素ガスのＡｒガスに対する割合を１％とし、前記アンテナ１５には２．４５ＧＨｚのマイクロ波を２０００Ｗのパワーで照射している。
図４を参照するに、基板温度が２５０℃でも４００℃の基板温度を使った場合と同等の発光強度が得られており、図２の基板処理装置１０を使って水素ラジカルを発生させることにより、低い基板温度においても十分な水素ラジカルを発生できることがわかる。さらに図４から、プロセス圧を変化させることで生成する水素ラジカルの量が大きく変化し、例えばプロセス圧を１３．３Ｐａ（１００ｍＴｏｒｒ）から２６７Ｐａ（２Ｔｏｒｒ）に変化させることで水素ラジカルの発光強度が５倍に増加することがわかる。これは、従来の温度制御以外の方法により水素ラジカルの生成量を制御できる可能性を示すものであり、特に図４Ａの関係は、２５０℃の低い基板温度においても水素ラジカルの生成量を、基板処理装置１０中におけるプロセス圧の制御により、基板温度が４００℃の場合と同様に、しかも任意に制御できることを示している。
図５は、図２の基板処理装置１０において測定された電子温度と電子密度の関係を示す。
図５を参照するに、図２の基板処理装置１０を使うことにより、１．５ｅＶ以下の電子温度を有するプラズマを、１０１１ｃｍ−３以上の電子密度で形成することができるのがわかる。これは、本発明により、他のプラズマ形成方法よりも電子温度が低く、従ってプラズマダメージの少ない条件で、十分な量の水素ラジカルを形成できることを意味している。
このように本発明では、水素ラジカルを発生させる際に図２の基板処理装置１０を使ってプラズマを形成することにより、形成されるプラズマの電子温度を制御でき、また他のプラズマ形成方法を使った場合に生じると考えられる荷電粒子による半導体装置の損傷の問題を回避することが可能になる。
なお本実施例においては圧力制御により水素ラジカルの生成量を制御したが、ガス流量やマイクロ波パワーの変化させることによっても、水素ラジカルの生成量を制御することが可能である。
さらに本実施例においては水素ラジカルの生成を、重水素を含む雰囲気を使って行うことも可能である。この場合には雰囲気中には重水素ラジカルＤ＊が形成される。
さらに前記水素ラジカルを含む雰囲気は、水素イオンを含むことも可能である。
［第２実施例］
図６Ａ，６Ｂは、図２の基板処理装置１０を使った本発明の一実施例による水素シンタ処理を示す。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図６Ａを参照するに、図１Ｇの半導体装置構造を形成されたシリコン基板２１は前記被処理基板Ｗとして前記基板処理装置１０の処理容器１１中に導入され、前記シャワープレート１４からＡｒあるいはＫｒ等の希ガスと水素の混合ガスを導入し、これを２．４５ＧＨｚあるいは８．３ＧＨｚのマイクロ波で励起することにより水素ラジカルＨ＊が形成される。
例えば前記処理容器１１を６７Ｐａの処理圧に減圧し、基板温度を２５０℃に設定し、さらにＨ２の割合が１％（Ｈ２／Ａｒ＝１％）となるように水素ガスおよびＡｒガスを前記処理容器１１中に供給することにより、前記シャワープレート１４直下にＡｒプラズマとともに水素ラジカルＨ＊を含む雰囲気が形成される。
その結果形成された水素ラジカルＨ＊は、前記ポリシリコンゲート電極２３Ａ中に容易に侵入し、ポリシリコンゲート電極２３Ａ中のダングリングボンドを終端する。さらに、このようにして形成された水素ラジカルＨ＊は、前記ポリシリコン膜２３を通過し、図６Ｂに示すように酸化膜内部、あるいはポリシリコン膜／酸窒化膜界面、あるいは酸化膜／シリコン基板界面に到達し、かかる領域に存在する×で示すダングリングボンドを終端する。その結果本実施例により、例えば熱による水素シンタによる効果と同様に、図３でゲート電圧が−５Ｖから＋５Ｖの範囲において容量として観測されるダングリングボンドが終端され、かかるダングリングボンドに起因する界面準位密度が低減される。
なお本実施例においても図２の基板処理装置１０に水素と重水素の混合ガス、あるいは重水素を供給し、重水素ラジカルによる界面の回復処理を行うことが可能である。
なお、本実施例においてＭＯＳＦＥＴのゲート絶縁膜２２Ａは熱酸化法により形成したが、これをプラズマ酸化法、プラズマ窒化法、触媒酸化法、触媒窒化法、ＣＶＤ（化学気相堆積）法、ＰＶＤ（物理気相堆積）法のいずれかの方法により形成することも可能である。
図７は、本発明の基板処理方法を適用して形成したＤＲＡＭの例を示す。ただし図７中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図７を参照するに、本実施例では前記ゲート電極２３ＡがワードラインＷＬとして基板２１表面を延在し、さらにソース領域を構成する前記拡散領域２１Ａに、前記層間絶縁膜２４上に形成されたビットラインＢＬを構成するポリシリコン電極パターン２６Ａが、前記層間絶縁膜２４中に形成されたコンタクトホールを介してコンタクトする。
さらに前記層間絶縁膜２４上には次の層間絶縁膜が前記ビットラインパターン２６Ａを覆うように形成され、前記層間絶縁膜２４上にはメモリセルキャパシタの蓄積電極２６Ｂを構成するポリシリコン電極パターンが、前記拡散領域２１Ｂに前記層間絶縁膜２４および２５を貫通して形成されたコンタクトホールを介してコンタクトするように形成されている。
前記蓄積電極２６Ｂの表面は高誘電体キャパシタ絶縁膜２７により覆われ、さらに前記層間絶縁膜２５上には前記キャパシタ絶縁膜２７を覆うように対向電極２８が形成される。
図７のＤＲＡＭにおいても、図６Ｂと同様にシリコン基板２１とゲート絶縁膜２２Ａの界面近傍、あるいはゲート絶縁膜２２Ａあるいはポリシリコン電極２３Ａの内部、さらには前記ゲート絶縁膜２２Ａとポリシリコン電極２３Ａとの界面近傍に存在するダングリングボンドを、図２の基板処理装置によるプラズマ処理により、水素ラジカルＨ＊で終端することができ、特性の安定したＤＲＡＭを得ることが可能になる。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
産業上の利用可能性
本発明によれば、高温処理によって特性が劣化する可能性のある半導体装置を含む電子デバイス用基板において、高い電子密度を有するマイクロ波プラズマを用いて水素シンタ処理を行うことにより、基板温度を低く抑制したまま半導体装置の電気特性を向上させることが可能になる。また平面アンテナを介してマイクロ波を導入することで低い電子温度を達成でき、プラズマダメージによる半導体装置の損傷を回避することができる。またマイクロ波が平面アンテナ中を伝播して放射されるため、アンテナ面積に比例した大面積処理が可能になり、３００ｍｍ径のウェハや大面積ＴＦＴ基板など、大面積基板への応用も容易となる。
【図面の簡単な説明】
図１Ａ〜１Ｈは、先に提案されている半導体装置の製造工程を示す図；
図２は、本発明で使われるマイクロ波プラズマ処理装置の構成を示す図；
図３は、図１Ａ〜１Ｈの半導体装置装置製造工程において生起する問題を説明する図；
図４は本発明の第１実施例を説明する図；
図５は本発明の第１実施例を説明する別の図；
図６Ａ，６Ｂは、本発明の第２実施例を説明する図である。
図７は、本発明をＤＲＡＭに適用した場合を示す図である。

Claims (9)

  1. 半導体装置が形成された電子デバイス用基板を、水素ラジカルおよび水素イオンを含む雰囲気に対して曝露する基板処理方法であって、
    前記水素ラジカルおよび水素イオンは、希ガスと水素を含む処理ガスをプラズマ励起することにより形成されることを特徴とする基板処理方法。
  2. 前記水素ラジカルおよび水素イオンを含む雰囲気は、重水素ラジカルおよび重水素イオンを含むことを特徴とする請求項１記載の基板処理方法。
  3. 前記プラズマは、マイクロ波により形成されることを特徴とする請求項１記載の基板処理方法。
  4. 前記プラズマは、平面アンテナからマイクロ波を照射することにより形成されることを特徴とする請求項１記載の基板処理方法。
  5. 前記半導体装置はＭＯＳＦＥＴを含むことを特徴とする請求項１記載の基板処理方法。
  6. 前記電子デバイス用基板は、Ｓｉ基板、ＳｉＧｅ基板あるいはガラス基板のいずれかであることを特徴とする請求項１記載の基板処理方法。
  7. 前記ＭＯＳＦＥＴは、熱酸化膜および熱酸窒化膜のいずれかをゲート絶縁膜として含むことを特徴とする請求項５記載の基板処理方法。
  8. 前記ＭＯＳＦＥＴは、プラズマ酸化法、プラズマ窒化法、触媒酸化法、触媒窒化法、ＣＶＤ法、ＰＶＤ法のいずれかの方法により形成されたゲート絶縁膜を含むことを特徴とする請求項５記載の基板処理方法。
  9. 前記半導体装置は、電極間絶縁膜に高誘電体絶縁膜を用いた記憶素子を含むことを特徴とする請求項１記載の基板処理方法。
JP2003557041A 2001-12-26 2002-12-25 基板処理方法および半導体装置の製造方法 Pending JPWO2003056622A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001394546 2001-12-26
JP2001394546 2001-12-26
PCT/JP2002/013550 WO2003056622A1 (fr) 2001-12-26 2002-12-25 Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs

Publications (1)

Publication Number Publication Date
JPWO2003056622A1 true JPWO2003056622A1 (ja) 2005-05-12

Family

ID=19188880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003557041A Pending JPWO2003056622A1 (ja) 2001-12-26 2002-12-25 基板処理方法および半導体装置の製造方法

Country Status (7)

Country Link
US (2) US7226848B2 (ja)
JP (1) JPWO2003056622A1 (ja)
KR (2) KR20040068990A (ja)
CN (1) CN100561687C (ja)
AU (1) AU2002367179A1 (ja)
TW (1) TW571369B (ja)
WO (1) WO2003056622A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP4712292B2 (ja) * 2003-09-02 2011-06-29 財団法人国際科学振興財団 半導体装置及びその製造方法
KR100887449B1 (ko) * 2003-09-17 2009-03-10 도쿄엘렉트론가부시키가이샤 저유전율 절연막의 형성 방법, 플라즈마 처리 장치, 및기록 매체
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
JP2005175028A (ja) * 2003-12-09 2005-06-30 Canon Inc プラズマ処理方法およびプラズマ処理装置
US7534552B2 (en) * 2004-12-23 2009-05-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579287B2 (en) * 2005-08-12 2009-08-25 Canon Kabushiki Kaisha Surface treatment method, manufacturing method of semiconductor device, and manufacturing method of capacitive element
US7432148B2 (en) * 2005-08-31 2008-10-07 Micron Technology, Inc. Shallow trench isolation by atomic-level silicon reconstruction
CN101305465B (zh) * 2005-11-09 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
WO2007058436A1 (en) * 2005-11-15 2007-05-24 Iferro Co., Ltd. Memory device
JP4708998B2 (ja) * 2005-12-22 2011-06-22 キヤノン株式会社 パターニング方法、電気光学装置の製造方法、カラーフィルターの製造方法、発光体の製造方法、並びに薄膜トランジスタの製造方法
EP2034296B1 (en) * 2007-09-07 2012-09-26 Imec Quantification of hydrophobic and hydrophilic properties of materials
KR101715861B1 (ko) * 2010-12-02 2017-03-14 삼성전자주식회사 중수소 어닐링을 이용한 반도체 소자 형성방법
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
US8486790B2 (en) 2011-07-18 2013-07-16 United Microelectronics Corp. Manufacturing method for metal gate
CN103165440A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极半导体器件制造方法
EP2750167A1 (en) * 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
US10041168B2 (en) * 2013-01-14 2018-08-07 California Institute Of Technology Graphene structure
US9660084B2 (en) 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
CN113270320B (zh) * 2021-05-17 2022-09-30 恒泰柯半导体（上海）有限公司 一种半导体元件的制备方法及半导体元件
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106837A (ja) * 1981-12-18 1983-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS59213137A (ja) * 1983-05-16 1984-12-03 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 半導体装置の製造方法
JPH01214123A (ja) * 1988-02-23 1989-08-28 Tel Sagami Ltd プラズマ処理方法
JPH03286535A (ja) * 1990-04-02 1991-12-17 Seiko Epson Corp 水素プラズマ処理方法
JPH1012625A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 半導体装置の製造方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH11330080A (ja) * 1998-05-13 1999-11-30 James W Mitchell 水素処理方法
JP2002025874A (ja) * 2000-07-10 2002-01-25 Tadahiro Omi 単結晶ウエーハおよび太陽電池セル
JP2002299330A (ja) * 2001-03-28 2002-10-11 Tadahiro Omi プラズマ処理装置および半導体製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198481A (ja) * 1988-02-01 1989-08-10 Canon Inc マイクロ波プラズマｃｖｄ法による堆積膜形成法
JPH07153769A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JP2978746B2 (ja) * 1995-10-31 1999-11-15 日本電気株式会社 半導体装置の製造方法
US5744202A (en) * 1996-09-30 1998-04-28 Xerox Corporation Enhancement of hydrogenation of materials encapsulated by an oxide
JP2000031265A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体装置の製造方法
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
JP4255563B2 (ja) 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
JP3911947B2 (ja) 2000-02-08 2007-05-09 セイコーエプソン株式会社 電界効果トランジスタの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106837A (ja) * 1981-12-18 1983-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS59213137A (ja) * 1983-05-16 1984-12-03 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 半導体装置の製造方法
JPH01214123A (ja) * 1988-02-23 1989-08-28 Tel Sagami Ltd プラズマ処理方法
JPH03286535A (ja) * 1990-04-02 1991-12-17 Seiko Epson Corp 水素プラズマ処理方法
JPH1012625A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 半導体装置の製造方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH11330080A (ja) * 1998-05-13 1999-11-30 James W Mitchell 水素処理方法
JP2002025874A (ja) * 2000-07-10 2002-01-25 Tadahiro Omi 単結晶ウエーハおよび太陽電池セル
JP2002299330A (ja) * 2001-03-28 2002-10-11 Tadahiro Omi プラズマ処理装置および半導体製造装置

Also Published As

Publication number Publication date
AU2002367179A1 (en) 2003-07-15
CN100561687C (zh) 2009-11-18
TW200301939A (en) 2003-07-16
US7226848B2 (en) 2007-06-05
KR20060118620A (ko) 2006-11-23
US20070235421A1 (en) 2007-10-11
US7759598B2 (en) 2010-07-20
KR20040068990A (ko) 2004-08-02
US20050170543A1 (en) 2005-08-04
CN1633702A (zh) 2005-06-29
TW571369B (en) 2004-01-11
WO2003056622A1 (fr) 2003-07-10

Similar Documents

Publication Publication Date Title
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
JP4713752B2 (ja) 半導体装置およびその製造方法
JP4334225B2 (ja) 電子デバイス材料の製造方法
US7446052B2 (en) Method for forming insulation film
US7250375B2 (en) Substrate processing method and material for electronic device
JP4429300B2 (ja) 電子デバイス材料の製造方法
US7622402B2 (en) Method for forming underlying insulation film
JP2005150637A (ja) 処理方法及び装置
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP2008147678A (ja) 電子デバイス用材料およびその製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
JP4361078B2 (ja) 絶縁膜の形成方法
JP2011165743A (ja) 半導体装置の製造方法
JP4454883B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091104

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100319