CN114038753A - Mosfet的制造方法 - Google Patents
Mosfet的制造方法 Download PDFInfo
- Publication number
- CN114038753A CN114038753A CN202111175356.5A CN202111175356A CN114038753A CN 114038753 A CN114038753 A CN 114038753A CN 202111175356 A CN202111175356 A CN 202111175356A CN 114038753 A CN114038753 A CN 114038753A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- plasma oxidation
- mosfet
- oxidation process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 53
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 34
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 28
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 4
- -1 oxygen ion Chemical class 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910003865 HfCl4 Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种MOSFET的制造方法，包括：提供一形成有绝缘层和硅锗层的衬底；采用氢气对所述硅锗层的表面进行预处理；采用等离子体氧化工艺在所述硅锗层上形成界面层以及形成高K介质层。本申请通过先采用氢气对所述硅锗层表面进行预处理，然后再采用等离子体氧化工艺在所述硅锗层上形成界面层，这样可以形成超薄界面层，其中的氧离子含量可以精准控制，既优化了器件尺寸，又提高了器件性能。进一步的，采用等离子体氧化工艺形成的界面层，可以避免界面层中的Ge离子流失，进一步提高了器件性能。
Description
技术领域
本申请涉及MOSFET器件技术领域，具体涉及一种MOSFET的制造方法。
背景技术
器件尺寸按摩尔定律要求不断缩小，并且朝着物理上可能的极限推进，半导体器件制造因此变得越来越具有挑战性。绝缘体上硅(SOI，Silicon-On-Insulator)技术是半导体技术的近期发展方向之一。它是一种具有独特的“Si/绝缘层/Si”三层结构的新型硅基半导体材料，但目前的绝缘体上硅结构的半导体器件的电特性仍需调试。相对于传统的绝缘体上硅(SOI)结构，绝缘体上硅锗(SGOI)结构不仅可以减小漏电流、抑制短沟道效应，还可以提高空穴迁移率，显著提升p型金属氧化层半导体场效应晶体管(PMOSFET)性能。
目前，研究人员发现，MOSFET器件中的SiGe沟道层上的界面层(氧化层)有许多弊端，其中主要有：第一，其界面层厚度较厚且不易控制，并且当生成界面层较薄时，界面层本身容易产生缺陷，影响器件性能；第二，对于SiGe沟道层，由于SiGe沟道层表面形成的氧化锗溶于水，若氧化工艺过程中出现水汽，就会导致SiGe沟道层中Ge离子出现大量缺失，影响沟道性能；第三，由于形成界面层的现有工艺温度较高，通常为1000℃左右，造成界面层的热预算(thermal budget，温度与时间的乘积)较大，从而对后续光刻套刻精度产生影响。
发明内容
本申请提供了一种MOSFET的制造方法，可以解决现有的界面层存在多种缺陷的问题。
一方面，本申请实施例提供了一种MOSFET的制造方法，包括：
提供一衬底，所述衬底上形成有堆叠的绝缘层和硅锗层；
采用氢气对所述硅锗层的表面进行预处理；
采用等离子体氧化工艺在所述硅锗层上形成界面层；以及，
形成高K介质层，所述高K介质层覆盖所述界面层。
可选的，在所述MOSFET的制造方法中，采用氢气对所述硅锗层的表面进行预处理的过程中，氢气的流量为3L/min～8L/min，温度为400℃～600℃，处理时间为1min-10min，压力为5Torr～25Torr。
可选的，在所述MOSFET的制造方法中，采用低温等离子体氧化工艺形成所述界面层，其中，等离子氧化温度为200℃～400℃，处理时间为10s～180s，压力为5mTorr～40mTorr。
可选的，在所述MOSFET的制造方法中，所述等离子氧化工艺的作业模式为脉冲模式，射频功率为150w～2000w，氧气流量为100mL/min～400mL/min。
可选的，在所述MOSFET的制造方法中，所述界面层的厚度为
可选的，在所述MOSFET的制造方法中，采用原子层沉积工艺形成所述高K介质层。
可选的，在所述MOSFET的制造方法中，所述高K介质层的材质为HfO2。
可选的，在所述MOSFET的制造方法中，所述高K介质层的厚度为
可选的，在所述MOSFET的制造方法中，所述绝缘层的材质为二氧化硅。
本申请技术方案，至少包括如下优点：
本发明提供一种MOSFET的制造方法，包括：提供一形成有绝缘层和硅锗层的衬底；采用氢气对所述硅锗层的表面进行预处理；采用等离子体氧化工艺在所述硅锗层上形成界面层以及形成高K介质层。本申请通过先采用氢气对所述硅锗层表面进行预处理，然后再采用等离子体氧化工艺在所述硅锗层上形成界面层，这样可以形成超薄界面层，其中的氧离子含量可以精准控制，既优化了器件尺寸，又提高了器件性能。进一步的，采用等离子体氧化工艺形成的界面层，可以避免界面层中的Ge离子流失，进一步提高了器件性能。同时，本发明形成的所述界面层的热预算较小，可以使得后续光刻套刻精度不会受到任何影响。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是MOSFET的制造方法的流程图；
图2-图5是制造MOSFET的各工艺步骤中的半导体结构示意图；
其中，附图标记说明如下：
100-衬底，110-绝缘层，120-硅锗层，130-界面层，140-高K介质层。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种MOSFET的制造方法，请参考图1，图1是MOSFET的制造方法的流程图，所述MOSFET的制造方法包括：
S10：提供一衬底，所述衬底上形成有堆叠的绝缘层和硅锗层；
S20：采用氢气对所述硅锗层的表面进行预处理；
S30：采用等离子体氧化工艺在所述硅锗层上形成界面层；
S40：形成高K介质层，所述高K介质层覆盖所述界面层。
具体的，请参考图2-图5，图2-图5是制造MOSFET的各工艺步骤中的半导体结构示意图。
首先，如图2所示，提供一衬底100，所述衬底100上形成有堆叠的绝缘层110和硅锗层120。具体的，所述衬底100为硅衬底。所述绝缘层110的材质可以是二氧化硅。本实施例中，所述硅锗层120主要是由绝缘层附着硅(绝缘体上硅，SOI)的结构经过高温热处理工艺形成，所述硅锗层120用作MOSFET器件的沟道。
然后，如图3所示，采用氢气对所述硅锗层120的表面进行预处理。具体的，采用氢气对所述硅锗层120的表面进行预处理工艺中，氢气的流量可以为3L/min～8L/min，温度可以为400℃～600℃，处理时间可以为1min-10min，压力可以为5Torr～25Torr。本实施例中，采用氢气进行预处理工艺的工艺参数可以具体设置为：氢气的流量为5L/min，温度为500℃，处理时间为4min，压力可以为5Torr。本申请用氢气所述硅锗层120的表面进行预处理，可以使所述硅锗层120的表面的自然氧化层与硅反应，生成挥发的氧化硅气体，这样可以去除所述硅锗层120表面的杂质(包括自然氧化层)，消除了所述硅锗层120表面的缺陷，使所述硅锗层120表面更加平滑，保证了器件性能，同时也为后续形成超薄的界面层130提供了条件。
接着，如图4所示，采用低温等离子体氧化(Decoupled Plasma oxidation，DPO)工艺在平滑的所述硅锗层120表面上形成界面层130。具体的，低温等离子体氧化工艺的工艺参数为：等离子氧化温度为200℃～400℃，处理时间为10s～180s，压力为5mTorr～40mTorr。进一步的，所述等离子氧化工艺的作业模式可以是脉冲模式，也可以是持续模式，射频功率可以为150w～2000w，氧气流量可以为100mL/min～400mL/min，氧气和氦气的比例范围为100％-5％。本实施例中，所述等离子氧化工艺的作业模式采取脉冲模式，脉冲模式下的所述低温等离子氧化工艺的工艺参数可以具体设置为：温度400℃，处理时间60s，压力20mTorr，射频功率1500w，氧气流量300mL/min，占空比为10％。所述硅锗层120的硅原子和锗原子分别与氧气中的氧原子形成牢固的共价键，从而在所述硅锗层120表面上得到所述界面层130。本申请采用低温等离子体氧化工艺形成的所述界面层130是厚度仅为
的超薄界面层。本申请通过先采用氢气对所述硅锗层120表面进行预处理，然后再采用等离子体氧化工艺在所述硅锗层120上形成界面层130，这样可以形成超薄界面层，并且其中的氧离子含量可以精准控制，既优化了器件尺寸，又提高了器件性能。进一步的，因为采用低温等离子体氧化工艺形成界面层130时避免了水蒸气的出现，从而可以避免界面层130中的Ge离子流失，进一步提高了器件性能。同时，本发明采用低温等离子体氧化工艺形成的所述界面层130的热预算较小，可以使得后续光刻套刻精度不会受到任何影响。
最后，如图5所示，在所述界面层130上形成高K介质层140。具体的，采用原子层沉积工艺形成所述高K介质层140，该原子层沉积工艺可以使用HfCl4作为前驱体，形成的所述高K介质层140可以为HfO2。所述高K介质层140的厚度可以为
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (9)
1.一种MOSFET的制造方法，其特征在于，包括：
提供一衬底，所述衬底上形成有堆叠的绝缘层和硅锗层；
采用氢气对所述硅锗层的表面进行预处理；
采用等离子体氧化工艺在所述硅锗层上形成界面层；以及，
形成高K介质层，所述高K介质层覆盖所述界面层。
2.根据权利要求1所述的MOSFET的制造方法，其特征在于，采用氢气对所述硅锗层的表面进行预处理的过程中，氢气的流量为3L/min～8L/min，温度为400℃～600℃，处理时间为1min-10min，压力为5Torr～25Torr。
3.根据权利要求1所述的MOSFET的制造方法，其特征在于，采用低温等离子体氧化工艺形成所述界面层，其中，等离子氧化温度为200℃～400℃，处理时间为10s～180s，压力为5mTorr～40mTorr。
4.根据权利要求3所述的MOSFET的制造方法，其特征在于，所述等离子氧化工艺的作业模式为脉冲模式，射频功率为150w～2000w，氧气流量为100mL/min～400mL/min。
5.根据权利要求1所述的MOSFET的制造方法，其特征在于，所述界面层的厚度为
6.根据权利要求1所述的MOSFET的制造方法，其特征在于，采用原子层沉积工艺形成所述高K介质层。
7.根据权利要求1所述的MOSFET的制造方法，其特征在于，所述高K介质层的材质为HfO2。
8.根据权利要求1所述的MOSFET的制造方法，其特征在于，所述高K介质层的厚度为
9.根据权利要求1所述的MOSFET的制造方法，其特征在于，所述绝缘层的材质为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111175356.5A CN114038753A (zh) | 2021-10-09 | 2021-10-09 | Mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111175356.5A CN114038753A (zh) | 2021-10-09 | 2021-10-09 | Mosfet的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038753A true CN114038753A (zh) | 2022-02-11 |
Family
ID=80134787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111175356.5A Pending CN114038753A (zh) | 2021-10-09 | 2021-10-09 | Mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038753A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6811448B1 (en) * | 2003-07-15 | 2004-11-02 | Advanced Micro Devices, Inc. | Pre-cleaning for silicidation in an SMOS process |
| CN1633702A (zh) * | 2001-12-26 | 2005-06-29 | 东京毅力科创株式会社 | 衬底处理方法及半导体装置的制造方法 |
| US20070287269A1 (en) * | 2004-10-20 | 2007-12-13 | Shin-Etsu Handotai Co., Ltd. | Method For Producing Semiconductor Wafer |
| US20090155969A1 (en) * | 2007-12-12 | 2009-06-18 | International Business Machines Corporation | Protection of sige during etch and clean operations |
| CN101496142A (zh) * | 2006-07-25 | 2009-07-29 | 信越半导体股份有限公司 | 半导体基板的制造方法 |
| US20150140834A1 (en) * | 2013-11-18 | 2015-05-21 | Intermolecular Inc. | al2o3 surface nucleation preparation with remote oxygen plasma |
| US20160343806A1 (en) * | 2015-05-21 | 2016-11-24 | Globalfoundries Inc. | Interface passivation layers and methods of fabricating |
| US20180053837A1 (en) * | 2016-08-22 | 2018-02-22 | International Business Machines Corporation | Formation of inner spacer on nanosheet mosfet |
| US20190006476A1 (en) * | 2017-06-29 | 2019-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having interfacial layer and high k dielectric layer |
| CN111653612A (zh) * | 2020-06-24 | 2020-09-11 | 上海华力集成电路制造有限公司 | 一种提升SiGe沟道表面均匀度的方法 |
| US20210057270A1 (en) * | 2019-08-23 | 2021-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor wafer and method for manufacturing thereof |
-
2021
- 2021-10-09 CN CN202111175356.5A patent/CN114038753A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1633702A (zh) * | 2001-12-26 | 2005-06-29 | 东京毅力科创株式会社 | 衬底处理方法及半导体装置的制造方法 |
| US6811448B1 (en) * | 2003-07-15 | 2004-11-02 | Advanced Micro Devices, Inc. | Pre-cleaning for silicidation in an SMOS process |
| US20070287269A1 (en) * | 2004-10-20 | 2007-12-13 | Shin-Etsu Handotai Co., Ltd. | Method For Producing Semiconductor Wafer |
| CN101496142A (zh) * | 2006-07-25 | 2009-07-29 | 信越半导体股份有限公司 | 半导体基板的制造方法 |
| US20090155969A1 (en) * | 2007-12-12 | 2009-06-18 | International Business Machines Corporation | Protection of sige during etch and clean operations |
| US20150140834A1 (en) * | 2013-11-18 | 2015-05-21 | Intermolecular Inc. | al2o3 surface nucleation preparation with remote oxygen plasma |
| US20160343806A1 (en) * | 2015-05-21 | 2016-11-24 | Globalfoundries Inc. | Interface passivation layers and methods of fabricating |
| US20180053837A1 (en) * | 2016-08-22 | 2018-02-22 | International Business Machines Corporation | Formation of inner spacer on nanosheet mosfet |
| US20190006476A1 (en) * | 2017-06-29 | 2019-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having interfacial layer and high k dielectric layer |
| US20210057270A1 (en) * | 2019-08-23 | 2021-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor wafer and method for manufacturing thereof |
| CN111653612A (zh) * | 2020-06-24 | 2020-09-11 | 上海华力集成电路制造有限公司 | 一种提升SiGe沟道表面均匀度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7037773B2 (en) | Method of manufacturing metal-oxide-semiconductor transistor | |
| US8994119B2 (en) | Semiconductor device with gate stacks having stress and method of manufacturing the same | |
| US9601337B2 (en) | Manufacturing method of graphene modulated high-K oxide and metal gate MOS device | |
| US8786032B2 (en) | P-type semiconductor device and method for manufacturing the same | |
| JP2007281181A (ja) | 半導体装置の製造方法 | |
| JP2008283182A (ja) | Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法 | |
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| KR20110011584A (ko) | 유전체막, 유전체막을 이용한 반도체 디바이스 제조방법, 및 반도체 제조기기 | |
| US20160351686A1 (en) | Pmos transistor and fabrication method thereof | |
| US20060246739A1 (en) | Method for Fabricating Dielectric Layer Doped with Nitrogen | |
| KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
| TWI587446B (zh) | Ｓｏｉ基底及其製備方法 | |
| US11239263B2 (en) | Thin film transistor, method for manufacturing thereof and display device | |
| TW202221764A (zh) | 集成可流動低k間隙填充及電漿處理 | |
| CN114038753A (zh) | Mosfet的制造方法 | |
| US20140097504A1 (en) | Method for depositing a low-diffusion tialn layer and insulated gate comprising such a layer | |
| US8691636B2 (en) | Method for removing germanium suboxide | |
| US9984882B2 (en) | Semiconductor structures and fabrication method thereof | |
| US20100197124A1 (en) | Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby | |
| US7811892B2 (en) | Multi-step annealing process | |
| CN109119335A (zh) | 功函数层、金属栅极、半导体器件及其制造方法 | |
| US20100123200A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20130029527A (ko) | 반도체장치 제조 방법 | |
| CN103165440A (zh) | 高介电常数金属栅极半导体器件制造方法 | |
| JP2022550433A (ja) | ゲートオールアラウンドｉ／ｏエンジニアリング |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |