CN111653612A - 一种提升SiGe沟道表面均匀度的方法 - Google Patents

一种提升SiGe沟道表面均匀度的方法 Download PDF

Info

Publication number
CN111653612A
CN111653612A CN202010584734.4A CN202010584734A CN111653612A CN 111653612 A CN111653612 A CN 111653612A CN 202010584734 A CN202010584734 A CN 202010584734A CN 111653612 A CN111653612 A CN 111653612A
Authority
CN
China
Prior art keywords
uniformity
germanium layer
layer
silicon
plasma oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010584734.4A
Other languages
English (en)
Inventor
姜兰
成鑫华
归琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010584734.4A priority Critical patent/CN111653612A/zh
Publication of CN111653612A publication Critical patent/CN111653612A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种提升SiGe沟道表面均匀度的方法，提供衬底，衬底上设有埋氧层，埋氧层上设有硅锗层；对硅锗层的表面进行等离子体氧化，形成SiGeOx层；采用湿法刻蚀去除SiGeOx层；重复进行氧化和湿法刻蚀，直到所述硅锗层表面的均匀度达到所需均匀度为止。本发明通过等离子氧化对SiGe沟道表面进行处理形成SiGeOx，随后采用湿法对其氧化层进行去除，等离子氧化工艺结合湿法工艺进行多个周期，逐步改善SiGe沟道表面均匀度，该工艺不仅有效提高了SiGe沟道表面均匀度，同时保证了SiGe层的应力作用，有效提高了器件性能。

Description

一种提升SiGe沟道表面均匀度的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种提升SiGe沟道表面均匀度的方法。
背景技术
相对于传统的绝缘体上硅(SOI)结构，绝缘体上硅锗(SGOI)结构不仅可以减小漏电流、抑制短沟道效应，还可以提高空穴迁移率，显著提升P型金属氧化层半导体场效应晶体管(PMOS)性能，是SOI结构发展的主要方向。目前，由于考虑到SiGe高温下应变弛豫，如何在较低的热预算(thermal budget，温度与时间的乘积)下保证SGOI表面的均匀度，成为技术难点。
因此，需要提出一种新的提升SiGe沟道表面均匀度的方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提升SiGe沟道表面均匀度的方法，用于解决现有技术中由于SiGe在较低的热预算下表面不均匀的问题。
为实现上述目的及其他相关目的，本发明提供一种提升SiGe沟道表面均匀度的方法，至少包括以下步骤：
步骤一、提供衬底，所述衬底上设有埋氧层，所述埋氧层上设有硅锗层；
步骤二、对所述硅锗层的表面进行等离子体氧化，形成SiGeOx层；
步骤三、采用湿法刻蚀去除所述SiGeOx层；
步骤四、重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到小于或等于5％为止。
优选地，步骤二中对所述硅锗层进行等离子体氧化的氧气流量为180-300ml/min。
优选地，步骤二中对所述硅锗层进行等离子体氧化的氧气流量为200ml/min。
优选地，步骤二中对所述硅锗层进行等离子体氧化的温度为20-30℃。
优选地，步骤二中对所述硅锗层进行等离子体氧化的温度为200-400℃。
优选地，步骤二中对所述硅锗层进行等离子体氧化的压力为10-30托。
优选地，步骤二中对所述硅锗层进行等离子体氧化的压力为10托。
优选地，步骤二中对所述硅锗层进行等离子氧化的作业模式为持续模式。
优选地，步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150-1700W。
优选地，步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150W。
优选地，步骤二中对所述硅锗层进行等离子氧化作业时间为30s～5min。
优选地，步骤二中对所述硅锗层进行等离子氧化作业时间为10s。
优选地，步骤二中对所述硅锗层进行等离子氧化的气体包括氧气和氦气，氧气和氦气的流量比为90％～10％。
优选地，步骤二至步骤三为一个作业周期，该一个作业周期因等离子体氧化而消耗的硅锗层的厚度为10～20埃。
优选地，步骤四中，重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到(小于或等于5％时，所述硅锗层的厚度大于80埃。
如上所述，本发明的提升SiGe沟道表面均匀度的方法，具有以下有益效果：本发明通过等离子氧化对SiGe沟道表面进行处理形成SiGeOx，随后采用湿法对其氧化层进行去除，等离子氧化工艺结合湿法工艺进行多个周期，逐步改善SiGe沟道表面均匀度，该工艺不仅有效提高了SiGe沟道表面均匀度，同时保证了SiGe层的应力作用，有效提高了器件性能。
附图说明
图1显示为本发明的衬底上设有埋氧层和硅锗层的示意图；
图2显示为本发明对硅锗层的表面进行等离子体氧化的示意图；
图3显示为本发明去除SiGeOx层后的结构示意图；
图4显示为本发明形成表面均匀的硅锗层结构的示意图；
图5显示为本发明的提升SiGe沟道表面均匀度的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种提升SiGe沟道表面均匀度的方法，如图5所示，图5显示为本发明的提升SiGe沟道表面均匀度的方法流程图。本发明中该方法至少包括以下步骤：
步骤一、提供衬底，所述衬底上设有埋氧层，所述埋氧层上设有硅锗层；如图1所示，图1显示为本发明的衬底上设有埋氧层和硅锗层的示意图；该步骤中需要所提供的衬底(硅衬底)上形成埋氧层(BOX)，之后在所述埋氧层上形成所述硅锗层(SGOI)。
步骤二、对所述硅锗层的表面进行等离子体氧化，形成SiGeOx层；如图2所示，图2显示为本发明对硅锗层的表面进行等离子体氧化的示意图；本发明进一步地，步骤二中对所述硅锗层进行等离子体氧化的氧气流量为180-300ml/min。本实施例中步骤二中对所述硅锗层进行等离子体氧化的氧气流量为200ml/min。本发明再进一步地，对所述硅锗层进行等离子体氧化的温度为20-30℃，即本实施例的等离子体氧化是在室温下进行。更进一步地，本发明中对所述硅锗层进行等离子体氧化的压力为10-30托。本实施例中步骤二中对所述硅锗层进行等离子体氧化的压力为10托。本实施例中，步骤二中对所述硅锗层进行等离子氧化的作业模式为持续模式。本发明进一步地，步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150-1700W。本实施例中步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150W。
本发明进一步地，步骤二中对所述硅锗层进行等离子氧化作业时间为30s～5min。并且步骤二中对所述硅锗层进行等离子氧化的气体包括氧气和氦气，氧气和氦气的流量比为90％～10％。
该步骤二中，对所述硅锗层的表面进行等离子体氧化后，所述硅锗层表面的部分被氧化形成为一层SiGeOx层，所述SiGeOx层以下部分仍然为硅锗层，因此，氧化后牺牲了所述硅锗层表面的部分。进一步地，步骤二中氧化后消耗的硅锗层的厚度为10～20埃。
步骤三、采用湿法刻蚀去除所述SiGeOx层；如图3所示，图3显示为本发明去除SiGeOx层后的结构示意图。步骤二至步骤三为一个作业周期，该一个作业周期因等离子体氧化而消耗的硅锗层的厚度为10～20埃。
步骤四、重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到小于或等于5％为止。如图4所示，图4显示为本发明形成表面均匀的硅锗层结构的示意图。
进一步地，本发明的步骤四中，重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到小于或等于5％时，所述硅锗层的厚度大于80埃。
实施例二
本发明提供一种提升SiGe沟道表面均匀度的方法，如图5所示，图5显示为本发明的提升SiGe沟道表面均匀度的方法流程图。本发明中该方法至少包括以下步骤：
步骤一、提供衬底，所述衬底上设有埋氧层，所述埋氧层上设有硅锗层；如图1所示，图1显示为本发明的衬底上设有埋氧层和硅锗层的示意图；该步骤中需要所提供的衬底(硅衬底)上形成埋氧层(BOX)，之后在所述埋氧层上形成所述硅锗层(SGOI)。
步骤二、对所述硅锗层的表面进行等离子体氧化，形成SiGeOx层；如图2所示，图2显示为本发明对硅锗层的表面进行等离子体氧化的示意图；本发明进一步地，步骤二中对所述硅锗层进行等离子体氧化的氧气流量为180-300ml/min。本实施例中步骤二中对所述硅锗层进行等离子体氧化的氧气流量为200ml/min。本发明再进一步地，步骤二中对所述硅锗层进行等离子体氧化的温度为200-400℃。即本实施例的等离子体氧化是在高温环境下进行，温度为400℃。更进一步地，本发明中对所述硅锗层进行等离子体氧化的压力为10-30托。本实施例中步骤二中对所述硅锗层进行等离子体氧化的压力为10托。本实施例中，步骤二中对所述硅锗层进行等离子氧化的作业模式为持续模式。本发明进一步地，步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150-1700W。本实施例中步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150W。
本发明进一步地，步骤二中对所述硅锗层进行等离子氧化作业时间为20s。本实施例中由于在高温环境进行等离子体氧化，高温环境下的氧化速度较室温环境下的氧化速度快，因此氧化作业时间较实施例一中的室温环境所需时间缩小。并且步骤二中对所述硅锗层进行等离子氧化的气体包括氧气和氦气，氧气和氦气的流量比为90％～10％。
该步骤二中，对所述硅锗层的表面进行等离子体氧化后，所述硅锗层表面的部分被氧化形成为一层SiGeOx层，所述SiGeOx层以下部分仍然为硅锗层，因此，氧化后牺牲了所述硅锗层表面的部分。进一步地，步骤二中氧化后消耗的硅锗层的厚度为10～20埃。
步骤三、采用湿法刻蚀去除所述SiGeOx层；如图3所示，图3显示为本发明去除SiGeOx层后的结构示意图。步骤二至步骤三为一个作业周期，该一个作业周期因等离子体氧化而消耗的硅锗层的厚度为10～20埃。
步骤四、重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到小于或等于5％为止。如图4所示，图4显示为本发明形成表面均匀的硅锗层结构的示意图。
进一步地，本发明的步骤四中，重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到小于或等于5％时，所述硅锗层的厚度大于80埃。
本发明中，等离子体氧化(Decoupled Plasma oxidation DPO)在室温下产生氧离子，可与SiGe表面发生氧化反应生成SiGeOx，由于等离子体产生的氧离子在与SiGe表面反应时具有各向异性，因此可以逐步改善SiGe沟道表面均匀度。
综上所述，本发明通过等离子氧化对SiGe沟道表面进行处理形成SiGeOx，随后采用湿法对其氧化层进行去除，等离子氧化工艺结合湿法工艺进行多个周期，逐步改善SiGe沟道表面均匀度，该工艺不仅有效提高了SiGe沟道表面均匀度，同时保证了SiGe层的应力作用，有效提高了器件性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种提升SiGe沟道表面均匀度的方法，其特征在于，至少包括以下步骤：
步骤一、提供衬底，所述衬底上设有埋氧层，所述埋氧层上设有硅锗层；
步骤二、对所述硅锗层的表面进行等离子体氧化，形成SiGeOx层；
步骤三、采用湿法刻蚀去除所述SiGeOx层；
步骤四、重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到小于或等于5％为止。
2.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子体氧化的氧气流量为180-300ml/min。
3.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子体氧化的氧气流量为200ml/min。
4.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子体氧化的温度为20-30℃。
5.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子体氧化的温度为200-400℃。
6.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子体氧化的压力为10-30托。
7.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子体氧化的压力为10托。
8.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子氧化的作业模式为持续模式。
9.根据权利要求8所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150-1700W。
10.根据权利要求8所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子氧化采用的持续模式的射频功率为150W。
11.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子氧化作业时间为30s～5min。
12.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子氧化作业时间为10s。
13.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二中对所述硅锗层进行等离子氧化的气体包括氧气和氦气，氧气和氦气的流量比为90％～10％。
14.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤二至步骤三为一个作业周期，该一个作业周期因等离子体氧化而消耗的硅锗层的厚度为10～20埃。
15.根据权利要求1所述的提升SiGe沟道表面均匀度的方法，其特征在于：步骤四中，重复步骤二至步骤三，直到所述硅锗层表面的均匀度达到小于或等于5％时，所述硅锗层的厚度大于80埃。
CN202010584734.4A 2020-06-24 2020-06-24 一种提升SiGe沟道表面均匀度的方法 Pending CN111653612A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010584734.4A CN111653612A (zh) 2020-06-24 2020-06-24 一种提升SiGe沟道表面均匀度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010584734.4A CN111653612A (zh) 2020-06-24 2020-06-24 一种提升SiGe沟道表面均匀度的方法

Publications (1)

Publication Number Publication Date
CN111653612A true CN111653612A (zh) 2020-09-11

Family

ID=72348970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010584734.4A Pending CN111653612A (zh) 2020-06-24 2020-06-24 一种提升SiGe沟道表面均匀度的方法

Country Status (1)

Country Link
CN (1) CN111653612A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109901A (ja) * 2001-09-28 2003-04-11 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
WO2005093807A1 (en) * 2004-03-01 2005-10-06 S.O.I.Tec Silicon On Insulator Technologies Oxidation process of a sige layer and applications thereof
US20060141748A1 (en) * 2004-03-05 2006-06-29 Nicolas Daval Thermal treament of a semiconductor layer
US20070287269A1 (en) * 2004-10-20 2007-12-13 Shin-Etsu Handotai Co., Ltd. Method For Producing Semiconductor Wafer
CN103871902A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 半导体处理工艺及半导体器件的制备方法
US20160343806A1 (en) * 2015-05-21 2016-11-24 Globalfoundries Inc. Interface passivation layers and methods of fabricating

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109901A (ja) * 2001-09-28 2003-04-11 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
WO2005093807A1 (en) * 2004-03-01 2005-10-06 S.O.I.Tec Silicon On Insulator Technologies Oxidation process of a sige layer and applications thereof
US20060141748A1 (en) * 2004-03-05 2006-06-29 Nicolas Daval Thermal treament of a semiconductor layer
US20070287269A1 (en) * 2004-10-20 2007-12-13 Shin-Etsu Handotai Co., Ltd. Method For Producing Semiconductor Wafer
CN103871902A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 半导体处理工艺及半导体器件的制备方法
US20160343806A1 (en) * 2015-05-21 2016-11-24 Globalfoundries Inc. Interface passivation layers and methods of fabricating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Similar Documents

Publication Publication Date Title
JP2016502756A (ja) 半導体構造および半導体構造を形成する方法
WO2014146528A1 (zh) 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
CN108807532B (zh) 半导体装置及其制造方法
CN103021848B (zh) 一种锗硅异质结隧穿场效应晶体管及其制备方法
TW200406041A (en) Method for producing shallow trench isolation
US20070148881A1 (en) Hybrid STI stressor with selective re-oxidation anneal
CN111653612A (zh) 一种提升SiGe沟道表面均匀度的方法
CN105280547A (zh) 形成隔离层的方法
CN100392830C (zh) 制作金属氧化物半导体晶体管的方法
CN116344590B (zh) 一种半导体器件及其制作方法
CN105097525B (zh) 半导体器件的形成方法
CN101120437A (zh) 电介质膜及其形成方法
CN102339736A (zh) 一种界面优化的锗基半导体器件及其制造方法
CN102157430B (zh) 形成浅沟槽隔离结构的方法
Eneman et al. Layout Scaling of $\hbox {Si} _ {1-x}\hbox {Ge} _ {x}\hbox {-Channel} $ pFETs
CN112289737B (zh) 一种半导体结构的制造方法
JP7175385B2 (ja) シリコン含有層を形成する方法
CN105789131B (zh) 一种半导体器件及其制备方法、电子装置
CN106601679A (zh) 一种半导体器件及其制作方法、电子装置
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
CN114823312A (zh) 锗硅沟道栅极的形成方法
CN104637860B (zh) 浅沟槽隔离结构及其制备方法
CN102376573B (zh) Nmos晶体管及其形成方法
CN115881539A (zh) 半导体结构的形成方法
CN109087863B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination