CN100392830C - 制作金属氧化物半导体晶体管的方法 - Google Patents

Abstract

一种制作MOS晶体管的方法。首先，提供一基底，该基底上包括多个NMOS晶体管区与多个PMOS晶体管区，且该基底包括多个栅极结构，分别设置于各该NMOS晶体管区与各该PMOS晶体管区。接着于该基底上形成一高张力薄膜(high tensile thin film)，且该高张力薄膜覆盖各该栅极结构的表面，并进行一退火工艺。最后去除该高张力薄膜。

Description

制作金属氧化物半导体晶体管的方法

技术领域

本发明涉及一种制作MOS晶体管的方法，特别是涉及一种利用高张力薄膜改变基底的通道区域的带结构，进而提高MOS晶体管的载流子漂移率(carrier mobility)的方法。

背景技术

随着半导体工艺的线宽的不断缩小，MOS(金属-氧化物-半导体)晶体管的尺寸亦不断地朝向微型化发展，然而目前半导体工艺的线宽已发展至瓶颈的情况下，如何提高载流子迁移率以增加MOS晶体管的速度已成为目前半导体技术领域中的一大课题。在目前已知的技术中，已有使用应变硅(strained silicon)作为基底的MOS晶体管，其利用硅锗层的晶格常数与硅不同的特性，使硅外延在硅锗层上时产生结构上应变而形成应变硅。由于硅锗层的晶格常数(lattice constant)比硅大，这使得硅的带结构(band structure)发生改变，而造成载流子移动性增加，因此可增加MOS晶体管的速度。

然而，上述现有技术仍存在有待克服的缺点。首先，硅锗层以整面晶片沉积，使得NMOS晶体管与PMOS晶体管的个别调整或最佳化较为困难。另一个缺点则是硅锗层具有较差的热传导性，且部分的掺杂物在硅锗层扩散较快，也会导致源极或漏极区域内的掺杂轮廓不尽理想。

有鉴于此，申请人提出一种利用高张力薄膜改变基底的通道区域的带结构，进而提高MOS晶体管的载流子漂移率的方法，可有效提高MOS晶体管的速度。

发明内容

因此，本发明的主要目的在于提供一种制作MOS晶体管的方法，以解决现有技术无法克服的问题。

根据本发明的权利要求，提供一种制作MOS晶体管的方法。首先，提供一基底，该基底上包括多个NMOS晶体管区与多个PMOS晶体管区，且该基底包括多个栅极结构，分别设置于各该NMOS晶体管区与各该PMOS晶体管区。接着于该基底上形成一高张力薄膜(high tensile thin film)，且该高张力薄膜覆盖各该栅极结构的表面，并进行一退火工艺。最后去除该高张力薄膜。其中这些栅极结构于形成之初为多晶硅栅极结构，而于形成该高张力薄膜之前本发明的方法还包括进行一预非晶化离子注入工艺，以将各该多晶硅栅极结构转换为一非晶硅栅极结构，而于该退火工艺中，各该非晶硅栅极结构则再结晶为一多晶硅栅极结构。

由于本发明利用一高张力薄膜配合一退火工艺，将非晶硅栅极结构再结晶为多晶硅栅极结构，进而改变基底的通道区域的带结构，故可有效提高MOS晶体管的载流子漂移率。

为了进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。

附图说明

图1至图5为本发明第一优选实施例制作MOS晶体管的方法示意图。

图6至图10为本发明第二优选实施例制作MOS晶体管的方法示意图。

简单符号说明

10基底              12NMOS晶体管区

14PMOS晶体管区      16浅沟槽

18多晶硅栅极结构    19非晶硅栅极结构

20栅极绝缘层        22衬垫层

24介电层            26侧壁子

28屏蔽图案          30源极/漏极区域

32高张力薄膜        34氧化硅薄膜

36多晶硅栅极结构    38屏蔽图案

40源极/漏极区域     50基底

52NMOS晶体管区      54PMOS晶体管区

56浅沟槽            58多晶硅栅极结构

59非晶硅栅极结构    60栅极绝缘层

62衬垫层            64介电层

66侧壁子           68屏蔽图案

70源极/漏极区域    72屏蔽图案

74源极/漏极区域    76高张力薄膜

78氧化硅薄膜       80多晶硅栅极结构

具体实施方式

请参考图1至图5，图1至图5为本发明第一优选实施例制作MOS晶体管的方法示意图，其中为彰显本发明的特征并简化说明，图1至图5中仅显示出一NMOS晶体管区与一PMOS晶体管区。如图1所示，首先提供一基底10，例如一硅基底。基底10包括多个NMOS晶体管区12与多个PMOS晶体管区14，并利用浅沟槽16加以隔离。此外，基底10还包括多个多晶硅栅极结构18，分别设置于各NMOS晶体管区12与各PMOS晶体管区14，且各多晶硅栅极结构18与基底10之间还包括一栅极绝缘层20。接着利用沉积、光刻与蚀刻等工艺于各多晶硅栅极结构18的侧壁形成一衬垫层22一介电层24与一侧壁子26。

如图2所示，接着进行一预非晶化离子注入(preamorphizing implantation，PAI)工艺，以将各多晶硅栅极结构18转换为一非晶硅栅极结构19。随后于PMOS晶体管区14的表面形成一屏蔽图案28，例如一光致抗蚀剂图案，接着对NMOS晶体管区12进行一第一离子注入工艺，利用N型掺杂物，如磷或砷，以于NMOS晶体管区12内的非晶硅栅极结构19外侧的基底10中形成源极/漏极区域30。如图3所示，去除屏蔽图案28，随后于基底10的表面全面沉积一高张力薄膜(high tensile thin film)32，例如一氮化硅薄膜，且于沉积氮化硅薄膜之前亦可先于基底10的表面形成一氧化硅薄膜34。接着进行一低温退火工艺，例如一低温氧气退火工艺或一低温氮气退火工艺，使非晶硅栅极结构19的再结晶为多晶硅栅极结构36，藉此拉大多晶硅栅极结构36下方的基底10的晶格排列，进而提高载流子漂移率。其中低温退火工艺的工艺温度约介于100℃至1000℃之间，且于本实施例中低温退火工艺的工艺温度以525℃为优选。另外，预非晶化离子注入工艺与第一离子注入工艺的进行顺序亦可视效果加以调换。

如图4所示，去除高张力薄膜32与氧化硅薄膜34，并于NMOS晶体管区12的表面形成另一屏蔽图案38，接着对PMOS晶体管区14进行一第二离子注入工艺，利用P型掺杂物，如硼，以于PMOS晶体管区14内的多晶硅栅极结构36外侧的基底10中形成源极/漏极区域40。如图5所示，去除屏蔽图案38，随后进行一高温退火工艺，例如一快速热工艺(RTP)，去激活NMOS晶体管区12的源极/漏极区域30与PMOS晶体管区14的源极/漏极区域40。

请参考图6至图10，图6至图10为本发明第二优选实施例制作MOS晶体管的方法示意图。如图6所示，首先提供一基底50，例如一硅基底。基底50包括多个NMOS晶体管区52与多个PMOS晶体管区54，并利用浅沟槽56加以隔离。此外，基底50还包括多个多晶硅栅极结构58，分别设置于各NMOS晶体管区52与各PMOS晶体管区54，且各多晶硅栅极结构58与基底50之间还包括一栅极绝缘层60。接着利用沉积、光刻与蚀刻等工艺于各多晶硅栅极结构58的侧壁形成一衬垫层62、一介电层64与一侧壁子66。

如图7所示，接着进行一预非晶化离子注入工艺，以将各多晶硅栅极结构58转换为一非晶硅栅极结构59。随后于PMOS晶体管区54的表面形成一屏蔽图案68，例如一光致抗蚀剂图案，接着对NMOS晶体管区52进行一第一离子注入工艺，利用N型掺杂物，如磷或砷，以于NMOS晶体管区52内的非晶硅栅极结构59外侧的基底50中形成源极/漏极区域70。如图8所示，去除屏蔽图案68，并于NMOS晶体管区52的表面形成另一屏蔽图案72，并对PMOS晶体管区54进行一第二离子注入工艺，利用P型掺杂物，如硼，以于PMOS晶体管区54内的非晶硅栅极结构59外侧的基底50中形成源极/漏极区域74。其中预非晶化离子注入工艺亦可适效果于第二离子注入工艺之后进行。

如图9所示，去除屏蔽图案72，接着于基底50的表面全面沉积一高张力薄膜76，例如一氮化硅薄膜，且于沉积氮化硅薄膜之前亦可先于基底50的表面形成一氧化硅薄膜78。随后进行一二阶段退火工艺，包括一低温退火工艺，用以使非晶硅栅极结构59再结晶为多晶硅栅极结构80，以及一高温退火工艺，用以激活NMOS晶体管区52的源极/漏极区域70与PMOS晶体管区54的源极/漏极区域74。其中多晶硅栅极结构80可拉大其下方的基底50的晶格排列，进而提高载流子漂移率，另外于本实施例中，低温退火工艺可选用一低温氧气退火工艺或一低温氮气退火工艺，其中低温氧气退火工艺或低温氮气退火工艺的工艺温度约介于100℃至1000℃之间，且于本实施例中工艺温度以525℃为优选。最后如图10所示，去除高张力薄膜76与氧化硅薄膜78。

以上所述为本发明制作MOS晶体管的方法的二优选实施例，然而本发明的应用并不限于此。举例来说，第一离子注入工艺与第二离子注入工艺亦可于低温退火工艺之后再进行，以分别于NMOS晶体管区与PMOS晶体管区形成源极/漏极区域。此外低温退火工艺与高温退火工艺亦可视其效果分别进行，而不限于利用二阶段方式进行。另外值得注意的是由于形成高张力薄膜(氮化硅薄膜)的沉积工艺常利用氢化硅(SiH)作为前驱物(precusor)，因此氢离子容易进入基底中，并在高温下造成硼渗透至基底中，进而导致PMOS晶体管产生贯通(punch through)。而本发明利用低温氧气退火工艺或低温氮气退火工艺，能有效抑制硼的渗透。特别是于本发明第一优选实施例中，第二离子注入工艺于低温退火工艺之后进行，因此不会产生硼渗透的问题。

本发明制作MOS晶体管的方法的特点在于利用高张力薄膜配合低温退火工艺，使非晶硅栅极结构再结晶为多晶硅栅极结构，藉以拉大基底的通道区域的晶格排列，进而提高载流子漂移率。而值得注意的是本发明的制作MOS晶体管的方法并非只限于应用于一般半导体基底，如硅基底或硅覆绝缘(SOI)基底，亦可配合应变硅基底的使用以更进一步提高载流子漂移率，以提高MOS晶体管的速度。

以上所述仅为本发明的优选实施例，凡依本发明所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种制作MOS晶体管的方法，包括：

提供一基底，该基底上包括多个NMOS晶体管区与多个PMOS晶体管区，该基底还包括多个多晶硅栅极结构，分别设置于各该NMOS晶体管区与各该PMOS晶体管区；

进行一预非晶化离子注入工艺，以将各该多晶硅栅极结构转换为一非晶硅栅极结构；

于该基底上形成一高张力薄膜，且该高张力薄膜覆盖各该栅极结构的表面；

进行一退火工艺，该退火工艺包括一低温退火工艺，用以使各该非晶硅栅极结构再结晶为一多晶硅栅极结构；以及

去除该高张力薄膜。

2.如权利要求1所述的方法，另包括于形成该高张力薄膜之前，分别进行一第一离子注入工艺与一第二离子注入工艺，以分别于各该NMOS晶体管区与各该PMOS晶体管区形成一源极/漏极区域。

3.如权利要求2所述的方法，其中该退火工艺为一二阶段退火工艺，包括该低温退火工艺，以及一高温退火工艺，用以激活这些NMOS晶体管区的这些源极/漏极区域与这些PMOS晶体管区的这些源极/漏极区域。

4.如权利要求3所述的方法，其中该低温退火工艺为一低温氧气退火工艺。

5.如权利要求3所述的方法，其中该低温退火工艺为一低温氮气退火工艺。

6.如权利要求1所述的方法，其中该低温退火工艺为一低温氧气退火工艺。

7.如权利要求1所述的方法，其中该低温退火工艺为一低温氮气退火工艺。

8.如权利要求1所述的方法，还包括于去除该高张力薄膜之后，分别进行一第一离子注入工艺与一第二离子注入工艺，以分别于各该NMOS晶体管区与各该PMOS晶体管区形成一源极/漏极区域。

9.如权利要求8所述的方法，还包括于该第一离子注入工艺与该第二离子注入工艺之后，进行一高温退火工艺，用以激活这些NMOS晶体管区的这些源极/漏极区域与这些PMOS晶体管区的这些源极/漏极区域。

10.如权利要求1所述的方法，还包括于形成该高张力薄膜之前，进行一第一离子注入工艺，以于各该NMOS晶体管区形成一源极/漏极区域。

11.如权利要求10所述的方法，还包括于去除该高张力薄膜之后，进行一第二离子注入工艺，以于各该PMOS晶体管区形成一源极/漏极区域。

12.如权利要求11所述的方法，还包括于该第二离子注入工艺之后，进行一高温退火工艺，用以激活这些NMOS晶体管区的这些源极/漏极区域与这些PMOS晶体管区的这些源极/漏极区域。

13.如权利要求1所述的方法，其中该高张力薄膜为一氮化硅薄膜。

14.如权利要求13所述的方法，还包括形成该氮化硅薄膜之前，先于该基底上形成一氧化硅薄膜。

Images