JP2022550433A - ゲートオールアラウンドｉ／ｏエンジニアリング - Google Patents

ゲートオールアラウンドｉ／ｏエンジニアリング Download PDF

Info

Publication number
JP2022550433A
JP2022550433A JP2022520218A JP2022520218A JP2022550433A JP 2022550433 A JP2022550433 A JP 2022550433A JP 2022520218 A JP2022520218 A JP 2022520218A JP 2022520218 A JP2022520218 A JP 2022520218A JP 2022550433 A JP2022550433 A JP 2022550433A
Authority
JP
Japan
Prior art keywords
layer
thermal oxide
silicon
oxide layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2022520218A
Other languages
English (en)
Inventor
スティーブン シー．エイチ． ハング，
ベンジャミン コロンボー，
アンディ ロー，
ビョン チャン リー，
ヨハネス エフ． スウェンバーグ，
テレサ クレーマー グアリーニ，
マルコム ジェー． ベバン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022550433A publication Critical patent/JP2022550433A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/16—Oxidising using oxygen-containing compounds, e.g. water, carbon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

ゲートオールアラウンド電子デバイスの製造方法について説明する。本方法は、低誘電率層の原子層堆積と組み合わせた強化型インシトゥ蒸気発生プロセスを通して、熱酸化物層を形成することを含む。薄い熱酸化物層によって、ＧＡＡのシリコン層と誘電体層との間の接合面が安定化処理される。低誘電率層の堆積後の安定化処理プロセスにより、バルクトラップが低減し、ＧＡＡトランジスタの故障性能が向上する。【選択図】図２Ｇ

Description

［０００１］本開示の実施形態は、概して、集積回路の製造に関するものである。より具体的には、実施形態は、ゲートオールアラウンドのゲートエンジニアリングにおける材料及び集積化に関するものである。
［０００２］トランジスタは、ほとんどの集積回路の主要な構成要素である。トランジスタの駆動電流、つまり速度はトランジスタのゲート幅に比例するため、高速なトランジスタには大きなゲート幅が必要となる。そのため、トランジスタのサイズと速度はトレードオフの関係にあり、最大限の駆動電流と最小限のサイズを有するトランジスタという相反する目標に取り組むために、フィン型電界効果トランジスタ（ｆｉｎＦＥＴ）が開発された。ＦｉｎＦＥＴは、トランジスタの設置面積を大幅に増加させることなくトランジスタのサイズをより一層増大させるフィン型のチャネル領域で特徴づけられ、現在、多くの集積回路に適用されている。しかしながら、ｆｉｎＦＥＴには独特の欠点がある。
［０００３］フィン形状のチャネル領域は、ビームラインイオン注入等の従来のイオン注入技法によって容易にアモルファス化又はその他の損傷を受けるため、狭くて高いｆｉｎＦＥＴでは、水平ソース／ドレイン拡張部の形成がますます困難となる。具体的には、一部のｆｉｎＦＥＴアーキテクチャ（水平ゲートオールアラウンド、ｈ－ＧＡＡ等）では、イオン注入により、シリコンチャネルと隣接するシリコン－ゲルマニウム（ＳｉＧｅ）犠牲層との間で深刻な混合が起きる可能性がある。このような混合は、ＳｉＧｅ犠牲層を選択的に除去する能力が損なわれるため、非常に好ましくない。また、熱アニールを介して注入による上記損傷を修復することは、ｆｉｎＦＥＴデバイスのサーマルバジェットを増大させることになる。
［０００４］ロジックゲートの性能は、構造層の厚さと面積だけでなく、使用される材料の特性にも関係する。しかしながら、デバイスのスケーリングに対応するために幾つかのゲート特性が調整されると、課題が生じる。更に、水平ゲートオールアラウンド（ｈＧＡＡ）デバイスのピラー間の空間閉じ込めにより、Ｉ／Ｏトランジスタのゲート誘電体材料の厚さが制限される。したがって、ｈＧＡＡデバイスにおけるこの空間閉じ込めに対応する材料と集積化のオプションが求められている。
［０００５］本開示の１又は複数の実施形態は、電子デバイスの製造方法を対象としたものであり、本方法は、基板にシリコン（Ｓｉ）及びシリコンゲルマニウム（ＳｉＧｅ）の交互層を形成することと、シリコン層の少なくとも１つの側壁とシリコンゲルマニウム層の少なくとも１つの側壁とを露出させるために、シリコン及びシリコンゲルマニウムの交互層をパターニング及びエッチングすることと、開口部を形成するために、シリコンゲルマニウム層を選択的にエッチングすることと、開口部を通してシリコン層に熱酸化物層を形成することと、安定化熱酸化物層を形成するために、熱酸化物層を安定化処理することと、開口部を通して安定化熱酸化物層に低誘電率層を堆積させることと、高密度化低誘電率層を形成するために、低誘電率層を高密度化することとを含む。
［０００６］本開示の追加の実施形態は、半導体デバイスを形成するための処理ツールを対象としたものであり、処理ツールは、中央移送ステーションの周囲に配置された複数の処理チャンバを有する中央移送ステーションと、複数の処理チャンバ間で基板を移動させるように構成された、中央移送ステーション内のロボットと、中央移送ステーションに接続され、熱酸化物層を堆積させるためにインシトゥ蒸気発生プロセスを実行するように構成された第１の処理チャンバと、ロボットがアクセス可能な処理ツール内の計測ステーションであって、基板上の熱酸化物層の厚さを決定するように構成された計測ステーションと、中央移送ステーションに接続され、原子層堆積プロセスを実行するように構成された第２の処理チャンバと、中央移送ステーション、ロボット、第１の処理チャンバ、計測ステーション、又は第２の処理チャンバのうちの１又は複数に接続されたコントローラであって、複数の処理チャンバと計測ステーションとの間でロボット上の基板を移動させる第１の構成、第１の処理チャンバ内で基板に熱酸化物層を堆積させるインシトゥ蒸気発生プロセスを実行する第２の構成、計測ステーション内で熱酸化物層の厚さを決定する解析を実行する第３の構成、又は第２の処理チャンバ内で熱酸化物層の厚さに対して調整される原子層堆積プロセスを実行する第４の構成から選択される１又は複数の構成を有するコントローラとを備える。
［０００７］本開示の更なる実施形態は、命令を含む非一過性コンピュータ可読媒体を対象としたものであり、命令は、処理チャンバのコントローラによって実行されると、処理チャンバに、基板にシリコン及びシリコンゲルマニウムの交互層を形成する工程と、少なくとも１つの側壁を露出させるために、シリコン及びシリコンゲルマニウムの交互層をパターニング及びエッチングする工程と、シリコンゲルマニウム層を選択的にエッチングする工程と、シリコン層に熱酸化物層を形成するために、強化型インシトゥ蒸気発生プロセスを実行する工程と、熱酸化物層を安定化処理する工程と、低誘電率層を堆積させる工程と、低誘電率層を高密度化及び／又は安定化処理する工程とを実行させる。
［０００８］上述した本開示の特徴を詳細に理解できるように、一部が添付の図面に例示されている実施形態を参照しながら、上記に要約した本開示をより具体的に説明する。しかし、添付の図面は本開示の典型的な実施形態を単に示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。
本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタを形成するための製造プロセスのプロセスフロー図である。 本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタの断面図である。 本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタの断面図である。 本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタの断面図である。 本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタの断面図である。 本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタの断面図である。 本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタの断面図である。 本開示の１又は複数の実施形態に係る、ゲートオールアラウンド（ＧＡＡ）トランジスタの断面図である。 本開示の実施形態のいずれかの方法を実行するための処理システムを示す概略図である。
［００１８］本開示の幾つかの例示的な実施形態を説明する前に、本開示は、以下の説明で示す構造又はプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な方法で実施又は実行されることが可能である。
［００１９］本明細書及び添付の特許請求の範囲で使用する用語「基板」は、プロセスが作用する表面、又は表面の一部を指す。また、当業者には、文脈が明らかにそうでないことを示さない限り、基板への言及は基板の一部分のみを指すこともできることが理解されよう。更に、基板への堆積への言及は、ベア基板と、その上に１又は複数の膜又は特徴が堆積又は形成された基板の両方を意味し得る。
［００２０］本明細書で使用する「基板」は、製造プロセス中に膜処理が実行される基板に形成された任意の基板又は材料表面を指す。例えば、処理が実行され得る基板表面には、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア等の材料、及び金属、金属窒化物、金属合金、及び他の導電性材料等の他の任意の材料が含まれる。基板には、限定しないが、半導体ウエハが含まれる。基板は、基板表面を研磨、エッチング、還元、酸化、水酸化、アニール及び／又は焼成するための前処理プロセスに暴露され得る。基板自体の表面で直接膜処理を行うことに加えて、本開示では、開示される膜処理ステップのいずれもが、以下でより詳細に開示するように、基板に形成された下層で行われてもよく、「基板表面」という用語は、文脈が示すように、そのような下層を含むことが意図される。したがって、例えば、膜／層又は部分膜／層が基板表面上に堆積された場合、新たに堆積された膜／層の露出した表面が基板表面となる。
［００２１］本明細書及び添付の特許請求の範囲で使用する用語「前駆体」、「反応物」、「反応性ガス」等は、基板表面と反応し得る任意の気体種を指すために交換可能に使用される。
［００２２］トランジスタは、半導体デバイス上に形成されることが多い回路部品又は素子である。回路設計に応じて、キャパシタ、インダクタ、抵抗器、ダイオード、導電性ライン、又は他の要素に加えて、半導体デバイスにトランジスタが形成される。一般に、トランジスタは、ソース領域とドレイン領域との間に形成されたゲートを含む。１又は複数の実施形態では、ソース領域及びドレイン領域は、基板のドープされた領域を含み、特定の用途に適したドーピングプロファイルを示す。ゲートは、チャネル領域上に位置決めされ、基板のゲート電極とチャネル領域との間に介在されたゲート誘電体を含む。
［００２３］本明細書で使用する「電界効果トランジスタ」又は「ＦＥＴ」という用語は、電界を使用してデバイスの電気的挙動を制御するトランジスタを指す。電界効果トランジスタは、一般に、低温で非常に高い入力インピーダンスを示す。ドレイン及びソース端子間の導電性は、デバイスの本体とゲート間の電圧差によって発生するデバイス内の電界によって制御される。ＦＥＴの３つの端子は、キャリアがチャネルに入るソース（Ｓ）、キャリアがチャネルから出るドレイン（Ｄ）、及びチャネルの導電性を調節する端子であるゲート（Ｇ）である。従来は、ソース（Ｓ）でチャネルに入る電流はＩＳ、ドレイン（Ｄ）でチャネルに入る電流はＩＤと表記されていた。ドレイン－ソース間電圧はＶＤＳと表記されている。ゲート（Ｇ）に電圧をかけることで、ドレインでチャネルに入る電流（すなわち、ＩＤ）が制御され得る。
［００２４］金属－酸化膜－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、電界効果トランジスタ（ＦＥＴ）の一種である。ＭＯＳＦＥＴは、絶縁されたゲートを有し、その電圧によってデバイスの導電性が決定される。印加電圧の量によって導電性が変化し得るため、電子信号の増幅やスイッチングに利用される。ＭＯＳＦＥＴは、本体電極と、本体の上方に位置し且つゲート誘電体層によって他のすべてのデバイス領域から絶縁されたゲート電極との間の金属－酸化膜－半導体（ＭＯＳ）容量による電荷濃度の調節をベースにしている。ＭＯＳキャパシタと比較して、ＭＯＳＦＥＴは、本体領域によって分離された個々の高濃度にドープされた領域にそれぞれ接続されている追加の２つの端子（ソース及びドレイン）を含む。これらの領域はｐ型又はｎ型のいずれでもよいが、いずれも同じ型であり、本体領域とは反対の型でなければならない。ソース及びドレインは（本体と異なり）、ドーピングの型の後に「＋」の記号で示すように、高濃度にドープされている。
［００２５］ＭＯＳＦＥＴがｎチャネル又はｎＭＯＳＦＥＴである場合、ソース及びドレインはｎ＋領域であり、本体はｐ領域である。ＭＯＳＦＥＴがｐチャネル又はｐＭＯＳＦＥＴである場合、ソース及びドレインはｐ＋領域であり、本体はｎ領域である。ソースはチャネルを流れる電荷キャリア（ｎチャネルは電子、ｐチャネルは正孔）の供給源であり、同様にドレインは電荷キャリアがチャネルから離れる場所であるため、このような名前が付けられた。
［００２６］本明細書で使用する「フィン電界効果トランジスタ（ＦｉｎＦＥＴ）」という用語は、ゲートがチャネルの２、３、又は４面に配置される、又はチャネルの周りに巻き付けられてダブルゲート構造を形成している基板上に構築されたＭＯＳＦＥＴトランジスタを指す。ＦｉｎＦＥＴデバイスは、ソース／ドレイン領域が基板上で「フィン」を形成していることから、ＦｉｎＦＥＴと総称されるようになった。ＦｉｎＦＥＴデバイスは、高速スイッチング時間と高電流密度を有する。
［００２７］本明細書で使用する用語「ゲートオールアラウンド（ＧＡＡ）」は、ゲート材料がチャネル領域を全ての面で囲む電子デバイス、例えばトランジスタを指すために使用される。ＧＡＡトランジスタのチャネル領域は、ナノワイヤチャネル、バー状チャネル、又は当業者に周知の他の適切なチャネル構成を含み得る。１又は複数の実施形態では、ＧＡＡデバイスのチャネル領域は、複数の水平ナノワイヤ又は水平バーを垂直方向に間隔を置いて有し、これにより、ＧＡＡトランジスタは積層水平ゲートオールアラウンド（ｈＧＡＡ）トランジスタとなる。
［００２８］１又は複数の実施形態では、水平ゲートオールアラウンド（ｈＧＡＡ）トランジスタは、上面を有する基板と、ソースとソースコンタクトとを有し且つ基板の上面にあるソース領域と、ドレインとドレインコンタクトとを有し且つ基板の上面にあるドレイン領域と、ソースとドレインとの間に位置し且つ基板の上面と実質的に直交する軸を有するチャネルと、ソース領域とドレイン領域との間でチャネルを囲むゲートと、ゲート、ソースコンタクト、又はドレインコンタクトの１又は複数の上に重なり、接触している熱酸化物層と、熱酸化物層の上に重なる低誘電率誘電体層とを備える。１又は複数の実施形態では、低誘電率誘電体層は、約２ｎｍ未満の厚さを有する。
［００２９］本開示の実施形態は、高い等価酸化物厚さ（ＥＯＴ）を達成するために、低誘電率材料の層と組み合わせた薄い熱酸化物インターフェースを有するゲートオールアラウンドトランジスタに関するものである。１又は複数の実施形態では、低誘電率誘電体材料と組み合わせた熱酸化物の薄い層の使用は、ゲートオールアラウンド入力／出力（Ｉ／Ｏ）トランジスタに必要な有効電気的厚さを増加させる。１又は複数の実施形態では、低誘電率材料の原子層堆積の後、ＰＭＥプロセスを使用して、低誘電率材料に形成されるバルク欠陥を抑制する。
［００３０］１又は複数の実施形態は、ゲートオールアラウンド（ＧＡＡ）入力／出力（Ｉ／Ｏ）トランジスタの製造方法を提供する。この方法は、低誘電率層の原子層堆積と組み合わせた強化型インシトゥ蒸気発生（ｅＩＳＳＧ）プロセスを通して熱酸化物層を形成することを含む。この薄い熱酸化物層は、シリコン層とＧＡＡの低誘電率誘電体層との間の接合面を安定化処理する。低誘電率層の堆積後に安定化処理プロセスを行うことで、バルクトラップが低減し、ＧＡＡトランジスタの故障性能が向上する。
［００３１］図１は、本開示の様々な実施形態に係る、ＧＡＡトランジスタを形成するための製造プロセス１００のプロセスフロー図である。図２Ａ～図２Ｅは、本開示の実施形態に係る、プロセス１００の様々な段階に対応するＧＡＡ構造２００の概略断面図である。プロセス１００を、ナノワイヤＧＡＡ構造を形成するように図示したが、プロセス１００は、基板上に他の構造を形成するためにも採用され得る。
［００３２］プロセス１００は工程１０２で開始し、工程１０２において、図２Ａに示すように、バルク半導体基板２０２にシリコン層２０４及びシリコン－ゲルマニウム（ＳｉＧｅ）層２０６が交互に形成される。バルク半導体基板２０２は、シリコン、シリコンゲルマニウム、又は他の任意の適切なバルク結晶半導体材料で形成され得る。シリコン層２０４及びシリコン－ゲルマニウム層２０６はそれぞれ、選択的エピタキシャル成長（ＳＥＧ）プロセスを介して形成され得、典型的には、結晶半導体材料を含む。
［００３３］工程１０４において、図２Ｂに示すように、シリコン層２０４上の垂直側壁２０８及びシリコン－ゲルマニウム層２０６上の垂直側壁２１０を露出させるために、シリコン層２０４及びシリコン－ゲルマニウム層２０６がパターニング及びエッチングされる。幾つかの実施形態では、工程１０４は、ディープ反応性イオンエッチング（ＤＲＩＥ）プロセスを含む。
［００３４］工程１０６において、図２Ｃに示すように、シリコン－ゲルマニウム層２０６が垂直側壁２１０から内側に選択的にエッチングされ、チャネル又は開口部２１２が形成される。幾つかの実施形態では、化学気相エッチング（ＣＶＥ）プロセスを使用して、シリコン層２０４の上のシリコン－ゲルマニウム層２０６が選択的に除去される。例えば、減圧－化学気相堆積リアクタにおけるＳｉＧｅ対Ｓｉの気体状塩酸による選択的エッチングが実証されている。あるいは、エクスシトゥＨＦディップ、それに続くエピリアクタにおいてインシトゥ（その場）で行われるＧｅＨ４強化型Ｓｉエッチングが、工程１０６において採用され得る。
［００３５］工程１０８において、シリコン層２０４に熱酸化物層２１４が形成される。１又は複数の実施形態では、熱酸化物層は、酸化ケイ素のうちの１又は複数を含む。１又は複数の実施形態では、熱酸化物層は、強化型インシトゥ蒸気発生（ｅＩＳＳＧ）プロセスによって形成される。
［００３６］通常、酸化物層は、湿式炉酸化プロセス又は乾式酸化プロセスを用いて形成され得る。湿式炉酸化プロセスは、水蒸気の存在下でシリコン層を高温環境に暴露する。水蒸気中の水分が酸化物層を通して酸化物／シリコン接合面に拡散し、水分がシリコンと相互作用して二酸化ケイ素を形成する。しかし、湿式炉酸化プロセスでは、酸化物層がシリコン層の外側に膨らみ、表面に凸状の曲面が形成され、不均一になることがある。この不均一性により、性能や信頼性に問題が生じる。更に、湿式炉酸化プロセスでは、非反応性シリコンのダングリングボンドにより、質の悪い酸化物が形成される。質の悪い酸化物により、酸化物層とシリコン層との接合面の粗さが増す。
［００３７］従って、１又は複数の実施形態では、強化型インシトゥ蒸気発生（ｅＩＳＳＧ）プロセスを使用して、シリコン層２０４に熱酸化物層２１４が形成される。本明細書で使用する「インシトゥ蒸気発生（ＩＳＳＧ）プロセス」という用語は、単一ウエハの急速熱処理（ＲＴＰ）のための酸化技術を指す。ＩＳＳＧは、予め混合された水素（Ｈ２）及び酸素（Ｏ２）が予燃焼せずに直接プロセスチャンバに導入される低圧プロセス（典型的には約２０Ｔｏｒｒ未満）である。プロセスガス（純粋な水素（Ｈ２）及び酸素（Ｏ２））はプレナムで混合された後、チャンバに注入され、薄い石英窓で仕切られた、タングステン－ハロゲン等のランプで加熱された回転基板を横切って流れる。高温の基板が点火源として作用するため、水素（Ｈ２）と酸素（Ｏ２）間の反応は基板表面近くで起こる。１又は複数の実施形態では、熱酸化物層２１４は、約３Å、約４Å、約５Å、約６Å、約７Å、約８Å、約９Å、又は約１０Åを含む約３から約１０Åの範囲の厚さを有する。
［００３８］工程１１０において、図２Ｅに示すように、アニールプロセス、例えばＲＴＸ（ＲＴＨ２又はＲＴＮ２を用いる）、又はプラズマ処理プロセス、例えばＤＰＸ（ＤＰＨｅ、ＤＰＨ２、ＤＰＮ２又はＤＰＮＨ３を用いる）等の１又は複数によって、熱酸化物層２１４が安定化処理及び機能化され、安定化及び機能化熱酸化物層２１５が形成される。
［００３９］工程１１２において、次に、図２Ｆに示すように、低誘電率層２１６が、安定化及び機能化熱酸化物層２１５に共形堆積される。１又は複数の実施形態では、低誘電率層２１６は、チャネル２１２の少なくとも一部を充填する。１又は複数の実施形態では、低誘電率層は、原子層堆積（ＡＬＤ）により堆積される。１又は複数の実施形態では、低誘電率層は、プラズマ原子層堆積（ＰＥＡＬＤ）により堆積される。１又は複数の実施形態では、低誘電率層２１６は、約２ｎｍ未満、又は約１．５ｎｍ未満の厚さを有する。
［００４０］１又は複数の実施形態では、低誘電率層２１６は、約２．２５、約２．５、約２．７５、約３．０、約３．２５、約３．５、約３．７５、約４．０、約４．２５、約４．５、約４．７５、約５．０、約５．２５、約５．５、約５．７５、又は約６．０を含む、約２.０から約６.０の範囲の誘電率又は消衰係数又は誘電率値を有する。１又は複数の具体的な実施形態では、低誘電率層２１６は、約２の誘電率又は消衰係数又は誘電率値を有する。
［００４１］１又は複数の実施形態では、低誘電率層２１６は、当業者に周知の任意の低誘電率誘電体材料を含む。１又は複数の実施形態では、低誘電率層２１６は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、炭素（Ｃ）、酸素（Ｏ）、水素（Ｈ）、又は窒素（Ｎ）のうちの１又は複数の原子を有する低誘電率誘電体材料を含む。例えば、低誘電率層２１６は、酸化ケイ素、オキシ炭化ケイ素、酸窒化ケイ素、ＳｉＣＯＨ、ＳｉＣＯＮＨ、酸化アルミニウム等のうちの１又は複数を含む。低誘電率層２１６を説明するのに「酸化ケイ素」という用語を使用する場合があるが、当業者は、本開示が特定の化学量論に制限されないことを認識するであろう。例えば、「酸化ケイ素」及び「二酸化ケイ素」という用語は、いずれも、任意の好適な化学量論比でケイ素原子及び酸素原子を有する材料を説明するのに使用され得る。同じことが、本開示で挙げた他の材料、例えば、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化ジルコニウム等についても当てはまる。
［００４２］本明細書で使用する「原子層堆積」又は「周期的堆積」は、２つ以上の反応性化合物を順次暴露して、基板表面に材料の層を堆積させることを指す。基板又は基板の一部は、処理チャンバの反応ゾーンに導入された２つ以上の反応性化合物に順次又は別々に暴露される。時間領域ＡＬＤプロセスでは、各反応性化合物への曝露は、各化合物が基板表面に付着及び／又は反応し、その後処理チャンバからパージされるように、時間遅延によって分離される。これらの反応性化合物は、基板に順次暴露されると言われる。
［００４３］空間ＡＬＤプロセスでは、基板上の任意の所与の点が実質的に１を超える反応性化合物に同時に暴露されないように、基板表面の異なる部分、又は基板表面上の材料が、２つ以上の反応性化合物に同時に暴露される。本明細書及び添付の特許請求の範囲で使用するように、この点で使用する「実質的に」という用語は、当業者に理解されるように、拡散により基板の小さい部分が複数の反応性ガスに同時に曝露され得る可能性があり、その同時曝露が意図されないものであることを意味する。
［００４４］時間領域ＡＬＤプロセスの一態様では、第１の反応性ガス（すなわち、第１の前駆体又は化合物Ａ、例えばマンガン前駆体、ルテニウム前駆体、又はマンガン－ルテニウム前駆体）が反応ゾーンにパルス注入され、第１の時間遅延がそれに続く。次に、第２の前駆体又は化合物Ｂ（例えば、還元剤）が反応ゾーンにパルス注入され、第２の時間遅延がそれに続く。各時間遅延の間に、アルゴン等のパージガスを処理チャンバに導入して反応ゾーンをパージすることができる、又は他の方法で反応ゾーンから全ての残留反応性化合物又は反応副生成物を除去することができる。あるいは、パージガスは、反応性化合物のパルス間の時間遅延の間にパージガスのみが流れるように、堆積プロセスを通じて連続的に流され得る。あるいは、反応性化合物は、基板表面に所望の膜又は膜厚が形成されるまでパルス注入される。いずれのシナリオでも、化合物Ａ、パージガス、化合物Ｂ、パージガスをパルス注入するＡＬＤプロセスはサイクルである。サイクルは、化合物Ａ又は化合物Ｂのいずれかから開始し、所定の厚さの膜が得られるまで、サイクルをそれぞれの順序で継続させることができる。
［００４５］本明細書で使用する「パルス」又は「投与量」は、プロセスチャンバに断続的又は非連続的に導入されるソースガスの量を指すことを意図している。各パルス内の特定の化合物の量は、パルスの持続時間に依存して経時的に変化し得る。特定のプロセスガスは、単一の化合物、又は２つ以上の化合物の混合物／組合せ、例えば、以下に説明するプロセスガスを含み得る。
［００４６］各パルス／投与量の持続時間は可変であり、例えば、処理チャンバの容積容量だけでなく、それに結合された真空システムの能力にも対応するように調整することができる。更に、プロセスガスの投与時間は、プロセスガスの流量、プロセスガスの温度、制御バルブの種類、採用されるプロセスチャンバの種類、及びプロセスガスの成分が基板表面上に吸着する能力に応じて変更され得る。投与時間は、形成される層の種類や形成されるデバイスの形状に基づいて変更され得る。投与時間は、実質的に基板の全表面上に吸着／化学吸着して、その上にプロセスガス成分の層を形成するのに十分な量の化合物を供給するのに十分な長さであるべきである。
［００４７］金属前駆体含有プロセスガスは、１又は複数のパルスで供給され得る、又は連続的に供給され得る。金属前駆体含有プロセスガスの流量は、流量が約１から約５０００ｓｃｃｍの範囲、又は約２から約４０００ｓｃｃｍの範囲、又は約３から約３０００ｓｃｃｍの範囲、又は約５から約２０００ｓｃｃｍの範囲を含むがこれらに限定されない任意の適切な流量であり得る。金属前駆体は、約５ｍＴｏｒｒから約５００Ｔｏｒｒの範囲、又は約１００ｍＴｏｒｒから約５００Ｔｏｒｒの範囲、又は約５Ｔｏｒｒから約５００Ｔｏｒｒの範囲、又は約５０ｍＴｏｒｒから約５００Ｔｏｒｒの範囲、又は約１００ｍＴｏｒｒから約５００Ｔｏｒｒの範囲、又は約２００ｍＴｏｒｒから約５００Ｔｏｒｒの範囲の圧力を含むがこれらに限定されない任意の適切な圧力で供給され得る。
［００４８］基板が１又は複数の金属前駆体含有プロセスガスに曝露される期間は、金属前駆体が開口部の底部の導電性表面の上に適切な核形成層を形成するのに必要な任意の適切な時間であってよい。例えば、プロセスガスは、約０．１秒から約９０秒の期間、プロセスチャンバに流され得る。幾つかの時間領域ＡＬＤプロセスでは、金属前駆体含有プロセスガスは、約０．１秒から約９０秒の範囲、又は約０．５秒から約６０秒の範囲、又は約１秒から約３０秒の範囲、又は約２秒から約２５秒の範囲、又は約３秒から約２０秒の範囲、又は約４秒から約１５秒の範囲、又は約５秒から約１０秒の範囲の時間、基板表面に曝露される。
［００４９］幾つかの実施形態では、不活性キャリアガスが、金属前駆体含有プロセスガスと同時にプロセスチャンバに追加的に供給され得る。キャリアガスは、金属前駆体含有プロセスガス（例えば、希釈ガスとして）と混合されてよく、又は別々であってよく、パルス状又は一定流量であってよい。幾つかの実施形態では、キャリアガスは、約１から約１００００ｓｃｃｍの範囲の一定流量で処理チャンバに流される。キャリアガスは、例えば、アルゴン、ヘリウム、ネオン、それらの組み合わせ等の任意の不活性ガスであってよい。１又は複数の実施形態では、金属前駆体含有プロセスガスは、プロセスチャンバに流入する前に、アルゴンと混合される。
［００５０］空間ＡＬＤプロセスの実施形態では、第１の反応性ガス及び第２の反応性ガス（例えば、窒素ガス）は、反応ゾーンに同時に供給されるが、不活性ガスカーテン及び／又は真空カーテンによって分離される。基板は、基板上の任意の所与の点が第１の反応性ガス及び第２の反応性ガスに暴露されるように、ガス供給装置に対して相対的に移動される。
［００５１］工程１１４において、バルクトラップを低減させるために、低誘電率層２１６が高密度化及び安定化処理される。１又は複数の実施形態では、低誘電率層２１６は、アニールプロセス、例えばＲＴＸ（ＲＴＨ２又はＲＴＮ２を用いる）、又はプラズマ処理プロセス、例えばＤＰＸ（ＤＰＨｅ、ＤＰＨ２、ＤＰＮ２、又はＤＰＮＨ３を用いる）の１又は複数で処理されて、高密度化及び安定化低誘電率層２１７が形成される。
［００５２］１又は複数の実施形態では、ＡＬＤ後の高密度化及び安定化低誘電率層２１７の密度は、約２．１５ｇ／ｃｃより大きい、約２．２ｇ／ｃｃより大きい、約２．２５ｇ／ｃｃより大きい、約２．３ｇ／ｃｃより大きい、約２．３５ｇ／ｃｃより大きい、約２．４ｇ／ｃｃより大きい、又は約２．５ｇ／ｃｃより大きい範囲を含む、約２．１ｇ／ｃｃより大きい範囲である。
［００５３］図１を参照すると、１又は複数の実施形態では、工程１０８、工程１１０、工程１１２、及び工程１１４は、高度プロセス制御（ＡＰＣ）を用いることによって統合される。本明細書で使用する「統合された」という用語は、熱酸化物の形成、安定化処理及び機能化、低誘電率層２１６のＡＬＤ堆積、並びに低誘電率層２１６の高密度化及び安定化処理が同じプラットフォーム（真空処理下）で行われることを意味する。工程１２０において、熱酸化物層２１４及び低誘電率層２１６の厚さを決定するために、統合計測が使用され得る。幾つかの実施形態では、統合計測は、インシトゥで実施される。層２１４、２１６の厚さが統合計測によって決定されると、補正が実行できる（例えば、第１の層の厚さ／組成が必要に応じて調整され得る）ように、測定値がツールに供給される。幾つかの実施形態では、高度プロセス制御は、スキャトロメトリ（すなわち、光学臨界寸法（ＯＣＤ）計測）、屈折率測定、偏光解析法又は電子ビームの１又は複数を含む。
［００５４］工程１１４の後、当業者に周知の従来の製造技法を用いて、ＧＡＡトランジスタ２００の残りの構成要素が完成し得る。
［００５５］図３を参照すると、本開示の追加の実施形態は、本明細書に記載の方法を実行するための処理システム９００を対象としたものである。図３は、本開示の１又は複数の実施形態に係る、基板を処理するのに使用可能なシステム９００を示す図である。システム９００は、クラスタツールと称され得る。システム９００は、その中にロボット９１２を有する中央移送ステーション９１０を含む。ロボット９１２を単一ブレードロボットとして図示したが、当業者は、他のロボット９１２の構成が本開示の範囲内であることを認識するであろう。ロボット９１２は、中央移送ステーション９１０に接続されたチャンバ間で１又は複数の基板を移動させるように構成される。
［００５６］少なくとも１つの予洗浄／バッファチャンバ９２０が、中央移送ステーション９１０に接続される。予洗浄／バッファチャンバ９２０は、ヒータ、ラジカル源、又はプラズマ源のうちの１又は複数を含み得る。予洗浄／バッファチャンバ９２０は、個々の半導体基板のための保持領域として、又は処理用のウエハのカセットのための保持領域として使用され得る。予洗浄／バッファチャンバ９２０は、予洗浄プロセスを実行することができる、又は処理のために基板を予熱することができる、又は単にプロセスシーケンスのためのステージング領域であり得る。幾つかの実施形態では、中央移送ステーション９１０に接続された２つの予洗浄／バッファチャンバ９２０が存在する。
［００５７］図３に示す実施形態では、予洗浄チャンバ９２０は、ファクトリインターフェース９０５と中央移送ステーション９１０との間のパススルーチャンバとして機能し得る。ファクトリインターフェース９０５は、基板をカセットから予洗浄／バッファチャンバ９２０に移動させるための１又は複数のロボット９０６を含み得る。その後、ロボット９１２は、基板を予洗浄／バッファチャンバ９２０からシステム９００内の他のチャンバに移動させ得る。
［００５８］第１の処理チャンバ９３０は、中央移送ステーション９１０に接続され得る。第１の処理チャンバ９３０は、ＩＳＳＧチャンバとして構成することができ、第１の処理チャンバ９３０に反応性ガスの１又は複数の流れを提供するために、１又は複数の反応性ガス源と流体連結することが可能である。基板は、絶縁バルブ９１４を通過するロボット９１２によって、処理チャンバ９３０へ及び処理チャンバ９３０から移動され得る。
［００５９］処理チャンバ９４０はまた、中央移送ステーション９１０に接続され得る。幾つかの実施形態では、処理チャンバ９４０は、ＡＬＤ堆積チャンバを含み、処理チャンバ９４０に反応性ガスの流れを提供して、等方性エッチングプロセスを実行するために、１又は複数の反応性ガス源と流体連結している。基板は、絶縁バルブ９１４を通過するロボット９１２によって、処理チャンバ９４０へ及び処理チャンバ９４０から移動され得る。
［００６０］処理チャンバ９４５はまた、中央移送ステーション９１０に接続され得る。幾つかの実施形態では、処理チャンバ９４５は、処理チャンバ９４０と同じプロセスを実行するように構成された処理チャンバ９４０と同じタイプのものである。この配置は、処理チャンバ９４０で行われる処理が、処理チャンバ９３０でのプロセスよりもはるかに長い時間を要する場合に有用であり得る。
［００６１］幾つかの実施形態では、処理チャンバ９６０は、中央移送ステーション９１０に接続され、高密度化及び／又は安定化処理チャンバとして機能するように構成される。処理チャンバ９６０は、１又は複数の異なるエピタキシャル成長プロセスを実行するように構成され得る。
［００６２］幾つかの実施形態では、処理チャンバ９３０、９４０、９４５、及び９６０の各々は、処理方法の異なる部分を実行するように構成される。例えば、処理チャンバ９３０はｅＩＳＳＧプロセスを実行するように構成されていてよく、処理チャンバ９４０はＡＬＤ堆積を実行するように構成されていてよく、処理チャンバ９４５は計測ステーションとして、又は高密度化若しくは安定化処理プロセスを実行するように構成されていてよく、処理チャンバ９６０は第２の安定化処理プロセスを実行するように構成されていてよい。当業者は、ツール上の個々の処理チャンバの数及び配置が変更可能であり、図３に示す実施形態は、単に１つの可能な構成を表すものであることを認識するであろう。
［００６３］幾つかの実施形態では、処理システム９００は、１又は複数の計測ステーションを含む。例えば、計測ステーションは、予洗浄／バッファチャンバ９２０内、中央移送ステーション９１０内、又は個々の処理チャンバのいずれか内部に位置し得る。計測ステーションは、基板を酸化環境に暴露することなく熱酸化物層及び／又は低誘電率層の厚さを測定することができるシステム９００内の任意の位置にあり得る。
［００６４］中央移送ステーション９１０、予洗浄／バッファチャンバ９２０、及び処理チャンバ９３０、９４０、９４５、又は９６０の１又は複数に、少なくとも１つのコントローラ９５０が結合される。幾つかの実施形態では、個々のチャンバ又はステーションに接続された複数のコントローラ９５０があり、一次制御プロセッサが、システム９００を制御するために別々のプロセッサの各々に結合される。コントローラ９５０は、様々なチャンバ及びサブプロセッサを制御するために産業環境で使用することができる汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサ等の任意の形態の１つであってよい。
［００６５］少なくとも１つのコントローラ９５０は、プロセッサ９５２、プロセッサ９５２に結合されたメモリ９５４、プロセッサ９５２に結合された入力／出力デバイス９５６、及び異なる電子構成要素間で通信するための支援回路９５８を有し得る。メモリ９５４は、一過性メモリ（例えば、ランダムアクセスメモリ）及び非一過性メモリ（例えば、ストレージ）のうちの１又は複数を含み得る。
［００６６］プロセッサのメモリ９５４、又はコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は任意の他の形態のデジタルストレージ（ローカル又はリモート）等の容易に利用できるメモリのうちの１又は複数であり得る。メモリ９５４は、システム９００のパラメータ及び構成要素を制御するためにプロセッサ９５２によって操作可能な命令セットを保持することができる。支援回路９５８は、従来の方法でプロセッサを支援するために、プロセッサ９５２に結合される。回路は、例えば、キャッシュ、電源、クロック回路、入力／出力回路、サブシステム等を含み得る。
［００６７］プロセスは、一般に、プロセッサによって実行されると、プロセスチャンバに本開示のプロセスを実行させるソフトウェアルーチンとしてメモリに記憶され得る。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから遠隔に位置する第２のプロセッサ（図示せず）によって記憶及び／又は実行され得る。本開示の方法の一部又は全部も、ハードウェアで実行され得る。このように、プロセスは、ソフトウェアで実装され、コンピュータシステムを使用して実行されてよく、ハードウェアで、例えば、特定用途向け集積回路又は他のタイプのハードウェア実装態様として、又はソフトウェアとハードウェアの組み合わせとして実行され得る。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバ工程を制御する特定目的コンピュータ（コントローラ）に変換する。
［００６８］幾つかの実施形態では、コントローラ９５０は、方法を実行するための個々のプロセス又はサブプロセスを実行するための１又は複数の構成を有する。コントローラ９５０は、方法の機能を実行するために中間構成要素に接続され、それを操作するように構成され得る。例えば、コントローラ９５０は、ガスバルブ、アクチュエータ、モータ、スリットバルブ、真空制御等のうちの１又は複数に接続され、それらを制御するように構成され得る。
［００６９］幾つかの実施形態のコントローラ９５０は、複数の処理チャンバと計測ステーションとの間でロボット上の基板を移動させる構成、システムから基板をロード及び／又はアンロードする構成、強化型インシトゥ蒸気発生（ｅＩＳＳＧ）プロセスによって熱酸化物層を形成する構成、熱酸化物層を機能化及び／又は安定化処理する構成、原子層堆積（ＡＬＤ）を実行する構成、又は低誘電率層を高密度化及び／又は安定化処理する構成から選択される１又は複数の構成を有する。
［００７０］１又は複数の実施形態は、命令を含む非一過性コンピュータ可読媒体であって、命令は、処理チャンバのコントローラによって実行されると、処理チャンバに、基板にシリコン及びシリコンゲルマニウムの交互層を形成する工程と、少なくとも１つの側壁を露出させるために、シリコン及びシリコンゲルマニウムの交互層をパターニング及びエッチングする工程と、シリコンゲルマニウム層を選択的にエッチングする工程と、シリコン層に熱酸化物層を形成するために、強化型インシトゥ蒸気発生プロセスを実行する工程と、熱酸化物層を安定化処理する工程と、低誘電率層を堆積させる工程と、低誘電率層を高密度化及び安定化処理する工程とを実行させる、非一過性コンピュータ可読媒体を対象としたものである。
［００７１］本明細書全体における「一実施形態」、「特定の実施形態」、「１又は複数の実施形態」又は「実施形態」への言及は、実施形態に関連して説明した特定の特徴、構造、材料、又は特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所での「１又は複数の実施形態では」、「特定の実施形態では」、「一実施形態では」又は「実施形態では」等の句の出現は、必ずしも本開示の同じ実施形態を指すとは限らない。更に、１又は複数の実施形態において特定の特徴、構造、材料、又は特性を任意の適切な方法で組み合わせることができる。
［００７２］本明細書の開示を、特定の実施形態を参照しながら説明してきたが、当業者は、説明した実施形態が本開示の原理及び適用の単なる例示であると理解するであろう。当業者には、本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に様々な修正及び変更を加えることができることが明らかとなる。したがって、本開示は、添付の特許請求の範囲及びその等価物の範囲内にある修正及び変更を含むことができる。

Claims (20)

  1. 電子デバイスの製造方法であって、
    基板にシリコン（Ｓｉ）及びシリコンゲルマニウム（ＳｉＧｅ）の交互層を形成することと、
    シリコン層の少なくとも１つの側壁とシリコンゲルマニウム層の少なくとも１つの側壁とを露出させるために、前記シリコン及びシリコンゲルマニウムの交互層をパターニング及びエッチングすることと、
    開口部を形成するために、前記シリコンゲルマニウム層を選択的にエッチングすることと、
    前記開口部を通して前記シリコン層に熱酸化物層を形成することと、
    安定化熱酸化物層を形成するために、前記熱酸化物層を安定化処理することと、
    前記開口部を通して前記安定化熱酸化物層に低誘電率層を堆積させることと、
    高密度化低誘電率層を形成するために、前記低誘電率層を高密度化することと
    を含む方法。
  2. 前記シリコン及びシリコンゲルマニウムの交互層は、選択的エピタキシャル成長（ＳＥＧ）プロセスによって形成される、請求項１に記載の方法。
  3. 前記熱酸化物層を形成することは、強化型インシトゥ蒸気発生（ｅＩＳＳＧ）プロセスを含む、請求項１に記載の方法。
  4. 前記熱酸化物層は、約３から約１０Åの範囲の厚さを有する、請求項１に記載の方法。
  5. 前記低誘電率層は、約２ｎｍ未満の厚さを有する、請求項１に記載の方法。
  6. 前記低誘電率層は、約１．５ｎｍ未満の厚さを有する、請求項５に記載の方法。
  7. 前記熱酸化物層は、酸化ケイ素を含む、請求項１に記載の方法。
  8. 前記低誘電率層は、酸化ケイ素、オキシ炭化ケイ素、酸窒化ケイ素、ＳｉＣＯＨ、ＳｉＣＯＮＨ、又は酸化アルミニウムの１又は複数を含む、請求項１に記載の方法。
  9. 前記低誘電率層は、約１から約６の範囲の誘電率を有する、請求項１に記載の方法。
  10. 前記安定化熱酸化物層に前記低誘電率層を堆積させることは、原子層堆積プロセスを含む、請求項１に記載の方法。
  11. 前記原子層堆積プロセスは、プラズマ原子層堆積プロセスである、請求項１０に記載の方法。
  12. 前記熱酸化物層を安定化処理することは、アニールプロセス又はプラズマ処理プロセスのうちの１又は複数を含む、請求項１に記載の方法。
  13. 前記熱酸化物層を安定化処理することは、前記熱酸化物層をＲＴＨ２又はＲＴＮ２のうちの１又は複数を用いてアニールすることを含む、請求項１２に記載の方法。
  14. 前記熱酸化物層を安定化処理することは、ＤＰＨｅ、ＤＰＨ２、ＤＰＮ２、又はＤＰＮＨ３のうちの１又は複数を用いたプラズマ処理プロセスを含む、請求項１２に記載の方法。
  15. 前記低誘電率層を高密度化することは、ＲＴＨ２又はＲＴＮ２の１又は複数を用いて前記低誘電率層をアニールすることを含む、請求項１に記載の方法。
  16. 前記低誘電率層を高密度化することは、ＤＰＨｅ、ＤＰＨ２、ＤＰＮ２、又はＤＰＮＨ３のうちの１又は複数を用いたプラズマ処理プロセスを含む、請求項１に記載の方法。
  17. 前記電子デバイスは、ゲートオールアラウンド（ＧＡＡ）トランジスタである、請求項１に記載の方法。
  18. 前記ゲートオールアラウンドトランジスタは、ソースとソースコンタクトとを有し且つ前記基板の上面にあるソース領域と、ドレインとドレインコンタクトとを有し且つ前記基板の上面にあるドレイン領域と、前記ソースと前記ドレインとの間に位置し且つ前記基板の上面と実質的に直交する軸を有するチャネルと、前記ソース領域と前記ドレイン領域との間で前記チャネルを囲むゲートと、前記ゲート、前記ソースコンタクト、又は前記ドレインコンタクトの１又は複数の上に重なり、接触している前記熱酸化物層と、前記熱酸化物層の上に重なる前記低誘電率層とを備える、請求項１７に記載の方法。
  19. 半導体デバイスを形成するための処理ツールであって、
    中央移送ステーションの周囲に配置された複数の処理チャンバを有する中央移送ステーションと、
    前記複数の処理チャンバ間で基板を移動させるように構成された、前記中央移送ステーション内のロボットと、
    前記中央移送ステーションに接続され、熱酸化物層を堆積させるためにインシトゥ蒸気発生プロセスを実行するように構成された第１の処理チャンバと、
    前記ロボットがアクセス可能な前記処理ツール内の計測ステーションであって、基板上の前記熱酸化物層の厚さを決定するように構成された計測ステーションと、
    前記中央移送ステーションに接続され、原子層堆積プロセスを実行するように構成された第２の処理チャンバと、
    前記中央移送ステーション、前記ロボット、前記第１の処理チャンバ、前記計測ステーション、又は前記第２の処理チャンバのうちの１又は複数に接続されたコントローラであって、前記複数の処理チャンバと前記計測ステーションとの間で前記ロボット上の基板を移動させる第１の構成、前記第１の処理チャンバ内で基板に熱酸化物層を堆積させるインシトゥ蒸気発生プロセスを実行する第２の構成、前記計測ステーション内で前記熱酸化物層の厚さを決定する解析を実行する第３の構成、又は前記第２の処理チャンバ内で前記熱酸化物層の厚さに対して調整される原子層堆積プロセスを実行する第４の構成から選択される１又は複数の構成を有する、コントローラと
    を備える、処理ツール。
  20. 命令を含む非一過性コンピュータ可読媒体であって、前記命令は、処理チャンバのコントローラによって実行されると、前記処理チャンバに、
    基板にシリコン及びシリコンゲルマニウムの交互層を形成する工程と、
    少なくとも１つの側壁を露出させるために、前記シリコン及びシリコンゲルマニウムの交互層をパターニング及びエッチングする工程と、
    シリコンゲルマニウム層を選択的にエッチングする工程と、
    シリコン層に熱酸化物層を形成するために、強化型インシトゥ蒸気発生プロセスを実行する工程と、
    前記熱酸化物層を安定化処理する工程と、
    低誘電率層を堆積させる工程と、
    前記低誘電率層を高密度化及び／又は安定化処理する工程と
    を実行させる、非一過性コンピュータ可読媒体。
JP2022520218A 2019-10-02 2020-10-01 ゲートオールアラウンドｉ／ｏエンジニアリング Ceased JP2022550433A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962909329P 2019-10-02 2019-10-02
US62/909,329 2019-10-02
US17/037,941 2020-09-30
US17/037,941 US11450759B2 (en) 2019-10-02 2020-09-30 Gate all around I/O engineering
PCT/US2020/053672 WO2021067525A1 (en) 2019-10-02 2020-10-01 Gate all around i/o engineering

Publications (1)

Publication Number Publication Date
JP2022550433A true JP2022550433A (ja) 2022-12-01

Family

ID=75274470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022520218A Ceased JP2022550433A (ja) 2019-10-02 2020-10-01 ゲートオールアラウンドｉ／ｏエンジニアリング

Country Status (6)

Country Link
US (2) US11450759B2 (ja)
JP (1) JP2022550433A (ja)
KR (1) KR20220070518A (ja)
CN (1) CN114514597A (ja)
TW (1) TW202129061A (ja)
WO (1) WO2021067525A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202405950A (zh) * 2022-05-17 2024-02-01 美商應用材料股份有限公司 圖案化基板以調整電壓性質的方法
WO2024123430A1 (en) * 2022-12-07 2024-06-13 Applied Materials, Inc. Multilayer inner spacer for gate-all-around device
US20240234544A1 (en) * 2023-01-10 2024-07-11 Applied Materials, Inc. Inner spacer liner for gate-all-around device
US20240234531A1 (en) * 2023-01-10 2024-07-11 Applied Materials, Inc. Inner spacer liner for gate-all-around device

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
JP2004128508A (ja) * 2002-10-01 2004-04-22 Samsung Electronics Co Ltd 多重チャンネルを有するモストランジスター及びその製造方法
JP2004311739A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
WO2004097922A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
JP2006190822A (ja) * 2005-01-06 2006-07-20 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法および絶縁ゲート電界効果トランジスタ
JP2006253267A (ja) * 2005-03-09 2006-09-21 Sony Corp 半導体装置の製造方法および半導体装置
JP2007067048A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体装置の製造方法
JP2009021608A (ja) * 2007-07-16 2009-01-29 Applied Materials Inc 不揮発性メモリデバイス用インターポリ誘電体を形成するための統合スキーム
JP2010034237A (ja) * 2008-07-28 2010-02-12 Panasonic Corp 半導体装置及びその製造方法
JP2010505274A (ja) * 2006-09-29 2010-02-18 東京エレクトロン株式会社 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成
WO2012165263A1 (ja) * 2011-06-03 2012-12-06 東京エレクトロン株式会社 ゲート絶縁膜の形成方法およびゲート絶縁膜の形成装置
JP2015073019A (ja) * 2013-10-03 2015-04-16 Ｊｓｗアフティ株式会社 原子層堆積装置および原子層堆積方法
WO2018057539A1 (en) * 2016-09-20 2018-03-29 Advanced Micro Devices, Inc. Gate all around device architecture with local oxide
JP2019500756A (ja) * 2016-01-05 2019-01-10 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
US20190280107A1 (en) * 2018-03-09 2019-09-12 International Business Machines Corporation Multiple work function nanosheet field effect transistor using sacrificial silicon germanium growth

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070196011A1 (en) * 2004-11-22 2007-08-23 Cox Damon K Integrated vacuum metrology for cluster tool
KR100630764B1 (ko) 2005-08-30 2006-10-04 삼성전자주식회사 게이트 올어라운드 반도체소자 및 그 제조방법
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
WO2013112702A1 (en) 2012-01-26 2013-08-01 Applied Materials, Inc. Devices including metal-silicon contacts using indium arsenide films and apparatus and methods
US10038053B2 (en) * 2015-10-12 2018-07-31 International Business Machines Corporation Methods for removal of selected nanowires in stacked gate all around architecture
US9741792B2 (en) 2015-10-21 2017-08-22 International Business Machines Corporation Bulk nanosheet with dielectric isolation
US9754840B2 (en) 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
US9484267B1 (en) * 2016-02-04 2016-11-01 International Business Machines Corporation Stacked nanowire devices
US9853129B2 (en) 2016-05-11 2017-12-26 Applied Materials, Inc. Forming non-line-of-sight source drain extension in an nMOS finFET using n-doped selective epitaxial growth
FR3057702B1 (fr) 2016-10-13 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un transistor a effet de champ a grille enrobante
US9923055B1 (en) * 2016-10-31 2018-03-20 International Business Machines Corporation Inner spacer for nanosheet transistors
WO2018201066A1 (en) * 2017-04-27 2018-11-01 Tokyo Electron Limited Method for fabricating nfet and pfet nanowire devices
US10283414B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation manufacturing method for semiconductor structures
US10934485B2 (en) * 2017-08-25 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
US10741641B2 (en) * 2018-06-20 2020-08-11 International Business Machines Corporation Dielectric isolation and SiGe channel formation for integration in CMOS nanosheet channel devices
US11315785B2 (en) * 2019-09-17 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial blocking layer for multi-gate devices and fabrication methods thereof

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
JP2004128508A (ja) * 2002-10-01 2004-04-22 Samsung Electronics Co Ltd 多重チャンネルを有するモストランジスター及びその製造方法
JP2004311739A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
WO2004097922A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
JP2006190822A (ja) * 2005-01-06 2006-07-20 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法および絶縁ゲート電界効果トランジスタ
JP2006253267A (ja) * 2005-03-09 2006-09-21 Sony Corp 半導体装置の製造方法および半導体装置
JP2007067048A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体装置の製造方法
JP2010505274A (ja) * 2006-09-29 2010-02-18 東京エレクトロン株式会社 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成
JP2009021608A (ja) * 2007-07-16 2009-01-29 Applied Materials Inc 不揮発性メモリデバイス用インターポリ誘電体を形成するための統合スキーム
JP2010034237A (ja) * 2008-07-28 2010-02-12 Panasonic Corp 半導体装置及びその製造方法
WO2012165263A1 (ja) * 2011-06-03 2012-12-06 東京エレクトロン株式会社 ゲート絶縁膜の形成方法およびゲート絶縁膜の形成装置
JP2015073019A (ja) * 2013-10-03 2015-04-16 Ｊｓｗアフティ株式会社 原子層堆積装置および原子層堆積方法
JP2019500756A (ja) * 2016-01-05 2019-01-10 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
WO2018057539A1 (en) * 2016-09-20 2018-03-29 Advanced Micro Devices, Inc. Gate all around device architecture with local oxide
US20190280107A1 (en) * 2018-03-09 2019-09-12 International Business Machines Corporation Multiple work function nanosheet field effect transistor using sacrificial silicon germanium growth

Also Published As

Publication number Publication date
US20210104617A1 (en) 2021-04-08
US11923441B2 (en) 2024-03-05
CN114514597A (zh) 2022-05-17
WO2021067525A1 (en) 2021-04-08
US11450759B2 (en) 2022-09-20
US20220399457A1 (en) 2022-12-15
TW202129061A (zh) 2021-08-01
KR20220070518A (ko) 2022-05-31

Similar Documents

Publication Publication Date Title
US11923441B2 (en) Gate all around I/O engineering
JP4212435B2 (ja) 半導体装置およびその製造方法
US20150132938A1 (en) Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US10395080B2 (en) Simplified gate stack process to improve dual channel CMOS performance
KR102293862B1 (ko) 반도체 소자의 제조 방법
JP2011014689A5 (ja)
JP2011014689A (ja) 半導体装置及びその製造方法
KR101078498B1 (ko) 절연체 박막의 제조 방법
KR101562955B1 (ko) 반도체 구조에 물질층을 형성하는 방법
JP2009016500A (ja) 半導体装置の製造方法
TWI716441B (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
CN110993603A (zh) 半导体结构及其形成方法
KR20230129520A (ko) Cd 의존 갭 충전 및 컨포멀 막들
TW202230805A (zh) 用於降低接觸電阻之金屬蓋
KR102441996B1 (ko) 3차원 구조들을 등각적으로 도핑하기 위한 방법들
US20210280451A1 (en) Low temperature steam free oxide gapfill
KR102488508B1 (ko) 실리콘-함유 층들을 형성하는 방법들
JP2008235397A (ja) 半導体装置の製造方法
US20220389568A1 (en) Seamless Gapfill Of Metal Nitrides
CN106856172A (zh) 鳍式场效应晶体管的形成方法
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
JP2009260004A (ja) 半導体装置の製造方法
JP2006120816A (ja) 半導体装置の製造方法
CN106711041A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20231219