JP2006120816A

JP2006120816A - 半導体装置の製造方法

Info

Publication number: JP2006120816A
Application number: JP2004306410A
Authority: JP
Inventors: Katsuyuki Hotta; 勝之堀田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-10-21
Filing date: 2004-10-21
Publication date: 2006-05-11

Abstract

【課題】プロセス上好ましくない高温長時間の熱処理をすることなく、ゲート絶縁膜のＥＯＴを薄くすることができる半導体装置の製造方法を得る。
【解決手段】半導体基板上にシリコン酸化膜を形成する工程と、シリコン酸化膜の表面を、金属又は金属化合物を含むラジカル又はプラズマからなる活性ガスの雰囲気にさらすことにより、シリコン酸化膜の半導体基板との界面付近以外の部分を金属シリケート膜に改変する工程と高誘電体膜上に導電体膜を形成する工程と、導電体膜をエッチングしてゲート電極を形成する工程とを有する。
【選択図】図１

Description

本発明は、プロセス上好ましくない高温長時間の熱処理をすることなく、ゲート絶縁膜のＥＯＴを薄くすることができる半導体装置の製造方法に関するものである。

近年の電子機器の高性能化と省電力化の要求により、集積回路には微細化と低消費電力化が求められている。従って、集積回路を構成するトランジスタにおいては、しきい値を下げて低電圧動作においてもオン電流は大きく保ちながら、かつオフ電流は小さくして待機時の漏れ電流を抑えること、即ち、そのスイッチング特性を高めることが求められている。

そのため、ゲート絶縁膜は世代を追う毎に薄膜化され、ゲートによるチャネルのオン／オフのコントローラビィリティが高められてきた。しかし、ゲート絶縁膜の薄膜化を進めるにつれ、待機時において、ゲート酸化膜の漏れ電流（ゲートリーク電流）がオフ電流よりも支配的になる。

そこで、従来のシリコン酸化膜よりも誘電率の高いシリコン酸窒化膜（ＳｉｘＯｙＮｚ）をゲート絶縁膜として用いることで、比較的厚い膜を用いながらシリコン酸化膜に換算した場合の実効的な膜厚（EOT: Equivalent Oxide Thickness）を薄く抑え、ゲートのコントローラビィリティが高められるようになった。しかし、さらなる微細化の要求によって、より誘電率の高い絶縁膜が求められている。

シリコン酸窒化膜よりも誘電率の高い絶縁膜としてはアルミ酸化膜（Ａｌ_２０_３）やハフニウム酸化膜（ＨｆＯ_２）、ジルコニウム酸化膜（ＺｒＯ_２）などは、地表近傍での埋蔵量が多く、扱いやすく、シリコン基板上で比較的安定である。従って、近年、これらの膜をトランジスタに適用した例が報告されている。これらの膜を用いることで実膜厚を厚くして漏れ電流を抑えつつ、ＥＯＴが飛躍的に薄いゲート絶縁膜を形成することができる。

これらの膜を堆積するために、一般にＣＶＤ(Chemical Vapor Deposition)法が用いられる。しかし、これらの膜を直接シリコン基板上に堆積すると、Ｓｉとの反応層ができたり、界面準位が多く発生して移動度が低下したりするために、絶縁膜の信頼性やオン電流確保の点で問題があった。

この問題を解消するために、第１の従来技術として、界面層として薄膜のシリコン酸化膜を形成し、その上にＣＶＤ法で誘電率の高い絶縁膜を堆積する方法が提案されている。この従来の半導体装置の製造方法について図３を用いて説明する。

まず、図３（ａ）に示すように、シリコン基板１１に素子分離膜１２を形成する。そして、イオン注入法によりウェル注入やトランジスタのしきい値を決めるための注入を行う。さらに、酸化炉を用いた熱酸化法により、シリコン基板１１の表面にシリコン酸化膜からなるゲート絶縁膜１３を形成する。

次に、図３（ｂ）に示すように、ゲート絶縁膜１３の上に、薄膜の制御性に適したＡＬＣＶＤ（Atomic Layer CVD）やＭＯＣＶＤ（Metal Organic CVD）等のＣＶＤ法により、シリコン窒化膜よりも誘電率の高い金属シリケート膜１４として例えばハフニウムオキサイド（ＨｆＯ_２）を堆積する。

次に、図３（ｃ）に示すように、ゲート電極材料を全面に堆積した後、写真製版とドライエッチング法を用いて所望の領域にゲート電極１５を形成する。

次に、図３（ｄ）に示すように、サイドウォール１６及びソース・ドレイン領域１７を形成する。以上の工程により、電解効果型トランジスタが完成する。

また、第２の従来技術として、シリコン酸化膜に熱拡散で金属原子を導入して、ＥＯＴが薄い金属シリケート膜を作る方法も提案されている（例えば、特許文献１参照）。

特開２００１−３３２５４７

しかし、第１の従来技術では、下敷きのシリコン酸化膜が存在するために、ゲート絶縁膜全体のＥＯＴが厚くなるという問題があった。そして、誘電体膜の堆積膜厚を精度良くコントロールするために高価なＣＶＤ装置を導入する必要があった。また、第２の従来技術では、プロセス上好ましくない高温長時間の熱処理が必要であった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、プロセス上好ましくない高温長時間の熱処理をすることなく、ゲート絶縁膜のＥＯＴを薄くすることができる半導体装置の製造方法を得るものである。

本発明に係る半導体装置の製造方法は、半導体基板上にシリコン酸化膜を形成する工程と、シリコン酸化膜の表面を、金属又は金属化合物を含むラジカル又はプラズマからなる活性ガスの雰囲気にさらすことにより、シリコン酸化膜の半導体基板との界面付近以外の部分を金属シリケート膜に改変する工程と高誘電体膜上に導電体膜を形成する工程と、導電体膜をエッチングしてゲート電極を形成する工程とを有する。本発明のその他の特徴は以下に明らかにする。

本発明により、プロセス上好ましくない高温長時間の熱処理をすることなく、ゲート絶縁膜のＥＯＴを薄くすることができる。これにより、スイッチング特性に優れたトランジスタを得ることができる。そして、結果的に動作速度が速く消費電力の低い集積回路を得ることができる。

本発明の実施の形態に係る半導体装置の製造方法について図１を参照しながら説明する。

まず、図１（ａ）に示すように、シリコン基板１１の所定の領域に、シリコン酸化膜を埋込んだ後にＣＭＰによって平坦化することで深さ１５０〜３５０ｎｍ程度の素子分離膜１２を形成する。そして、イオン注入法により、トランジスタを作る領域にウェル注入やトランジスタのしきい値を決めるためのチャネル注入を行った後に、急速熱酸化法やラジカル酸化法等の膜厚制御性の高い方法で０．５〜２ｎｍ程度の膜厚でシリコン酸化膜からなるゲート絶縁膜１３を形成する。

次に、図１（ｂ）に示すように、ゲート絶縁膜１３をハフニウム（Ｈｆ）単体又はその化合物を含むプラズマ雰囲気にさらすことにより、ゲート絶縁膜１３をシリコン酸化膜（ＳｉＯ_２）から誘電率の高いハフニウムシリケート（ＨｆｘＳｉｙＯｚ）に組成改変する。

この時、プラズマにさらす時間やプラズマ中のハフニウム（Ｈｆ）の量を調整することにより、図２に示すように、ゲート絶縁膜１３とシリコン基板１１の界面付近の組成をシリコン酸化膜のままとし、ゲート絶縁膜１３中のハフニウムシリケートの組成が連続的に変化するようにする。

ここで、このプラズマ雰囲気は、通常のプラズマ装置を用いてハフニウム電極上でアルゴンなどの不活性ガスのプラズマを発生させ、ハフニウムをスパッタしてプラズマ中に引き寄せ、ハフニウムを電離させることで発生させる。

なお、ハフニウム（Ｈｆ）単体又はその化合物の代わりに、ジルコニウム（Ｚｒ）単体又はその化合物、ランタン（Ｌａ）単体又はその化合物、アルミニウム（Ａｌ）単体又はその化合物、又は、これらのうちの２種類以上の物質などの金属又は金属化合物を用いてもよい。

また、上記のプラズマに窒素を混合するか、又は、上記のプラズマにさらした後に連続して窒素プラズマにさらすことによって、ゲート絶縁膜１３中に窒素を導入してもよい。これにより、本来非晶質であるゲート絶縁膜材料の結晶化を抑制することができ、ゲート電極１５内のボロンなどの不純物がゲート絶縁膜１３中へ拡散するのを防止することができる。

次に、ゲート電極材料としてポリシリコン膜を５０〜２００ｎｍ程度の膜厚で全面に堆積し、写真製版とドライエッチング法を用いて所望の領域にゲート電極１５を残す。

その後、必要であればシリコン基板１１にエクステンション注入やポケット注入を行う。さらに、例えば１０〜５０ｎｍ程度のシリコン窒化膜を堆積してエッチバックすることでサイドウォール１６を形成する。その後、ソース・ドレイン領域１７を形成する。以上の工程により、電解効果型トランジスタが完成する。ただし、必要であれば、ゲート電極１５上やソース・ドレイン領域１７の表面をシリサイド化してもよい。その後、コンタクトや配線層により無数のトランジスタやその他の能動素子を相互に接続することで集積回路が完成する。

以上説明した実施の形態に係る半導体装置の製造方法によれば、ゲート絶縁膜の半導体基板との界面付近をシリコン酸化膜とすることにより、従来のシリコン酸化膜からなるゲート絶縁膜と同様に、ゲート絶縁膜とシリコン基板の界面に界面準位が発生するのを抑制でき、移動度の低下を防ぐことができる。

また、ゲート絶縁膜の半導体基板との界面付近以外の部分を金属シリケート膜とすることにより、ゲート絶縁膜のＥＯＴを薄くすることができる。これにより、スイッチング特性に優れたトランジスタを得ることができる。そして、結果的に、動作速度が速く消費電力の低い集積回路を得ることができる。

そして、ゲート絶縁膜が連続的に組成変化させることで、シリコン酸化膜と金属シリケート膜の界面領域が存在せず、界面領域における電荷トラップの発生等が起こりにくいため、ゲート絶縁膜の経時劣化を防ぐことができる。

また、プラズマ又はラジカルからなる活性ガスを用いる方法は低温プロセスであるため、プロセス上好ましくない高温長時間の熱処理をすることがないため、トランジスタの急峻な不純物プロファイルを損なうことがない。

そして、通常のプラズマ装置を用いてラジカル酸化・窒化と同様の方法でゲート絶縁膜を改変することができるため、高価なＣＶＤ装置を新たに導入することなく精度良くＥＯＴの薄い絶縁膜を形成することができ、トランジスタを高性能化することができる。

本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。基板／絶縁膜界面からの距離と組成比におけるＨｆの割合の相関図である。従来の半導体装置の製造方法を示す断面図である。

符号の説明

１１シリコン基板
１２素子分離膜
１３ゲート絶縁膜
１５ゲート電極
１６サイドウォール
１７ソース・ドレイン領域

Claims

半導体基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の表面を、金属又は金属化合物を含むラジカル又はプラズマからなる活性ガスの雰囲気にさらすことにより、前記シリコン酸化膜の前記半導体基板との界面付近以外の部分を金属シリケート膜に改変する工程と
前記高誘電体膜上に導電体膜を形成する工程と、
前記導電体膜をエッチングしてゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
前記金属又は金属化合物で構成された電極上で不活性ガスのプラズマを発生させ、前記電極をスパッタして前記金属又は金属化合物をプラズマ中に引き寄せて電離させることで前記活性ガスを生成する工程を更に有することを特徴とする請求項１に記載の半導体装置の製造方法。
前記金属又は金属化合物としてハフニウム又はハフニウム化合物を用いることを特徴とする請求項１又は２に記載の半導体装置の製造方法。