JPH07153769A - 半導体集積回路装置の製造方法および製造装置 - Google Patents

半導体集積回路装置の製造方法および製造装置

Info

Publication number
JPH07153769A
JPH07153769A JP5300397A JP30039793A JPH07153769A JP H07153769 A JPH07153769 A JP H07153769A JP 5300397 A JP5300397 A JP 5300397A JP 30039793 A JP30039793 A JP 30039793A JP H07153769 A JPH07153769 A JP H07153769A
Authority
JP
Japan
Prior art keywords
hydrogen
semiconductor wafer
manufacturing
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5300397A
Other languages
English (en)
Inventor
Hiromitsu Enami
弘充 榎並
Kiyomi Yagi
清美 八木
Masanori Katsuyama
雅則 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5300397A priority Critical patent/JPH07153769A/ja
Priority to TW083110586A priority patent/TW269738B/zh
Priority to KR1019940031084A priority patent/KR950015652A/ko
Priority to US08/348,108 priority patent/US5543336A/en
Priority to CN94119855A priority patent/CN1107254A/zh
Publication of JPH07153769A publication Critical patent/JPH07153769A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 プラズマエッチングやイオン注入によって生
じた半導体基板のダメージを効果的に回復する技術を提
供する。 【構成】 プラズマエッチング装置またはイオン注入装
置の後段に、半導体ウエハに低ダメージで水素を導入す
る水素導入チャンバ１０３と、半導体ウエハに導入され
た水素を比較的低温で脱離させる水素脱離チャンバ１０
４とを設ける。半導体ウエハに低ダメージで水素を導入
するには、炭化水素ガスとその分解を促進する酸素ガス
とを含む混合ガスを用いてプラズマ中に水素ラジカルを
形成し、この水素ラジカルを室温下、ダウンストリーム
方式により前記半導体ウエハに供給する。半導体ウエハ
に導入された水素を脱離させるには、２００〜５００℃
の温度領域の真空または不活性ガス雰囲気中で半導体ウ
エハを熱処理する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、プラズマエッチングや高エネル
ギーのイオン注入によって生じる半導体基板のダメージ
を回復する技術に関する。
【０００２】
【従来の技術】超ＬＳＩの製造プロセスでは、プラズマ
エッチングやイオン注入によって生じるシリコン基板の
ダメージが素子の特性に悪影響を及ぼすことが問題とな
っている。従来、この種のダメージについては、以下の
ような報告がなされている。
【０００３】照射損傷：「VLSI TECHNOLOGY 」(Edite
d by Sze, McGRAW HILL) pp335〜336 、「半導体ドライ
エッチング技術」（徳山編、産業図書）pp382 、「Sili
con Surface Damage Phenomena due to Ion Assisted P
rocessing 」(Proceedings of the EighthSymposium on
PLASMA PROCESSING(1990)) pp254〜284 は、プラズマ
中のイオン、ラジカル、フォトンなどの粒子による素子
の特性への悪影響について論じている。
【０００４】水素ダメージ：「Silicon Damage Cause
d by Hydrogen Containing Plasmas」(Proceedings of
the Third Symposium on PLASMA PROCESSING(1982)) pp
3 〜13は、プロセスガス中に含まれる水素原子がプラズ
マ処理中にミクロンオーダーで基板に侵入し、結晶欠陥
を誘発するなどの悪影響を与えることを指摘している。
【０００５】重金属コンタミネーション：「The Effe
ct of Chamber Configuration and Bias Voltage on Da
mage Induced in Si by Reactive Ion Etching」(Proce
edings of the Fourth Symposium on PLASMA PROCESSIN
G(1983)) pp84 〜92は、プロセスガスおよび真空処理室
の構成材料に起因する重金属がウエハ表面に付着した
り、ウエハ内部に侵入したりして素子の特性に悪影響を
及ぼすことを指摘している。
【０００６】チャージアップダメージ：「Influence
of Magnetic Field on the Gate Oxide Breakdown Phen
omenon during Reactive Ion Etching」(8th Internati
onal Symposium on PLASMA CHEMISTRY(1987-9)）pp979
は、プラズマ処理中にウエハの表面に電荷が蓄積してゲ
ート酸化膜などに電気的損傷を与えることを指摘してい
る。
【０００７】一方、このようなダメージの除去について
は、以下のような技術が提案されている。
【０００８】「Short Time Annealing of DRY-ETCHING
Damage」(Proceedings of the Fifth Symposium on PLA
SMA PROCESSING(1985)) pp579 〜586 は、短時間アニー
ルによるエッチングダメージの回復技術を開示してい
る。
【０００９】特開昭５３−５２５３２号公報は、シリコ
ン基板中の微小欠陥および積層欠陥の除去、ならびに酸
化膜／基板界面の界面準位の安定化に関し、各プロセス
毎に１０００℃程度の比較的高温領域で酸素アニール処
理または水蒸気アニール処理を行う技術を開示してい
る。
【００１０】特開昭５７−１１８６３５号公報および特
開昭５８−１３７２１８号公報は、デバイス形成前後に
４００℃程度の中温領域で長時間の水素アニール処理を
行う技術を開示している。
【００１１】特開昭５９−１４３３１８号公報は、２０
０℃程度に加熱したシリコン基板に水素ガスを含んだ雰
囲気中でＵＶ照射により水素を導入する技術、ならびに
シリコン基板を水素プラズマ中に設置し、常温〜５０℃
で処理する技術を開示している。
【００１２】特開昭６１−３５５２５号公報は、シリコ
ン基板を水素雰囲気中に設置し、８００〜１０００℃で
処理する技術を開示している。
【００１３】特開平３−１２０７２５号公報は、シリコ
ン基板上の多結晶／非晶質シリコン膜を２５０〜５００
℃で処理する技術を開示している。
【００１４】特開平４−３５５９２４号公報は、スパッ
タリング法で堆積した酸化膜を水素雰囲気中で改質する
技術を開示している。
【００１５】
【発明が解決しようとする課題】前述したダメージの除
去技術は、トランジスタのベース／エミッタ層の厚さが
0.２μｍ程度以上と比較的厚く、集積度がさほど密でな
い場合には簡便、かつ有効な手段である。しかし、素子
の集積度が増大し、デバイス構造が三次元化してくる
と、シリコン基板やその上に堆積した薄膜に大きな応力
が発生すると共に、この応力が局部的に集中するように
なる。そして、この応力に沿って発生する欠陥は、プロ
セスを経るにつれて除去することが困難となる。
【００１６】また、ベース／エミッタ層などの拡散層
は、デバイスの高速化につれて薄膜化される傾向にあ
る。拡散層の薄膜化によるデバイス特性のばらつきを回
避するためには、拡散層中の不純物を移動させるような
高温の熱処理工程をできるだけ削減し、サーマルバジェ
ットを抑制する必要がある。
【００１７】これらの状況を総合すると、今後の超ＬＳ
Ｉの製造プロセスにおいては、シリコン基板や薄膜がダ
メージを受けるプロセス毎に、拡散層中の不純物を移動
させない比較的低温の熱処理条件でダメージを除去する
必要がある。また、デバイス構造の複雑化に対応するた
めには、ダメージの除去をできるだけ短時間で行う必要
がある。
【００１８】本発明の目的は、プラズマエッチングやイ
オン注入によって生じた半導体基板のダメージを有効に
回復することのできる技術を提供することにある。
【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００２１】(1).請求項１記載の半導体製造方法は、半
導体ウエハに低ダメージで水素を導入する工程と、前記
半導体ウエハに導入された水素を比較的低温で脱離させ
る工程とを連続して行う。
【００２２】(2).請求項２記載の半導体製造方法は、前
記半導体ウエハに水素を導入する方法が、プラズマ中の
水素ラジカルを室温下、ダウンストリーム方式により前
記半導体ウエハに供給することである。
【００２３】(3).請求項３記載の半導体製造方法は、前
記プラズマ中に水素ラジカルを形成する方法が、炭化水
素ガスとその分解を促進する酸素ガスとを含む混合ガス
を用いることである。
【００２４】(4).請求項４記載の半導体製造方法は、前
記半導体ウエハに導入された水素を脱離させる方法が、
２００〜５００℃の温度領域の不活性ガス雰囲気中で前
記半導体ウエハを熱処理することである。
【００２５】(5).請求項５記載の半導体製造方法は、前
記半導体ウエハに導入された水素を脱離させる方法が、
２００〜５００℃の温度領域の真空中で前記半導体ウエ
ハを熱処理することである。
【００２６】(6).請求項６記載の半導体製造方法は、前
記半導体ウエハに導入された水素を脱離させる際、前記
半導体ウエハに紫外光を照射して水素の脱離を促進させ
る。
【００２７】(7).請求項７記載の半導体製造方法は、加
速された不純物イオンを半導体ウエハに注入するイオン
注入工程と、前記半導体ウエハに低ダメージで水素を導
入する工程と、前記半導体ウエハに導入された水素を比
較的低温で脱離させる工程とを連続して行う。
【００２８】(8).請求項８記載の半導体製造方法は、前
記イオン注入工程の後、半導体ウエハをウエット洗浄
し、プロセス中に付着する汚染物質を除去する。
【００２９】(9).請求項９記載の半導体製造方法は、前
記イオン注入工程でフォトレジストマスクを使用する場
合は、イオン注入工程の後、ダウンストリーム方式のプ
ラズマアッシングにより前記フォトレジストマスクを除
去する。
【００３０】(10). 請求項１０記載の半導体製造方法
は、水素を含むプロセスガスを用いたプラズマエッチン
グ工程と、前記工程で半導体ウエハに導入された水素を
比較的低温で脱離させる工程とを連続して行う。
【００３１】(11). 請求項１１記載の半導体製造方法
は、前記プラズマエッチング工程の後、前記半導体ウエ
ハをウエット洗浄し、プロセス中に付着する汚染物質を
除去する。
【００３２】(12). 請求項１２記載の発明は、前記プラ
ズマエッチング工程でフォトレジストマスクを使用する
場合は、プラズマエッチング工程の後、ダウンストリー
ム方式のプラズマアッシングにより前記フォトレジスト
マスクを除去する。
【００３３】(13). 請求項１３記載の半導体製造方法
は、水素を含まないプロセスガスを用いたプラズマエッ
チング工程と、半導体ウエハに低ダメージで水素を導入
する工程と、前記半導体ウエハに導入された水素を比較
的低温で脱離させる工程とを連続して行う。
【００３４】(14). 請求項１４記載の半導体製造装置
は、半導体ウエハに低ダメージで水素を導入する水素導
入チャンバと、前記半導体ウエハに導入された水素を比
較的低温で脱離させる水素脱離チャンバとを備えてい
る。
【００３５】(15). 請求項１５記載の半導体製造装置
は、前記水素導入チャンバが、プラズマ形成手段と、プ
ラズマ中のラジカル種をダウンストリーム方式で半導体
ウエハに供給する手段とを備えている。
【００３６】(16). 請求項１６記載の半導体製造装置
は、前記水素脱離チャンバが、２００〜５００℃の温度
領域で半導体ウエハを加熱する手段を備えている。
【００３７】(17). 請求項１７記載の半導体製造装置
は、イオン注入装置の後段に、半導体ウエハに低ダメー
ジで水素を導入する水素導入チャンバと、前記半導体ウ
エハに導入された水素を比較的低温で脱離させる水素脱
離チャンバとを備えている。
【００３８】(18). 請求項１８記載の半導体製造装置
は、プラズマエッチング装置の後段に、半導体ウエハに
低ダメージで水素を導入する水素導入チャンバと、前記
半導体ウエハに導入された水素を比較的低温で脱離させ
る水素脱離チャンバとを備えている。
【００３９】(19). 請求項１９記載の半導体製造装置
は、前記水素脱離チャンバの前段に、半導体ウエハをウ
エット洗浄する手段を備えている。
【００４０】(20). 請求項２０記載の半導体製造装置
は、前記水素脱離チャンバの前段に、ダウンストリーム
方式のプラズマアッシング装置を備えている。
【００４１】
【作用】水素を含むプロセスガスを用いて酸化シリコン
膜などをプラズマエッチングする工程では、１００〜１
０００ｅＶ程度の高エネルギーで加速されたイオンによ
るエッチングが進行する。このとき、加速されたイオン
は、必要な箇所の酸化シリコン膜を除去した後、シリコ
ン基板にも侵入し、前述した種々のダメージを引き起こ
す。
【００４２】これらのダメージは、加速イオンの衝撃
によるシリコン基板表面の非晶質化、加速イオンによ
りスパッタされた処理室材料がシリコン基板表面に再付
着／熱拡散することにより生じるコンタミネーション、
プロセスガス中に含まれる水素原子が活性化されてシ
リコン基板中に深く侵入し、基板内で集合することによ
り生じる欠陥、に大別することができる。
【００４３】本発明では、まず上記プラズマエッチング
がフォトレジストマスクを使って行われた場合は、この
フォトレジストマスクをダウンストリーム方式のプラズ
マアッシングで除去し、さらに素子特性に悪影響を与え
る汚染物質が付着している場合は、この汚染物質を酸ま
たはアルカリ系の洗浄液で除去した後、２００〜５００
℃の比較的低温領域の真空または不活性ガス雰囲気中で
シリコン基板をアニールし、基板に侵入した水素を脱離
させる。
【００４４】また、水素を含まないプロセスガスを用い
たプラズマエッチング工程やイオン注入工程で生じたダ
メージに対しては、まず、水素を含むプロセスガスをプ
ラズマ分解し、そのアフターグロー／ダウンストリーム
中にシリコン基板を室温で設置して基板中に水素を供給
する。
【００４５】従来、シリコン基板に水素を供給する方法
として、水素ガス雰囲気中で基板をアニールする方法が
知られているが、この方法では５００℃程度の温度条件
で行う必要がある。これに対して、水素のプラズマ分解
で得られる水素ラジカルの場合は、室温で充分に基板に
侵入することができる。
【００４６】室温で水素を供給した場合は、処理後の基
板温度が低いので、水素が基板から脱離し難い。従っ
て、基板中の水素含有量を高精度に制御することができ
る。また、基板に侵入した水素は、基板中で集合して微
小な点欠陥を生成する。このままの状態では、シリコン
基板の結晶性は損なわれ、キャリアの寿命も短い。
【００４７】次に、前記と同様、プラズマエッチングや
イオン注入がフォトレジストマスクを使って行われた場
合は、このフォトレジストマスクをダウンストリーム方
式のプラズマアッシングで除去し、さらに素子特性に悪
影響を与える汚染物質が付着している場合は、この汚染
物質を酸またはアルカリ系の洗浄液で除去した後、２０
０〜５００℃の比較的低温領域の真空または不活性ガス
雰囲気中でシリコン基板をアニールし、基板に侵入した
水素を脱離させる。
【００４８】この処理を行うと、まず１００〜２００℃
程度の比較的低温領域から、基板中の水素が活性化され
て移動することにより、結晶性の回復や界面準位の回復
が起こり始める。この低温アニールをさらに継続する
と、基板中の水素が完全に脱離すると共に、水素供給以
前から基板中に存在した欠陥も回復し、その結果、キャ
リアの寿命も充分長くなる。
【００４９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００５０】（実施例１）図１は、本発明の一実施例で
ある半導体製造装置の全体構成図である。
【００５１】この製造装置は、半導体ウエハを一枚ずつ
処理する枚葉式の装置であって、図１に示すように、ロ
ードカセット１０１、アンロードカセット１０２、水素
導入チャンバ１０３、水素脱離チャンバ１０４、ウエハ
搬送用のロボットアーム１０５，１０６，１０７、水素
の導入量と脱離量とを非接触でモニタするＣＶ測定器１
０８を備えている。上記水素脱離チャンバ１０４には、
半導体ウエハから脱離した水素の量をモニタする質量分
析器１０９が設けられている。
【００５２】図２は、上記水素導入チャンバ１０３の全
体構成図である。水素導入チャンバ１０３は、チャンバ
内に導入されるプロセスガスの流量を調整するガス流量
調整機構１１０、チャンバ内に導入されたプロセスガス
および大気を排気してチャンバ内を減圧状態にする排気
機構１１１、チャンバ内の気圧を最適値に保持する圧力
調整機構１１２、チャンバ内の気圧をモニタする圧力モ
ニタ１１３、チャンバ内にプラズマを形成するための高
周波電力を供給する高周波電源１１４、同調回路１１
５、高周波電極１１６、接地電極１１７、半導体ウエハ
１２２を載置する電極１１８、この電極１１８の温度を
調整する循環温調機構１１９、半導体ウエハ１２２の温
度をモニタする温度モニタ１２０およびチャンバの壁面
を構成する石英ベルジャ１２１を備えている。
【００５３】上記製造装置は、プラズマによる半導体ウ
エハ１２２のダメージを低減するために、プラズマの下
流に電極１１８を配置するダウンストリーム方式を採用
している。すなわち、この装置のチャンバ内にプロセス
ガスが導入されると、高周波電極１１６と接地電極１１
７とによってプロセスガスが励起されて電極１１８の上
方の領域でプラズマが生成し、高寿命のラジカルのみが
半導体ウエハ１２２の表面にダウンフローされる。
【００５４】図３は、前記水素脱離チャンバ１０４の全
体構成図である。水素脱離チャンバ１０４は、チャンバ
内に導入されるプロセスガスの流量を調整するガス流量
調整機構１３０、チャンバ内に導入されたプロセスガス
および大気を排気してチャンバ内を減圧状態にする排気
機構１３１、チャンバ内の気圧を最適値に保持する圧力
調整機構１３２、チャンバ内の気圧をモニタする圧力モ
ニタ１３３、半導体ウエハ１２２を載置するステージ１
３４、このステージ１３４を加熱するヒータ１３５、こ
のヒータ１３５の温度を調整するヒータ制御機構１３
６、半導体ウエハ１２２の温度をモニタする温度モニタ
１３７、半導体ウエハ１２２から脱離した水素の量をモ
ニタする質量分析器１０９およびチャンバの壁面を構成
する石英ベルジャ１３８を備えている。石英ベルジャ１
３８の上端に設けられた石英窓１３９の上方には、半導
体ウエハ１２２から効率的に水素を脱離させるためのＵ
Ｖランプ１４０が設けられている。
【００５５】図４は、上述した本実施例の製造装置をイ
オン注入装置の後段に接続した装置構成の一例である。
【００５６】この装置は、イオン注入装置１５０、ウエ
ハ移送室１５１、イオン注入のマスクに用いたフォトレ
ジストを除去するためのアッシング室１５２、ウエハの
表面に付着した重金属などの汚染物質を除去するための
ウエット洗浄／乾燥室１５３、水素導入チャンバ１０
３、水素脱離チャンバ１０４およびアンロードカセット
室１５４を備えている。イオン注入装置１５０は、周知
の構造のものを使用し、アッシング室１５２は、ダウン
ストリーム方式のプラズマアッシング装置を備えてい
る。
【００５７】次に、この装置を用いた半導体ウエハのダ
メージ回復方法を説明する。
【００５８】まず、図５に示すような半導体ウエハ１２
２を用意する。この半導体ウエハ１２２はｐ型のシリコ
ン単結晶からなり、その表面には選択酸化(LOCOS) 法で
形成したフィールド絶縁膜２００およびイオン注入のマ
スクとなるフォトレジスト２０１が形成されている。
【００５９】次に、この半導体ウエハ１２２を前記イオ
ン注入装置１５０に搬送して常法により不純物イオンを
注入する。ここでは、一例として不純物イオン種にリン
（Ｐ）を用い、注入エネルギーは６０ｅＶ、ドーズ量は
１×１０14/cm2とする。図６に示すように、この高エネ
ルギーのイオン注入により、半導体ウエハ１２２には、
表面から順に非晶質層２０２、結晶欠陥発生層２０３お
よび不純物イオン層２０４が形成される。そのため、こ
のままの状態で不純物を拡散させると、拡散距離に非晶
質層依存性、結晶欠陥発生層依存性が生じ、拡散制御性
が損なわれる。なお、これら非晶質層２０２、結晶欠陥
発生層２０３および不純物イオン層２０４は、半導体ウ
エハ１２２の内部で明確に分離されているわけではな
く、一部が互いに重なり合った状態になっている。
【００６０】次に、この半導体ウエハ１２２をアッシン
グ室１５２に搬送してフォトレジスト２０２を除去し、
次いでウエット洗浄／乾燥室１５３に搬送し、半導体ウ
エハ１２２の表面に付着した重金属などの汚染物質を酸
またはアルカリ洗浄液で除去した後、水素導入チャンバ
１０３に搬送する。
【００６１】そして、電極１１８上に半導体ウエハ１２
２を載置した状態で、まず排気機構１１１によりチャン
バ内をいったん１mTorr 程度まで減圧した後、ガス流量
調整機構１１０および圧力調整機構１１２を使ってチャ
ンバ内に所定圧のプロセスガスを導入する。次に、高周
波電源１１４で生成した高周波電力を同調回路１１５を
通じて高周波電極１１６に供給すると、高周波電極１１
６と接地電極１１７との間でプロセスガスが励起されて
プラズマが生成し、高寿命の水素ラジカルのみが半導体
ウエハ１２２の表面に輸送され、低ダメージで半導体ウ
エハ１２２に導入される。このとき、半導体ウエハ１２
２は、循環温調機構１１９、温度モニタ１２０により所
定の温度に維持される。
【００６２】本実施例では、この水素導入処理を以下の
条件で行う。
【００６３】プロセスガス： ＣＨＦ3 ＋Ｏ2 ガス流量： ＣＨＦ3 ＝２０sccm、Ｏ2 ＝４００sccm 処理圧力： 1.５ Torr ＲＦ周波数： １3.５６ MHz ＲＦ電力： ４００Ｗ 電極温度： ２５℃ 処理時間： ５分 上記の水素導入処理が完了した後、ガス流量調整機構１
１０を通じてチャンバ内にＮ2 ガスのようなパージガス
を導入する。このパージガスは、チャンバ内が大気圧と
同等になるまで導入する。
【００６４】次に、半導体ウエハ１２２をＣＶ測定器１
０８に搬送して導入された水素の量を測定した後、水素
脱離チャンバ１０４に搬送する。そして、ステージ１３
４上に半導体ウエハ１２２を載置した状態で、まず排気
機構１３１によりチャンバ内をいったん0.１Torr程度ま
で減圧した後、ガス流量調整機構１３０および圧力調整
機構１３２を使ってチャンバ内に所定圧の不活性ガスを
導入する。このとき、ヒータ制御機構１３６および温度
モニタ１３７により制御された電力をヒータ１３５に供
給し、半導体ウエハ１２２を所定の温度に維持して水素
を脱離させる。水素の脱離速度が遅い場合は、ＵＶラン
プ１４０の光を石英窓１３９を通じて半導体ウエハ１２
２の表面に供給することにより、水素の脱離を促進させ
ることができる。半導体ウエハ１２２から脱離した水素
は、質量分析器１０９によってその量が測定される。
【００６５】本実施例では、この水素脱離処理を以下の
条件で行う。
【００６６】不活性ガス： Ｎ2 ガス流量： １００sccm 処理圧力： １０ Torr ステージ温度： ３００℃ 処理時間： ５分 上記の水素脱離処理が完了した後、ガス流量調整機構１
３０を通じてチャンバ内に大気圧と同等圧のパージガス
を導入する。ダメージが回復した半導体ウエハ１２２
は、いったんアンロードカセット室１５４に収容された
後、不純物の拡散工程へと搬送される。図７は、上記水
素導入／脱離処理によってダメージが回復し、理想的な
拡散層２０５が形成された半導体ウエハ１２２の断面図
である。
【００６７】（実施例２）図８は、前記図１〜図３に示
す製造装置とドライエッチング装置とを組み合わせた装
置構成の一例である。
【００６８】この装置は、バッファ室１６０の周囲に酸
化シリコン膜加工用のプラズマエッチング室１６１、エ
ッチングのマスクに用いたフォトレジストを除去するた
めのアッシング室１６２、ウエハの表面に付着した汚染
物質を除去するためのウエット洗浄／乾燥室１６３、水
素脱離チャンバ１０４、ロードカセット室１６４および
アンロードカセット室１６５を配置している。半導体ウ
エハは、バッファ室１６０のウエハハンドリングアーム
機構１６６を通じて各室に搬送される。プラズマエッチ
ング室１６１には、周知の構造のマイクロ（μ）波プラ
ズマエッチング装置、μ波ＥＣＲプラズマエッチング装
置などが設置される。
【００６９】通常、ドライエッチング工程では水素を含
んだガスをプロセスガスに用いるので、半導体ウエハに
はドライエッチング時に水素が導入される。従って、本
実施例の装置には、水素導入チャンバは不要であるが、
水素を含まないプロセスガスを使用してエッチングを行
う場合は、水素脱離チャンバ１０４の前段に水素導入チ
ャンバを設けてもよい。
【００７０】次に、この装置を用いた本実施例のダメー
ジ回復方法を説明する。
【００７１】まず、図９に示すような半導体ウエハ１２
２を用意する。この半導体ウエハ１２２の主面には、Ｍ
ＩＳＦＥＴのゲート電極２０６が形成されている。この
ＭＩＳＦＥＴは、例えばＤＲＡＭのメモリセル選択用Ｍ
ＩＳＦＥＴである。なお、図中の符号２００はフィール
ド絶縁膜、２０５は拡散層、２０７は酸化シリコン膜で
ある。
【００７２】上記ゲート電極２０６は、半導体ウエハ１
２２上にＣＶＤ法で堆積した多結晶シリコン膜をエッチ
ングして形成する。このエッチングは、一例として以下
の条件で行う。
【００７３】エッチングモード： μ波ＥＣＲ方式 プロセスガス： Ｃｌ2 ＋Ｏ2 ガス流量： Ｃｌ2 ＝４０sccm、Ｏ2 ＝４sccm 処理圧力： ５ mTorr μ波： 1.０ｋＷ ＲＦ(2MHz)： １０〜２０Ｗ 温度： −５０℃ 次に、図１０に示すように、半導体ウエハ１２２上にＣ
ＶＤ法で酸化シリコン膜２０８を堆積した後、この半導
体ウエハ１２２を本実施例の装置のプラズマエッチング
室１６１に搬送し、図１１に示すように、酸化シリコン
膜２０８を異方性エッチングしてゲート電極２０６の側
壁にサイドウォールスペーサ２０８Ａを形成する。
【００７４】本実施例では、上記酸化シリコン膜２０８
の異方性エッチングを以下の条件で行う。
【００７５】エッチングモード： ＲＩＥ（反応性イオ
ンエッチング）方式 プロセスガス： ＣＨＦ3 ＋Ａｒ ガス流量： ＣＨＦ3 ＝５０sccm、Ａｒ＝１００sccm 処理圧力： ５ mTorr ＲＦ(13.56MHz)： ５００Ｗ 温度： ２０℃ このエッチングにより、拡散層２０５には、図１１に示
すようなエッチングダメージ層２０９が生じる。このエ
ッチングダメージ層２０９は、リーク不良などを引き起
こす原因となる。
【００７６】次に、この半導体ウエハ１２２をウエット
洗浄／乾燥室１６３に搬送して表面に付着した汚染物質
を除去した後、水素脱離チャンバ１０４に搬送し、前記
実施例１で述べた方法に従い、水素脱離処理を行う。図
１２は、この水素脱離処理によってダメージが回復した
半導体ウエハ１２２の断面図である。
【００７７】次に、図１３に示すように、半導体ウエハ
１２２上にＣＶＤ法で堆積した多結晶シリコン膜をエッ
チングしてメモリセルの蓄積電極２１０を形成した後、
この蓄積電極２１０上にＣＶＤ法で酸化シリコン膜２１
１を堆積する。次に、図１４に示すように、酸化シリコ
ン膜２１１上に層間絶縁膜２１２を形成する。この層間
絶縁膜２１２は、ＣＶＤ法で堆積した酸化シリコン膜で
構成される。
【００７８】次に、上記層間絶縁膜２１２上にエッチン
グのマスクとなるフォトレジスト２１３を形成した後、
半導体ウエハ１２２を本実施例の装置のプラズマエッチ
ング室１６１に搬送し、図１５に示すように、層間絶縁
膜２１２をエッチングして拡散層２０５に達するコンタ
クトホール２１４を形成する。
【００７９】本実施例では、上記層間絶縁膜２１２のエ
ッチングを以下の条件で行う。
【００８０】エッチングモード： μ波ＥＣＲ方式 プロセスガス： ＣＨＦ3 ＋ＣＨ2 Ｆ2 ガス流量： ＣＨＦ3 ＝２５sccm、ＣＨ2 Ｆ2 ＝２５sc
cm 処理圧力： ２ mTorr μ波（2.45G)： 1.０ｋＷ ＲＦ(800kHz)： ３００Ｗ 温度： ０℃ このエッチングにより、拡散層２０５には、図１５に示
すようなエッチングダメージ２１５層が生じる。
【００８１】次に、この半導体ウエハ１２２をアッシン
グ室１６２に搬送してフォトレジスト２１３を除去し、
次いでウエット洗浄／乾燥室１６３に搬送して表面に付
着した汚染物質を除去した後、水素脱離チャンバ１０４
に搬送し、前述した方法に従い、水素脱離処理を行う。
図１６は、この水素脱離処理によってダメージが回復し
た半導体ウエハ１２２の断面図である。
【００８２】次に、本実施例のダメージ回復方法をバイ
ポーラトランジスタの製造プロセスに適用した例を説明
する。
【００８３】まず、図１７に示すように、半導体ウエハ
１２２の主面にバイポーラトランジスタのコレクタ領域
を構成する埋込み拡散層２１６およびエピタキシャル層
２１７を形成した後、エピタキシャル層２１７の一部に
コレクタ取出し用拡散層２１８を形成する。
【００８４】次に、図１８に示すように、半導体ウエハ
１２２上にＣＶＤ法で堆積した多結晶シリコン膜および
酸化シリコン膜２１９をパターニングしてベース引出し
電極２２０を形成した後、エピタキシャル層２１７の一
部に不純物（例えばＰ）をイオン注入し、この不純物を
拡散させてバイポーラトランジスタのベース領域２２１
を形成する。このとき、ベース引出し電極２２０を構成
する多結晶シリコン膜中の不純物もベース領域２２１の
一部に拡散する。
【００８５】次に、図１９に示すように、半導体ウエハ
１２２上にＣＶＤ法で酸化シリコン膜２２２を堆積した
後、この半導体ウエハ１２２を本実施例の装置のプラズ
マエッチング室１６１に搬送して酸化シリコン膜２２２
を異方性エッチングし、図２０に示すように、ベース引
出し電極２２０および酸化シリコン膜２１９の側壁にサ
イドウォールスペーサ２２２Ａを形成する。酸化シリコ
ン膜２２２のエッチング方法および条件は、前述したゲ
ート電極２０６の側壁にサイドウォールスペーサ（２０
８Ａ）を形成する時と同じである。このエッチングによ
り、ベース領域２２１には、図２０に示すようなエッチ
ングダメージ層２２３が生じる。
【００８６】次に、この半導体ウエハ１２２をウエット
洗浄／乾燥室１６３に搬送して表面に付着した汚染物質
を除去した後、水素脱離チャンバ１０４に搬送し、前述
した方法に従い、水素脱離処理を行う。図２１は、この
水素脱離処理によってダメージが回復した半導体ウエハ
１２２の断面図である。その後、図２２に示すように、
半導体ウエハ１２２上にＣＶＤ法で堆積した多結晶シリ
コン膜をエッチングしてエミッタ引出し電極２２４を形
成した後、この多結晶シリコン膜中の不純物をベース領
域２２１の表面に拡散させてエミッタ領域２２５を形成
することによりバイポーラトランジスタが完成する。
【００８７】次に、実施例１および実施例２で説明した
水素導入／脱離のプロセスを電気的な見地から説明す
る。
【００８８】図２３、図２４は、正常なシリコン基板に
水素が侵入したときのＣＶ特性の変化を示すグラフであ
る。各図の横軸は前記水素導入チャンバ内での処理時間
（秒）であり、図２３の縦軸は酸化シリコン膜中のチャ
ージ量、図２４の縦軸は酸化シリコン膜−シリコン基板
の界面準位である。処理時間が経過するにつれてチャー
ジ量、界面準位共増加し、ダメージ量、チャージ量が増
加していくことが分かる。なお、図中の矢印は、ドライ
エッチング処理後、ダメージが導入された段階でのダメ
ージ量（図２３）、チャージ量（図２４）である。
【００８９】次に、図２５、図２６は、上記のダメージ
を受けたシリコン基板を前記水素脱離チャンバで処理し
たときのＣＶ特性、Ｃｔ特性の変化を示すグラフであ
る。各図の横軸は水素脱離チャンバ内での処理時間
（秒）であり、図２５の縦軸は酸化シリコン膜−シリコ
ン基板の界面準位、図２６の縦軸は基板のライフタイム
である。処理温度の上昇と共にダメージが回復し、２０
０〜５００℃の温度領域に最適値のあることが分かる。
また、最適値における各値は、本発明の水素導入／脱離
を施さない未処理のシリコン基板での値（矢印で示す）
よりも良好になっていることが分かる。
【００９０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００９１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００９２】本発明によれば、半導体集積回路装置の製
造プロセスにおいて、半導体ウエハに低ダメージで水素
を導入する工程と、前記半導体ウエハに導入された水素
を比較的低温で脱離させる工程とを連続して行うことに
より、プラズマエッチングやイオン注入によって受けた
ダメージを有効に除去することができるので、半導体集
積回路装置の信頼性および製造歩留りを向上させること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体製造装置の全体
構成図である。
【図２】水素導入チャンバの全体構成図である。
【図３】水素脱離チャンバの全体構成図である。
【図４】本発明の半導体製造装置をイオン注入装置の後
段に接続した装置の一例の全体構成図である。
【図５】本発明の一実施例である半導体製造方法を示す
半導体ウエハの要部断面図である。
【図６】本発明の一実施例である半導体製造方法を示す
半導体ウエハの要部断面図である。
【図７】本発明の一実施例である半導体製造方法を示す
半導体ウエハの要部断面図である。
【図８】本発明の半導体製造装置とドライエッチング装
置とを組み合わせた装置の一例の全体構成図である。
【図９】本発明を適用したＤＲＡＭの製造方法の一実施
例を示す半導体ウエハの要部断面図である。
【図１０】本発明を適用したＤＲＡＭの製造方法の一実
施例を示す半導体ウエハの要部断面図である。
【図１１】本発明を適用したＤＲＡＭの製造方法の一実
施例を示す半導体ウエハの要部断面図である。
【図１２】本発明を適用したＤＲＡＭの製造方法の一実
施例を示す半導体ウエハの要部断面図である。
【図１３】本発明を適用したＤＲＡＭの製造方法の一実
施例を示す半導体ウエハの要部断面図である。
【図１４】本発明を適用したＤＲＡＭの製造方法の一実
施例を示す半導体ウエハの要部断面図である。
【図１５】本発明を適用したＤＲＡＭの製造方法の一実
施例を示す半導体ウエハの要部断面図である。
【図１６】本発明を適用したＤＲＡＭの製造方法の一実
施例を示す半導体ウエハの要部断面図である。
【図１７】本発明を適用したバイポーラトランジスタの
製造方法の一実施例を示す半導体ウエハの要部断面図で
ある。
【図１８】本発明を適用したバイポーラトランジスタの
製造方法の一実施例を示す半導体ウエハの要部断面図で
ある。
【図１９】本発明を適用したバイポーラトランジスタの
製造方法の一実施例を示す半導体ウエハの要部断面図で
ある。
【図２０】本発明を適用したバイポーラトランジスタの
製造方法の一実施例を示す半導体ウエハの要部断面図で
ある。
【図２１】本発明を適用したバイポーラトランジスタの
製造方法の一実施例を示す半導体ウエハの要部断面図で
ある。
【図２２】本発明を適用したバイポーラトランジスタの
製造方法の一実施例を示す半導体ウエハの要部断面図で
ある。
【図２３】正常なシリコン基板に水素が侵入したときの
ＣＶ特性（酸化シリコン膜中のチャージ量）の変化を示
すグラフである。
【図２４】正常なシリコン基板に水素が侵入したときの
ＣＶ特性（酸化シリコン膜−シリコン基板界面準位）の
変化を示すグラフである。
【図２５】ダメージを受けたシリコン基板を水素脱離チ
ャンバで処理したときのＣＶ特性の変化を示すグラフで
ある。
【図２６】ダメージを受けたシリコン基板を水素脱離チ
ャンバで処理したときのＣｔ特性の変化を示すグラフで
ある。
【符号の説明】
１０１ ロードカセット １０２ アンロードカセット １０３ 水素導入チャンバ １０４ 水素脱離チャンバ １０５ ロボットアーム １０６ ロボットアーム １０７ ロボットアーム １０８ ＣＶ測定器 １０９ 質量分析器 １１０ ガス流量調整機構 １１１ 排気機構 １１２ 圧力調整機構 １１３ 圧力モニタ １１４ 高周波電源 １１５ 同調回路 １１６ 高周波電極 １１７ 接地電極 １１８ 電極 １１９ 循環温調機構 １２０ 温度モニタ １２１ 石英ベルジャ １２２ 半導体ウエハ １３０ ガス流量調整機構 １３１ 排気機構 １３２ 圧力調整機構 １３３ 圧力モニタ １３４ ステージ １３５ ヒータ １３６ ヒータ制御機構 １３７ 温度モニタ １３８ 石英ベルジャ １３９ 石英窓 １４０ ＵＶランプ １５０ イオン注入装置 １５１ ウエハ移送室 １５２ アッシング室 １５３ ウエット洗浄／乾燥室 １５４ アンロードカセット室 １６０ バッファ室 １６１ プラズマエッチング室 １６２ アッシング室 １６３ ウエット洗浄／乾燥室 １６４ ロードカセット室 １６５ アンロードカセット室 １６６ ウエハハンドリングアーム機構 ２００フィールド絶縁膜 ２０１ フォトレジスト ２０２ 非晶質層 ２０３ 結晶欠陥発生層 ２０４ 不純物イオン層 ２０５ 拡散層 ２０６ ゲート電極 ２０７ 酸化シリコン膜 ２０８ 酸化シリコン膜 ２０８Ａ サイドウォールスペーサ ２０９ エッチングダメージ層 ２１０ 蓄積電極 ２１１ 酸化シリコン膜 ２１２ 層間絶縁膜 ２１３ フォトレジスト ２１４ コンタクトホール ２１５ エッチングダメージ層 ２１６ 埋込み拡散層 ２１７ エピタキシャル層 ２１８ コレクタ取出し用拡散層 ２１９ 酸化シリコン膜 ２２０ ベース引出し電極 ２２１ ベース領域 ２２２ 酸化シリコン膜 ２２２Ａ サイドウォールスペーサ ２２３ エッチングダメージ層 ２２４ エミッタ引出し電極 ２２５ エミッタ領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/306 21/3065 Ｈ０１Ｌ 21/302 Ｎ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウエハに低ダメージで水素を導入
    する工程と、前記半導体ウエハに導入された水素を比較
    的低温で脱離させる工程とを連続して行うことを特徴と
    する半導体集積回路装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記半導体ウエハに水素を導入する方
    法は、プラズマ中の水素ラジカルを室温下、ダウンスト
    リーム方式により前記半導体ウエハに供給することであ
    る半導体集積回路装置の製造方法。
  3. 【請求項３】 請求項２記載の半導体集積回路装置の製
    造方法であって、炭化水素ガスとその分解を促進する酸
    素ガスとを含む混合ガスを用いてプラズマ中に水素ラジ
    カルを形成することを特徴とする半導体集積回路装置の
    製造方法。
  4. 【請求項４】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記半導体ウエハに導入された水素を
    脱離させる方法は、２００〜５００℃の温度領域の不活
    性ガス雰囲気中で前記半導体ウエハを熱処理することで
    ある半導体集積回路装置の製造方法。
  5. 【請求項５】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記半導体ウエハに導入された水素を
    脱離させる方法は、２００〜５００℃の温度領域の真空
    中で前記半導体ウエハを熱処理することである半導体集
    積回路装置の製造方法。
  6. 【請求項６】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記半導体ウエハに導入された水素を
    脱離させる際、前記半導体ウエハに紫外光を照射して前
    記水素の脱離を促進させることを特徴とする半導体集積
    回路装置の製造方法。
  7. 【請求項７】 加速された不純物イオンを半導体ウエハ
    に注入するイオン注入工程と、前記半導体ウエハに低ダ
    メージで水素を導入する工程と、前記半導体ウエハに導
    入された水素を比較的低温で脱離させる工程とを連続し
    て行うことを特徴とする半導体集積回路装置の製造方
    法。
  8. 【請求項８】 請求項７記載の半導体集積回路装置の製
    造方法であって、前記イオン注入工程の後、半導体ウエ
    ハをウエット洗浄することを特徴とする半導体集積回路
    装置の製造方法。
  9. 【請求項９】 請求項７記載の半導体集積回路装置の製
    造方法であって、前記イオン注入工程でフォトレジスト
    マスクを使用する場合は、前記イオン注入工程の後、ダ
    ウンストリーム方式のプラズマアッシングにより前記フ
    ォトレジストマスクを除去することを特徴とする半導体
    集積回路装置の製造方法。
  10. 【請求項１０】 水素を含むプロセスガスを用いたプラ
    ズマエッチング工程と、前記工程で半導体ウエハに導入
    された水素を比較的低温で脱離させる工程とを連続して
    行うことを特徴とする半導体集積回路装置の製造方法。
  11. 【請求項１１】 請求項１０記載の半導体集積回路装置
    の製造方法であって、前記プラズマエッチング工程の
    後、前記半導体ウエハをウエット洗浄することを特徴と
    する半導体集積回路装置の製造方法。
  12. 【請求項１２】 請求項１０記載の半導体集積回路装置
    の製造方法であって、前記プラズマエッチング工程でフ
    ォトレジストマスクを使用する場合は、前記プラズマエ
    ッチング工程の後、ダウンストリーム方式のプラズマア
    ッシングにより前記フォトレジストマスクを除去するこ
    とを特徴とする半導体集積回路装置の製造方法。
  13. 【請求項１３】 水素を含まないプロセスガスを用いた
    プラズマエッチング工程と、半導体ウエハに低ダメージ
    で水素を導入する工程と、前記半導体ウエハに導入され
    た水素を比較的低温で脱離させる工程とを連続して行う
    ことを特徴とする半導体集積回路装置の製造方法。
  14. 【請求項１４】 半導体ウエハに低ダメージで水素を導
    入する水素導入チャンバと、前記半導体ウエハに導入さ
    れた水素を比較的低温で脱離させる水素脱離チャンバと
    を備えたことを特徴とする半導体集積回路装置の製造装
    置。
  15. 【請求項１５】 請求項１４記載の半導体集積回路装置
    の製造装置であって、前記水素導入チャンバは、プラズ
    マ形成手段と、プラズマ中のラジカル種をダウンストリ
    ーム方式で半導体ウエハに供給する手段とを備えている
    ことを特徴とする半導体集積回路装置の製造装置。
  16. 【請求項１６】 請求項１４記載の半導体集積回路装置
    の製造装置であって、前記水素脱離チャンバは、２００
    〜５００℃の温度領域で半導体ウエハを加熱する手段を
    備えていることを特徴とする半導体集積回路装置の製造
    装置。
  17. 【請求項１７】 請求項１４記載の半導体集積回路装置
    の製造装置であってイオン注入装置の後段に前記水素導
    入チャンバと前記水素脱離チャンバとを備えたことを特
    徴とする半導体集積回路装置の製造装置。
  18. 【請求項１８】 請求項１４記載の半導体集積回路装置
    の製造装置であって、プラズマエッチング装置の後段に
    前記水素導入チャンバと前記水素脱離チャンバとを備え
    たことを特徴とする半導体集積回路装置の製造装置。
  19. 【請求項１９】 請求項１４記載の半導体集積回路装置
    の製造装置であって、前記水素脱離チャンバの前段に半
    導体ウエハをウエット洗浄する手段を備えたことを特徴
    とする半導体集積回路装置の製造装置。
  20. 【請求項２０】 請求項１４記載の半導体集積回路装置
    の製造装置であって、前記水素脱離チャンバの前段にダ
    ウンストリーム方式のプラズマアッシング装置を備えた
    ことを特徴とする半導体集積回路装置の製造装置。
JP5300397A 1993-11-30 1993-11-30 半導体集積回路装置の製造方法および製造装置 Pending JPH07153769A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5300397A JPH07153769A (ja) 1993-11-30 1993-11-30 半導体集積回路装置の製造方法および製造装置
TW083110586A TW269738B (ja) 1993-11-30 1994-11-15
KR1019940031084A KR950015652A (ko) 1993-11-30 1994-11-24 반도체 집적회로장치의 제조방법 및 제조장치
US08/348,108 US5543336A (en) 1993-11-30 1994-11-25 Removing damage caused by plasma etching and high energy implantation using hydrogen
CN94119855A CN1107254A (zh) 1993-11-30 1994-11-29 制造半导体集成电路的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5300397A JPH07153769A (ja) 1993-11-30 1993-11-30 半導体集積回路装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPH07153769A true JPH07153769A (ja) 1995-06-16

Family

ID=17884301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5300397A Pending JPH07153769A (ja) 1993-11-30 1993-11-30 半導体集積回路装置の製造方法および製造装置

Country Status (5)

Country Link
US (1) US5543336A (ja)
JP (1) JPH07153769A (ja)
KR (1) KR950015652A (ja)
CN (1) CN1107254A (ja)
TW (1) TW269738B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976919A (en) * 1994-06-10 1999-11-02 Matsushita Electric Industrial Co., Ltd. Apparatus and method of manufacturing semiconductor element
JP2978746B2 (ja) * 1995-10-31 1999-11-15 日本電気株式会社 半導体装置の製造方法
US6489219B1 (en) * 1995-11-09 2002-12-03 Micron Technology, Inc. Method of alloying a semiconductor device
JP3865145B2 (ja) * 1996-01-26 2007-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6222228B1 (en) * 1997-06-19 2001-04-24 Texas Instruments Incorporated Method for reducing gate oxide damage caused by charging
JP3998765B2 (ja) * 1997-09-04 2007-10-31 シャープ株式会社 多結晶半導体層の製造方法及び半導体装置の評価方法
US6165375A (en) 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
CN100561687C (zh) * 2001-12-26 2009-11-18 东京毅力科创株式会社 衬底处理方法及半导体装置的制造方法
US6667243B1 (en) * 2002-08-16 2003-12-23 Advanced Micro Devices, Inc. Etch damage repair with thermal annealing
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
JP2009040394A (ja) * 2007-07-19 2009-02-26 Yamaha Motor Co Ltd 鞍乗型車両
US7659184B2 (en) * 2008-02-25 2010-02-09 Applied Materials, Inc. Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
US20130023097A1 (en) * 2011-07-14 2013-01-24 Purtell Robert J U-mos trench profile optimization and etch damage removal using microwaves
KR102085388B1 (ko) * 2012-03-31 2020-03-05 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
CN107346729A (zh) * 2016-05-04 2017-11-14 北大方正集团有限公司 半导体器件的基底及其制作方法和半导体器件
WO2019065847A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 圧電基板の製造装置及び圧電基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
JPS5352532A (en) * 1976-10-25 1978-05-13 Yoshizawa Sekkai Kogyo Kk Method of manufacturing raw materials for portland cement clinker
FR2461359A1 (fr) * 1979-07-06 1981-01-30 Commissariat Energie Atomique Procede et appareil d'hydrogenation de dispositifs a semi-conducteurs
JPS57118635A (en) * 1981-01-16 1982-07-23 Matsushita Electronics Corp Manufacture of semiconductor device
JPS58137218A (ja) * 1982-02-09 1983-08-15 Nec Corp シリコン単結晶基板の処理方法
JPS59143318A (ja) * 1983-02-03 1984-08-16 Seiko Epson Corp 光アニ−ル法
JPS6135525A (ja) * 1984-07-27 1986-02-20 Seiko Epson Corp 半導体装置の製造方法
JPH0770524B2 (ja) * 1987-08-19 1995-07-31 富士通株式会社 半導体装置の製造方法
EP0419693A1 (de) * 1989-09-25 1991-04-03 Siemens Aktiengesellschaft Verfahren zur Passivierung von Kristalldefekten in poly-kristallinem Silizium-Material
JP2668459B2 (ja) * 1991-03-14 1997-10-27 株式会社半導体エネルギー研究所 絶縁膜作製方法

Also Published As

Publication number Publication date
KR950015652A (ko) 1995-06-17
TW269738B (ja) 1996-02-01
CN1107254A (zh) 1995-08-23
US5543336A (en) 1996-08-06

Similar Documents

Publication Publication Date Title
JPH07153769A (ja) 半導体集積回路装置の製造方法および製造装置
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
US7442623B2 (en) Method for manufacturing bonded substrate and bonded substrate manufactured by the method
US7682983B2 (en) Manufacturing method of electronic device with resist ashing
CN101490810A (zh) 光刻胶剥除室和在基片上蚀刻光刻胶的方法
JPH04226017A (ja) 低欠陥ポリシリコン集積回路の製造方法
US6268296B1 (en) Low temperature process for multiple voltage devices
JPH0629311A (ja) 半導体装置の製法
JP2856157B2 (ja) 半導体装置の製造方法
JP3997859B2 (ja) 半導体装置の製造方法および製造装置
US6551947B1 (en) Method of forming a high quality gate oxide at low temperatures
JPH0729879A (ja) 半導体装置の製造方法
KR100361195B1 (ko) 반도체 장치의 제조 방법
JP3362093B2 (ja) エッチングダメージの除去方法
JP4228424B2 (ja) 半導体装置の製造方法
JPS628512B2 (ja)
JPH1041241A (ja) 半導体装置の製造方法
CN111276399A (zh) 焊盘结晶缺陷的返工方法及半导体器件
JP3260165B2 (ja) 薄膜素子の製造方法
JP2001217198A (ja) 半導体装置の製造方法
KR100291276B1 (ko) 반도체 소자의 실리사이드 형성 방법
US6403489B1 (en) Method for removing polymer stacked on a lower electrode within an etching reaction chamber
KR100234542B1 (ko) 반도체장치의 제조방법
JP3496600B2 (ja) シリコンウエハの作製方法
JP3360185B2 (ja) 有機材料膜の剥離方法