JP3997859B2 - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置 Download PDF

Info

Publication number
JP3997859B2
JP3997859B2 JP2002216011A JP2002216011A JP3997859B2 JP 3997859 B2 JP3997859 B2 JP 3997859B2 JP 2002216011 A JP2002216011 A JP 2002216011A JP 2002216011 A JP2002216011 A JP 2002216011A JP 3997859 B2 JP3997859 B2 JP 3997859B2
Authority
JP
Japan
Prior art keywords
wafer
gas
semiconductor device
manufacturing
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002216011A
Other languages
English (en)
Other versions
JP2004063521A5 (ja
JP2004063521A (ja
Inventor
賢悦 横川
義典 桃井
勝 伊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002216011A priority Critical patent/JP3997859B2/ja
Priority to US10/460,155 priority patent/US6977229B2/en
Publication of JP2004063521A publication Critical patent/JP2004063521A/ja
Publication of JP2004063521A5 publication Critical patent/JP2004063521A5/ja
Application granted granted Critical
Publication of JP3997859B2 publication Critical patent/JP3997859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、洗浄を含む半導体装置の製造技術、特に半導体ウエハ表面に残存する異物等を除去する洗浄工程を含む半導体装置の製造技術に関する。
【０００２】
【従来の技術】
半導体装置（LSI,VLSI等）の製造技術は微細化が急速に進んできている。このような状況下において、半導体装置の製造工程での半導体ウエハの洗浄は、半導体装置の製造歩留り向上のための重要なプロセスの一つである。このため、成膜やエッチングのようなそれぞれの製造工程での前処理あるいは後処理として洗浄が行われる。
従来、半導体ウエハ（以下、ウエハと言う）の洗浄は、純水または純水に各種酸やアルカリ溶液を希釈した溶液を用い、前記溶液中にウエハを浸すまたは溶液を吹き付ける方法にてウエハ表面の異物を洗い流すことで実施されている。また、ウエハを溶液に浸すと同時にブラシによりウエハ表面を機械的に洗浄する方法等も用いられている。そして、これらの洗浄方法は、溶液を用いていることからウエット洗浄(Wet cleaning)と呼ばれている。
しかしながら、ウエット洗浄では、洗浄のほかに、その洗浄に続くリンス、乾燥を処理する工程が必要となり、製造工程の増加をまねく問題があった。
【０００３】
このようなウエット洗浄の問題解決を成す洗浄方法として、ドライ洗浄((Dry cleaning)がある。
ドライ洗浄の一つは、例えば、特開平8-131981号公報（以下、公知文献１と言う）に開示されている。この公知文献１によれば、被洗浄物は、例えば単結晶シリコンをスライス、ラッピング、ポリシングした半導体用６インチシリコンウエハーを対象とし、静電気の帯電によってその被洗浄物に付着した付着物の洗浄を活性化された空気を用いて常温乾式で洗浄を行うことが記載されている。すなわち、その活性空気は、空気イオンと、水クラスターとを含み、高湿度雰囲気を形成し、流動しつつ洗浄室内の被洗浄物に接触してその行う。空気イオンは被洗浄物の電荷を中和し、水クラスターは、付着物を被洗浄物表面から遊離させる。流動する活性空気は、被洗浄から付着物を剥離してこれを除去する。なお、この公知文献１は、具体的にはウエハーメーカーからSiウエハーを購入後、LSI製造時の前処理洗浄について開示している。
また、他のドライ洗浄として、特開平8-85887号公報（以下、公知文献２と言う）に開示の技術がある。この公知文献２によれば、被エッチング材がＷを用いた単層膜あるいは積層膜を有した試料のエッチング処理後、その試料は真空搬送装置によって後処理装置（次工程の処理装置）に搬送される。そして、試料を大気に暴露することなく同処理装置内（真空中）でレジストと付着物を同時に除去（プラズマアッシング）するというものである。
そしてさらに、特開平9-17776号公報（以下、公知文献３と言う）に開示のドライ洗浄がある。この公知文献３によれば、半導体基板上の吸着有機物により成膜時の膜厚形成に影響を受けやすい膜の形成に際して、その下地膜の成膜前に、同一の半導体製造装置内部で室温または高温でO3クリーニングを行うことにより吸着有機物を除去し、半導体基板の表面状態に影響を受けやすい成膜の安定化を図るというものである。すなわち、公知文献３に記載の発明によれば、半導体基板上に下層配線パターンを形成した半導体製造装置をそのまま使用して、O3ガスを導入して半導体基板をクリーニングし、半導体基板表面の残留有機物と反応させ、COあるいはCO2のような揮発生成物として除去することが開示されている。
【０００４】
【発明が解決しようとする課題】
近年、DRAMで代表される少品種多量生産から多品種少量生産に象徴されるシステム・オン・チップ（いわゆるシステムLSI）が主流になってきた。多品種少量生産の場合、生産効率を上げるために、短TAT(Turn Around Time)化が重要視されてきている。
【０００５】
このため、半導体装置の製造工程の前処理あるいは後処理として行う洗浄は、ドライ洗浄により半導体製造効率の向上を図ることが求められている。
また、半導体装置の新材料、特に層間絶縁膜としての絶縁膜材料に、Low-k膜（比誘電率３．０以下の低誘電率膜）と呼ばれる有機系膜やポーラスな有機系膜等の吸湿性の高い材料が高性能デバイスでは必要となってきている。それら材料を用いた半導体装置の製造ではウエット洗浄または場合によっては大気にさらすだけでデバイスの特性劣化が引き起こされる。
【０００６】
本発明の目的は、先に記したウエット洗浄に伴う課題を解決するため、半導体装置の製造過程において、真空中での洗浄でかつ真空中で効果的な洗浄力が得られる洗浄技術を提供することにある。
【０００７】
本発明の他の目的は、半導体装置の製造における歩留まり向上と低コスト化を図ることにある。
本発明の他の目的は、0.１μmプロセスによる半導体装置を低コストでかつ高精度に製造することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の一つは、真空排気ポンプが接続された容器と、プラズマを生成する手段と、プラズマの原料となるガスを供給するガス供給手段と、前記容器内に設けられたウエハを設置するためのウエハテーブルと、ウエハに向かってガスを噴出するガス孔、およびウエハとの対向面が平面部を具備する平面状の構造体と、前記平面状の構造体を前記ウエハ面上で走査する手段とを有するドライ洗浄装置を準備する工程と、
前記ウエハテーブルにウエハを設置する工程と、
前記真空排気ポンプにより前記容器内を減圧維持し、前記前記容器内に前記ガス供給手段より前記容器内にプラズマの原料となるガスを供給させ、前記プラズマを生成する手段により前記容器内にプラズマを生成する工程と、
前記平面状の構造体の平面部を前記ウエハ主面に近接させ、第１のガス種を前記ガス孔より噴出させて前記第１のガス種のガス流により流体摩擦応力と、前記プラズマで生成された電荷あるいは活性粒子の作用との併用にて前記ウエハ主面を洗浄する工程と、
前記洗浄工程の後、前記容器内にて、第２のガス種でプラズマを生成し、前記ウエハの主面をそのプラズマにさらす工程と、しかる後、前記ウエハを前記容器外に搬出する工程と、
を含むことを特徴とする半導体装置の製造方法。
【０００９】
【発明の実施の形態】
（実施の形態１）
はじめに、図1を参照し、本発明の洗浄技術に適用されるドライ洗浄装置の構成を説明する。
【００１０】
なお、以下の具体的な実施の形態で説明する「ウエハ」は、特に説明がない限り、シリコンウエハ、エピタキシャルウエハ、化合物半導体ウエハ（例えば、GaAsウエハ）あるいは、絶縁層上に形成された半導体層から成るSOIウエハを総称している。
図1に示すドライ洗浄装置の基本な構成は、容器(chamber)1、容器１内を所定の圧力に減圧するための真空排気ポンプ、例えば2000l/sec以上の性能を有するターボ分子ポンプTMP、プラズマを生成する手段2、プラズマの原料となるガスを供給する手段（マスフローコントローラMFC）6、被処理試料であるウエハを設置するためのウエハ設置手段（円形状テーブル）3、ウエハ面に向かってガスを噴出する機能を有した平面状構造体5、平面状構造体5をウエハ面上で走査する揺動機構8真空容器1にプラズマ生成手段2、および回転機能を有するウエハ設置手段3から成る。
ウエハ4は、搬送アーム10により容器1内にバルブ11を介して接続された搬送室12から輸送され、そしてウエハ設置手段（ウエハテーブル）3に設置される。
【００１１】
プラズマの原料となるガス供給手段6から容器１内へCF4、O2、Ar、Ar＋H2(3%)が供給される。さらに、ガス噴出機能を有する平面状構造体5に接続されたガス導入手段７がプラズマ生成手段によるプラズマの原料となるガス供給手段6と独立して設置されている。ガス供給手段6からArが平面状構造体5を通して円形状テーブル3に設置されたウエハ４の主面に噴出される。平面状構造体5にはウエハ4面上で走査するための揺動機構8および前記平面状構造体5をウエハ4面に近接させるためのアクチュエータ機能9が設置されている。搬送アーム搬送アーム真空容器1には窓13を介して赤外ランプ14が設置されている。前記赤外ランプ14から発せられる光は、後で詳しく述べるが、ウエハを加熱するために照射される。
図２に平面状構造体5の詳細な構成図を示す。図２(Ａ)は平面状構造体5の断面図である。そして、図２(Ｂ)はパット部15の平面図である。平面状構造体5は、ウエハ4面に近接するパット部15、パット部を保持するパット保持部16、ガス噴出部17、パット部を被処理面に常に平行に近接させるための可動部18、ウエハ面に近接させた際のウエハ面とパット部間に作用する荷重を検出する荷重検出部19からなる。荷重検出部19は、図１に示した制御部20に電気的に接続されている。荷重検出部19にて検出した荷重により制御部20を介しアクチュエータ機能9を制御して、平面状構造体5とウエハ4との間隔が制御される。パット部15は、プラズマに曝されても安定な材質であるテフロン( 登録商標 )から成る。他の材質としては、ポリビニルアルコール、デルリン、ベスペル、カプトン、ポリ塩化ビニール、ポリエステル、酸化シリコン、シリコン、酸化アルミニュウムの一つが選択される。
【００１２】
次に、上記のドライ洗浄装置を用いた半導体装置の製造過程を、図３を参照し、説明する。
（a）まず、洗浄の対象となるウエハ4を搬送室12より搬送アーム10を用いてウエハ設置手段3に設置する。ウエハ4は、例えば、その主面に絶縁膜（酸化膜）を有し、その絶縁膜にコンタクトホールあるいはスルーホール形成が行われたものである。
（ｂ）続いて、容器１内をターボ分子ポンプにより減圧を保ち、そしてウエハ設置手段3の回転機能によりウエハ4を円周方向に回転する。本実施の形態１では、ウエハ４の回転速度を２００回転/分とした。この回転速度は、異物除去のスループットに関係し、任意に制御される。
（ｃ）続いて、ガス導入手段6より、第1のガスとしてCF4、O2を真空容器内に導入する。この時、本実施の形態１ではCF4を20sccm、O2を40sccm導入した。この第1のガスを原料にプラズマ生成手段2によりプラズマを生成する。このプラズマからウエハ4面に供給さるフッ素ラジカルや、微小な電荷により、ウエハ4面上に付着する微小な異物の吸着力が緩和される。例えば、微小な電荷は、ウエハ面に帯電により静電吸着する微粒子の帯電を中和し吸着力を緩和する作用がある。また、フッ素ラジカルはウエハ面を極わずかエッチングすることで食い込んで吸着している異物の吸着力を緩和する機能や、異物とウエハ面の化学吸着力そのものを緩和する作用がある。
（ｄ）続いて、平面状構造体5のガス噴出部17よりArガスを15000sccm噴出させながら、アクチュエータ機能9により平面状構造体5のパット部15をウエハ4面に100μm以下に近接させる。この時、平面状構造体５はArガスをウエハ4面に向けて噴出しながら近接するため、接触する前から平面状構造体5とウエハ4面間に反発力が作用する。この反発力を荷重検出部19で検出し、一定の荷重となるようアクチュエータ機能9を制御部20で制御することで、平面状構造体5とウエハ4面間の距離を一定に保つことができる。
本実施の形態1では、荷重を150ニュートンと一定に保つことで、平面状構造体5とウエハ4面との間隔を30μmとした。すなわち、荷重検出部19によりパット部1５とウエハ４との間に作用する力を検出することでパット面(15)とウエハ面(4)との間隔が制御される。具体的には、平面構造体５より供給したArガスによりパット面(15)とウエハ面(4)との隙間は高ガス圧力状態となる。パット部15がウエハ4に接しなくてもパット部およびウエハ２間に荷重が生じるため、その荷重と流すガスの流量を管理することでパット面とウエハ面との間隔を制御することができる。荷重検出部19には圧電素子、歪計、バネ、弾力材、おもりのそれぞれ、またはそれらを組合わせた部材を用いることができる。パット部表面とウエハ２主面の間隔を１〜１００μmの範囲、より好ましくは5〜３０μmとすることで効果が得られる。洗浄力のみを考慮すればパット面とウエハ面の間隔が狭いほど高い洗浄力が得られるが、間隔を一定に保つのが困難となると同時にあまり近接させ過ぎると接触する可能性が高くなりウエハ２表面にダメージを誘発する。このため、上記の５〜３０μmの間隔が最も効果的である。
【００１３】
このように、Arガスを噴出しながら平面状構造体5をウエハ面に近接させることで、平面状構造体5とウエハ4との間には高速なガス流が生成される。このガス流によりウエハ面の水平方向に流体摩擦応力が作用する。そして、この流体摩擦応力により、非接触のまま大きな物質移動力を生成することができる。このため、ウエハ4面上に付着した微小な異物を除去することができる。要するに、本発明の考え方の一つは摩擦応力を利用してそのガス流によりウエハ面に付着していた異物２６を除去するというものである。
（e）さらに、平面状構造体5をウエハ4面上で揺動させる。高速なガス流による流体摩擦応力は、平面状構造体5の揺動機構8とウエハ設置手段3の回転機能により、一定時間（Ｔ１）、ウエハ4面に与えられる。これによって、ウエハ面全面に作用させることができる。
（ｆ）続いて、前記第１のガス種によるプラズマをオフさせる。すなわち、プラズマ生成を停止させる。
（ｇ）続いて、平面状構造体5をウエハ4面上から退避させ、また平面状構造体5のガス噴出部17からのガス噴出を停止させる。以上により洗浄が終了する。
【００１４】
上述したように、第1のガスによるプラズマから供給される電荷および活性なラジカルにより、ウエハ4面に付着する異物の吸着力緩和と、ウエハ4面に近接させる平面状構造体5により生成される高速ガス流による流体摩擦応力の両方を作用させることによりウエハ面上の異物を真空中のドライな雰囲気にて除去することが可能となる。
【００１５】
なお、制御部20は、荷重検出部19の信号によるアクチュエータ機能9の制御の他に、ウエハ設置手段3の回転制御、ガス導入手段6、ガス導入手段7、揺動機構8、プラズマ生成手段2および赤外ランプ制御部24を制御し、プログラムに従い連動して動作させる機能を有する。
【００１６】
洗浄の過程では、CF4ガスを含むプラズマをウエハに照射していることから、洗浄後のウエハ面には大量のフッ素が残留した状態となっている。このフッ素が吸着した状態でウエハを大気中に出すと、大気中の水分とフッ素が反応しフッ酸ができ、ウエハ面を変質してしまう場合がある。よって、洗浄後のウエハ4表面のフッ素を無害化してから大気に出す必要がある。
（ｈ）洗浄終了後、平面状構造体5をウエハ4面上より退避させる。そして、ガス導入手段6より第2のガス種としてArで3%に希釈された水素（Ar+H2(3%)）およびO2を導入し、プラズマ生成手段2にて生成したプラズマをウエハ4に照射する工程を一定時間（Ｔ２）行う。水素を原料とするプラズマからHラジカルをウエハ面に供給することで、ウエハ面に吸着しているフッ素をHFに変換する。変換されたHFは、真空中であるためウエハ面から揮発し、排気される。これにより、洗浄後のウエハ4表面からフッ素を除去し、大気に出した場合における変質を防止できる。
【００１７】
第2のガス種に含まれる酸素は、真空容器1内に残留するカーボンと水素が反応して生成される堆積膜を除去する役割をもつ。また、Arガスで希釈した水素を用いるのは、3%程度以下に希釈された水素は可燃性を持たないためであり、安全上や取り扱い上の面でコストを大幅に低減できるからである。必要な水素濃度は3%程度の希釈状態でも十分である。
【００１８】
また、第2のガス種のプラズマにおける洗浄後のウエハ面の処理中に赤外ランプ14にてウエハ4を200度以下程度に加熱している。この加熱によりHラジカルにて生成されたウエハ4面上のHFの揮発が促進され、HF除去効果をあげることができる。
【００１９】
なお、赤外ランプ14によるウエハ4の加熱を第1のガス種導入による洗浄時から行っていても同様の効果が期待できる。洗浄時にウエハ4を過熱することで洗浄効果を向上させる作用もある。この工程では、ウエハを回転させることで、プラズマ照射およびランプ加熱のウエハ面内均一化を図っている。
（ｉ）前記（ｈ）工程を行った後、ウエハ4の回転を停止させる。
（ｊ）続いて、バルブ11を開放させ、ウエハ4を搬送アーム10により容器1から搬送室12へ搬送させる。
（実施の形態２）
図4を参照し、実施の形態1とは別の実施の形態2を説明する。前記実施の形態1では、第1のガス種によるプラズマ生成と平面状構造体5によるウエハ4面への高速ガス流での流体摩擦応力作用を同時に行った場合を説明した。本実施の形態2では、第1のガス種によるウエハ4へのプラズマ照射と平面状構造体5による高速ガス流による流体摩擦応力の作用をそれぞれ別々に行うものである。
（a）図1に示したドライ洗浄装置において、ウエハ4がウエハ設置手段3に設置される。
（b）続いて、ウエハ設置手段3の回転機能によりウエハ4を回転する。この時、平面状構造体5はウエハ4面上より退避した状態となっている。
（c）続いて、プラズマ生成手段により第1のガス種をプラズマ化し、回転しているウエハ4に一定時間（Ｔ１）のプラズマ照射を行い、ウエハ4面上に吸着した異物の吸着力緩和を行う。この工程を工程（e）で行われる洗浄の前処理という。（d）続いて、プラズマ生成を停止する。
（e）続いて、平面状構造体5をウエハ面4上に移動し、前記実施の形態１と同様に、Arガスを噴出しながらウエハ4面上に近接させる。ウエハ4面上で平面状構造体5を水平方向に揺動させ高速ガス流による流体摩擦応力をウエハ4全面に作用させる。この工程で、流体摩擦応力による洗浄をある一定時間（Ｔ２）行う。
（f）工程（e）後に、再び、平面状構造体5をウエハ4面上より退避させる。また、平面状構造体5からのガス噴出を停止する。
上記第1のガス種によるプラズマ照射と、流体摩擦応力作用による洗浄工程を必要回数繰り返すことで洗浄を行う。すなわち、工程（c）から工程（f）までの処理が必要回数繰り返される。洗浄終了後は、以下に説明するように、前記実施の形態1と同様の工程に進む。
（g）洗浄終了後、平面状構造体5をウエハ4面上より退避させる。
（h）続いて、ガス導入手段6より第2のガス種としてArで3%に希釈された水素（Ar+H2(3%)）およびO2を導入し、プラズマ生成手段2にて生成したプラズマをウエハ4に照射する工程を一定時間（Ｔ１）行う。水素を原料とするプラズマからHラジカルをウエハ面に供給することで、ウエハ面に吸着しているフッ素をHFに変換する。変換されたHFは、真空中であるためウエハ面から揮発し、排気される。
【００２０】
これにより、洗浄後のウエハ4表面からフッ素を除去し、大気に出した場合における変質を防止できる。第2のガス種に含まれる酸素は、真空容器1内に残留するカーボンと水素が反応して生成される堆積膜を除去する役割をもつ。また、Arガスで希釈した水素を用いるのは、3%程度以下に希釈された水素は可燃性を持たないためであり、安全上や取り扱い上の面でコストを大幅に低減できるからである。必要な水素濃度は3%程度の希釈状態でも十分である。
【００２１】
また、第2のガス種のプラズマにおける洗浄後のウエハ面の処理中に赤外ランプ14にてウエハ4を200度以下程度に加熱している。この加熱によりHラジカルにて生成されたウエハ4面上のHFの揮発が促進され、HF除去効果をあげることができる。もちろん、赤外ランプ14によるウエハ4の加熱を第1のガス種導入による洗浄時から行っていても同様の効果が期待できる。洗浄時にウエハ4を過熱することで洗浄効果を向上させる作用もある。
この工程では、ウエハを回転させることで、プラズマ照射およびランプ加熱のウエハ面内
均一化を図っている。
（ｉ）前記（ｈ）工程の後、ウエハの回転を停止させる。
（ｊ）続いて、バルブ11を開放させ、ウエハ4を搬送アーム10により容器1から搬送室12へ搬送させる。
【００２２】
本実施の形態2によれば、、ウエハ4面上に平面状構造体5がある状態でプラズマ照射さ
れることはなく、前記実施の形態１に比べて以下の点で有効である。
工程（c）において、平面状構造体4はウエハ面上から退避している。このため、被処理試料4面へのプラズマ照射を平面状構造体4が部分的に阻害することがない。このため、プラズマ作用による異物吸着力緩和の効率向上が図れる。また、ウエハ面全体にわたり異物吸着力緩和の均一化が図れる。
【００２３】
さらに、プラズマ照射中の被処理試料4面を部分的に平面状構造体4で覆っていないために、プラズマによる被処理試料面での電位不均一を生じさせない。このため、ウエハ面内にトランジスタ等のデバイスが造りこまれている場合でも、そのデバイスに損傷を与えることがない。
【００２４】
前記実施の形態1および前記実施の形態2において、ウエハ4を加熱する手段として赤外ランプを用いたが、ウエハ設置手段3内にヒータを内蔵し、このヒータによりウエハ4を加熱しても前記赤外ランプ加熱と同様な効果が得られる。ウエハ4面内均一加熱化のためには、ヒータ内蔵のウエハ設置手段3の適用が有効である。
【００２５】
また、洗浄後の活性粒子除去において、前記実施の形態1および前記実施の形態2では第2のガス種によるプラズマ処理を用いたが、洗浄後のウエハ4を真空容器1内にて赤外ランプ14等の加熱手段により、例えば２００℃〜３００℃の温度に加熱するだけでも除去効果はある。すなわち、フッ素の吸着エネルギーよりも大きなエネルギーを与えることで、基板表面のフッ素を活性化し、熱離脱を起こさせ、排気させる。
【００２６】
前記実施の形態1および前記実施の形態2では第1のガス種としてCF4とデポジション膜生成を抑制するための酸素（O2）との混合ガスを用いた。他の第1のガス種としては、たとえば、Cl2、BCl3、の如き塩素元素を含むガス、C2F6、SF6、F2、HFの如きフッ素元素を含むガス、あるいはNH3、H2、CH4の如き水素元素を含むガスから選択された一つのガスと酸素(O2)とを添加させたガスを用いることも可能である。この第1のガス種の選択は洗浄の対象となるウエハ面の材料および構造により選択される。したがって、第1のガス種として酸素(O2)ガスを単独で適用することもありえる。
【００２７】
また、前記実施の形態1および前記実施の形態2では、平面状構造体5より噴出するガスにArを用いたが、他にN2、He、Ne、Kr、Xeでも同様の効果がある。但し、コストや化学的に影響が少ない等の点を考慮するとAr、He、Neが効果的である。
【００２８】
さらに、前記実施の形態1および前記実施の形態2では第2のガス種としてAr希釈水素（Ar+H2(3%)）+O2を用いたが、水素の希釈ガスにAr以外のNe、Kr、Xe、He、N2のいずれか一つのガスを選択しても同様な効果がある。
そしてさらに、第2のガス種に水素を含まないNe、Kr、Xe、He、N2 、O2のいずれかを原料とするプラズマでも活性粒子の残留の程度によっては十分な効果がある。第1のガス種による活性粒子の残留および影響が小さい場合には、第2のガス種によるプラズマ処理を必要とせず、先の実施の形態にしめした赤外ランプ等でのウエハの過熱で十分である。
このような場合には第2のガス種の導入およびそのガスによるプラズマ処理は必ずしも必要としない。
（実施の形態３）
次に、前記実施の形態1および前記実施の形態2で説明した洗浄技術をウエハ内にアクテイブ領域（MISFET）を形成する段階で適用した実施の形態を説明する。アクテイブ領域の形成段階での実施の形態1あるいは実施の形態2の適用はMISFETの如き半導体デバイスの特性劣化の防止に有効である。
MISFETの形成は、図５に示すように、(a)素子分離形成およびゲート用ポリシリコン堆積、(b)ゲート電極形成（ポリシリコンエッチング）、(c)イオン打ち込みによるエクステンション（N-領域）形成、(d)窒化膜堆積、(e)ゲート電極側壁保護膜形成（窒化膜エッチング）、(f)シリサイド層形成の順で行われる。上記(a)〜(f)の各工程間では、例えば前記実施の形態２で述べた洗浄が行われる。上記(a)〜(f)の各工程を以下に簡単に説明する。
(a) シリコン基板４５に素子間分離のための溝分離領域４６が形成される。なお、シリコン基板４５はＰ型基板にＰウエルが形成されたものである。続いて、ゲート酸化膜（図示せず）を介してゲート用ポリシリコン４７が堆積される。このゲート用ポリシリコン４７は、真空処理室内でＣＶＤ法により形成される。
(b) 真空処理室内でポリシリコンのドライエッチ加工が行われ、ゲート電極４９が形成される。
(c) イオン打ち込み法により、ゲート電極４９に整合されたエクステンション（N-領域５０、５１）が形成される。このエクステンションはホットエレクトロン対策として形成された比較的低濃度を有するソース・ドレイン領域である。
(d) プラズマＣＶＤ法により窒化膜５２がゲート電極４９を有する半導体基板４５上に堆積される。
(e) 窒化膜５２をドライエッチング（異方性エッチング）することにより、ゲート電極４９の側壁にゲート側壁保護膜５３を形成する。この後、前記実施の形態１で述べたドライ洗浄を行う。そして、イオン打ち込み法により、ゲート側壁保護膜５３に整合された比較的高濃度を有するコンタクト用N＋領域（ソース、ドレイン領域５０Ｓ、５１Ｄ）が形成される。
(f) 続いて、低抵抗化のためにソース、ドレイン領域５０Ｓ、５１Ｄ表面およびゲート電極４９表面にシリサイド層５４がそれぞれ形成される。シリサイド層５４は、例えば、コバルトをソース、ドレイン領域５０Ｓ、５１Ｄ表面およびゲート電極４９表面に付着させ、熱処理することにより形成される。
【００２９】
本実施の形態３では、第1のガス種に先の実施の形態1あるいは実施の形態2と同様なCF4+O2を用いた。また第2のガス種においても同様にAr希釈水素（Ar+H2(3%)）+O2を用いた。
通常、MISFETのゲート電極形成プロセスでは、各種薬液によるウエット洗浄が施される。
本ドライ洗浄を施すことで、各工程後に残留する異物をこの過程にて除去できるため、薬液による処理が不要または大幅に軽減できる。特に薬液濃度を薄くしても必要十分な洗浄効果が得られることから、薬液処理の際に生じるゲート電極の寸法シフトや廃液の処理コストを抑制することができる。
【００３０】
以上、本実施に形態３によれば、MISFET形成プロセスにおいて、各工程間の洗浄をドライ洗浄で行っているため、製造歩留まり向上とともに低コストで高性能な半導体装置を製造することが可能となる。
なお、本実施の形態では、図１１に示した一つのMISFETを例に半導体装置の製造プロセスを説明した。実際には、このような MISFETが一つの半導体基板に複数個形成され、LSI、VLSIの如き半導体集積回路装置を構成する。
（実施の形態４）
図6は、半導体集積回路装置の製造過程の一部を示す斜視図である。特に、ドライエッチング技術による層間絶縁膜へのビアコンタクト部形成工程を示す。絶縁膜33は半導体デバイスの高速化、省電力化に有効なLow-kと呼ばれる低誘電率材料（有機系材料）よりなる絶縁膜である。
図6に示すように、低誘電率膜33には水素あるいはアンモニアガスを主体とするプラズマにてエッチングを行い、デュアルダマシン配線を得るためのビアコンタクト部および溝部が形成される。すなわち、主面にビアコンタクト部および溝部を形成された絶縁膜を有するウエハ（基板３７）がされる。低誘電率膜33に挟まれた窒化膜34は、上層の低誘電率膜33をドライエッチングする際のエッチストッパ膜である。
続いて、ドライ洗浄を施す。本実施の形態４によるドライ洗浄では、前記実施の形態1が採用される。そして、第1のガス種に水素またはアンモニアを用いた。低誘電率膜には、有機系膜の他に、各種ポーラス状の材料やSiOC、SiOF等種々ある。これら材料により最適な本発明の洗浄における第1のガス種および第2のガス種は選択される。
通常、層間絶縁膜のエッチング後も各種薬液によるウエット洗浄が行なわれる。しかし、低誘電率材料よりなる絶縁膜は一般に水分や化学種に弱く、変質や膜特性劣化をもたらす。
本発明による洗浄をエッチング後に施せば、ウエットによる洗浄を軽減でき、低誘電率膜を用いた半導体デバイスの製造精度および歩留まりを高めることができる。
続いて、ビアコンタクト部35および溝部36に銅がメッキ法等により導体層が埋め込まれる。図示していないが、このような導体層（配線構造）は4層あるいは5層に形成される。よって、各層でのエッチング後における残留異物の量が最終的な歩留まりに大きく影響する。本発明による洗浄を各層のエッチング後に施すことで高い歩留まりを得ることが可能となる。
【００３１】
なお、本実施の形態４によるドライ洗浄は、前記実施の形態２を採用してもよい。
以上、本発明者によってなされた発明を、発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。以下、その具体例を列挙する。
【００３２】
半導体集積回路装置の製造過程には、スパッタリング法により各種導電性膜（タングステン、アルミニュム、コバルト等）あるいは絶縁膜（SiO2等）を生成する場合がある。このようなスパッタ膜の生成後に本発明によるドライ洗浄の適用も有効である。スパッタリング法は一般的にダスト発生が多く、スパッタ膜の生成後、強力な洗浄を必要とする。この場合、特にウエットによるブラシ洗浄では、比較的高い応力がウエハに加わるため、ウエハ面上に形成されているデバイスの構造によっては機械的ダメージを受ける。したがって、本発明によるドライ洗浄をスパッタ膜の生成後に施すことで、ウエットによる強力洗浄工程を省くことが可能となり、デバイス構造の自由度およびデバイス製造の歩留まりを向上することが出来る。
【００３３】
前記実施の形態３において、ウエハをエッチング工程（または成膜工程）とドライ洗浄工程との間で大気にさらすことなく真空中で一貫処理する。これにより、半導体集積回路装置の信頼性および生産性を向上できる。
【００３４】
【発明の効果】
本発明により、ドライでかつ真空中の雰囲気にて高効率な洗浄が行える。特に、水分や過剰な化学種および過度な応力に対して影響を受けやすい材料で構成される半導体装置の製造過程における基板（ウエハ）の洗浄に有効である。
半導体集積回路装置の製造過程でのウエハ主面には、図７に示すコンタクトホール（あるいはスルーホール）５５、また図８に示す配線６０のコーナ部がいたるところに存在する。このようなウエハ面での洗浄効果を以下に簡単に説明する。
【００３５】
図７および図８に示したように、パット型構造体５６の主面とウエハの表面部２aとの隙間５７において、異物５９を除去するための物理的な作用をガスの流れ５８による粘性摩擦で生じさせるため、ガス流の及ぶ範囲であれば洗浄効果を発揮することができる。
【００３６】
従来のウエット洗浄では液体の表面張力により微細部に液体が進入しにくく、０．３μｍ以下のプロセス技術においては、十分な洗浄効果が得られない場合が想定される。しかしながら、本発明ではガス流を用いるため、今後益々、微細化する半導体集積回路装置の製造過程における洗浄に効果を発揮できる。
また、本発明によれば、プラズマ照射と高速ガス流による摩擦応力作用を同時またはそれぞれ時間的に独立して行うことにより、処理効率向上およびプラズマによる損傷の低減を図ることが可能となる。
さらに、本発明によれば、洗浄後のウエハを第2のガス種によるプラズマで処理することにより、ウエハの大気開放後における変質を防止することができ、高精度・高歩留りの半導体装置の製造プロセスを構築することができる。
【００３７】
そしてさらに、本発明による半導体装置の製造方法は、短TATが要求されるシステムLSI、例えばメモLSIとロジックLSIとがチップ上に混裁したLSIの製造において有効である。洗浄を効率よく行うことにより短期間で、低コスト、高歩留まりのシステムLSIが製造できる。
【図面の簡単な説明】
【図１】本発明に適用されるドライ洗浄装置の基本構成図である。
【図２】本発明に適用されるドライ洗浄装置おける平面状構造体部の構成図である。
【図３】本発明の実施の形態1における洗浄フロー図である。
【図４】本発明の実施の形態2における洗浄フロー図である。
【図５】本発明の実施の形態３における半導体装置の製造過程を示す工程断面図である。
【図６】本発明の実施の形態４における半導体装置の製造過程を示す断面図である。
【図７】本発明におけるコンタクトホール（またはスルーホール）内の異物除去を示す説明図である。
【図８】本発明における配線コーナ部の異物除去を示す説明図である。
【符号の説明】
1…真空容器、2…プラズマ生成手段、3…ウエハ設置手段、4…ウエハ、5…平面状構造体、6…ガス導入手段、7…ガス導入手段、8…揺動機構、9…アクチュエータ機能、10…搬送アーム、11…バルブ、12…搬送室、13…窓、14…赤外ランプ、15…パット部、16…パット保持部、17…ガス噴出部、18…間接機能部、19…荷重検出部、20…制御部、21…回転機構、22…プラズマ、23…赤外光、24…赤外ランプ制御部、25…ポリシリコン膜、26…素子分離絶縁膜、27…シリコン、28…ゲート電極、29…エクステンション、30…シリコン窒化膜、31…ゲート側壁、32…シリサイド、33…有機系絶縁膜、34…中間ストッパ膜、35…ビアコンタクト部、36…溝部、37…基板、４５…シリコン基板、４６…素子分離、４７…ポリシリコン、４８…素子分離、４９…ゲート電極、５０…ソース、５１…ドレイン、５２…窒化膜、５３…ゲート側壁保護膜、５４…シリサイド、５５…微細ホール構造、５６…パット型構造体、５７…パット型構造体とウエハの隙間、５８…高速ガス流、５９…異物、６０…微細配線断面。

Claims (7)

  1. 容器と、プラズマを生成する手段と、プラズマの原料となるガスを供給するガス供給手段と、前記容器内に設けられたウエハを設置するためのウエハテーブルと、前記ウエハに向かってガスを噴出するガス孔と、前記ウエハとの対向面が平面部を具備する平面状の構造体と、前記平面状の構造体を前記ウエハ面上で走査する手段とを有するドライ洗浄装置を用いた半導体装置の製造方法において、
    前記ウエハテーブルにウエハを設置する工程と、
    前記ガス供給手段より前記容器内にプラズマの原料となる第１のガスを供給させ、前記プラズマを生成する手段により前記容器内にプラズマを生成し、前記プラズマで生成された電荷あるいは活性粒子の作用により前記ウエハ主面に対する洗浄の前処理を行う第１の洗浄工程と、
    所定流量の第２のガス種を前記ガス孔より噴出させながら、前記平面状の構造体の平面部を前記ウエハ主面に近接させて該平面部とウエハ主面との間にガス流を生成し、該平面状の構造体を前記ウエハ面上で走査することで前記第２のガス種のガス流による流体摩擦応力により前記ウエハ主面を洗浄する第２の洗浄工程とを有し、
    前記容器内を減圧維持した状態で、前記第１の洗浄工程と前記第２の洗浄工程とは、所定の複数回繰り返して実行され、
    前記第１の洗浄工程における前記第１のガスが供給される前に、前記構造体を前記ウエハ主面上から退避させる工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記ウエハの主面を前記第３のガス種によって生成されたプラズマにさらす工程を備え、
    前記第２の洗浄工程または該ウエハの主面を前記第３のガス種によって生成されたプラズマにさらす工程において、前記ウエハの加熱手段により前記ウエハを加熱させることを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記第１のガス種の成分が塩素元素、フッ素元素、水素元素、酸素元素のいずれかを含む分子を有することを特徴とする半導体装置の製造方法。
  4. 請求項２に記載の半導体装置の製造方法において、
    前記第３のガス種の成分が水素元素含む分子を有し、アルゴン、ネオン、クリプトン、キセノン、ヘリウム、窒素のいずれか一種類のガスにて希釈されていることを特徴とする半導体装置の製造方法。
  5. 請求項２に記載の半導体装置の製造方法において、
    前記第３のガス種がアルゴン、ネオン、クリプトン、キセノン、ヘリウム、窒素、酸素のいずれか一種類のガスであることを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記第２のガスは、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、窒素のいずれか一であることを特長とする半導体装置の製造方法。
  7. 請求項１または２に記載の半導体装置の製造方法において、
    前記第３のガスが供給される前に前記構造体を前記ウエハ主面上から退避させる工程を有することを特徴とする半導体装置の製造方法。
JP2002216011A 2002-07-25 2002-07-25 半導体装置の製造方法および製造装置 Expired - Fee Related JP3997859B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002216011A JP3997859B2 (ja) 2002-07-25 2002-07-25 半導体装置の製造方法および製造装置
US10/460,155 US6977229B2 (en) 2002-07-25 2003-06-13 Manufacturing method for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002216011A JP3997859B2 (ja) 2002-07-25 2002-07-25 半導体装置の製造方法および製造装置

Publications (3)

Publication Number Publication Date
JP2004063521A JP2004063521A (ja) 2004-02-26
JP2004063521A5 JP2004063521A5 (ja) 2005-08-25
JP3997859B2 true JP3997859B2 (ja) 2007-10-24

Family

ID=30767944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002216011A Expired - Fee Related JP3997859B2 (ja) 2002-07-25 2002-07-25 半導体装置の製造方法および製造装置

Country Status (2)

Country Link
US (1) US6977229B2 (ja)
JP (1) JP3997859B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2390691C (en) * 1999-12-24 2016-05-10 Genentech, Inc. Methods and compositions for prolonging elimination half-times of bioactive compounds
US20060046465A1 (en) * 2004-08-27 2006-03-02 Dongbuanam Semiconductor Inc. Method for manufacturing a semiconductor device
US20060162742A1 (en) * 2005-01-26 2006-07-27 Tokyo Electron Limited Cleaning method of processing apparatus, program for performing the method, and storage medium for storing the program
US9627184B2 (en) * 2005-01-26 2017-04-18 Tokyo Electron Limited Cleaning method of processing apparatus, program for performing the method, and storage medium for storing the program
US7868304B2 (en) * 2005-02-07 2011-01-11 Asml Netherlands B.V. Method for removal of deposition on an optical element, lithographic apparatus, device manufacturing method, and device manufactured thereby
US20060219268A1 (en) * 2005-03-30 2006-10-05 Gunilla Jacobson Neutralization of systemic poisoning in wafer processing
JP4159584B2 (ja) * 2006-06-20 2008-10-01 エルピーダメモリ株式会社 半導体装置の製造方法
CN101765905B (zh) 2007-05-15 2012-07-18 佳能安内华股份有限公司 半导体器件的制备方法
JP5006938B2 (ja) * 2007-11-02 2012-08-22 キヤノンアネルバ株式会社 表面処理装置およびその基板処理方法
JP5492574B2 (ja) * 2010-01-08 2014-05-14 東京エレクトロン株式会社 基板のクリーニング方法及び基板のクリーニング装置
CN104425289B (zh) * 2013-09-11 2017-12-15 先进科技新加坡有限公司 利用激发的混合气体的晶粒安装装置和方法
CN110230069A (zh) * 2019-06-11 2019-09-13 中国人民解放军第五七一九工厂 一种dz40m钴基高温合金零件表面及裂纹内部氧化膜绿色去除方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348804B2 (ja) 1994-09-20 2002-11-20 株式会社日立製作所 エッチング後処理方法
JP3563462B2 (ja) 1994-11-15 2004-09-08 松下エコシステムズ株式会社 活性空気による乾式洗浄方法とその装置、および除電方法
JPH0917776A (ja) 1995-06-27 1997-01-17 Sony Corp 半導体装置の製造方法及び半導体製造装置
JP4016598B2 (ja) * 2001-01-16 2007-12-05 株式会社日立製作所 半導体装置の製造方法

Also Published As

Publication number Publication date
US20040018727A1 (en) 2004-01-29
JP2004063521A (ja) 2004-02-26
US6977229B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
JP6373150B2 (ja) 基板処理システム及び基板処理方法
US7541200B1 (en) Treatment of low k films with a silylating agent for damage repair
TW201826386A (zh) 用於高深寬比結構之移除方法
US6629538B2 (en) Method for cleaning semiconductor wafers in a vacuum environment
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP3997859B2 (ja) 半導体装置の製造方法および製造装置
US6713401B2 (en) Method for manufacturing semiconductor device
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
US9263249B2 (en) Method and apparatus for manufacturing semiconductor device
TWI536425B (zh) 電漿處理方法及半導體裝置之製造方法
JPH10340857A (ja) 半導体装置の製造方法及び半導体製造装置
JP4895256B2 (ja) 基板の表面処理方法
US7569487B2 (en) Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices
TW201742134A (zh) 基板處理方法
JP5544893B2 (ja) 基板処理方法及び記憶媒体
US20080142052A1 (en) Method for cleaning backside etch during manufacture of integrated circuits
US6444582B1 (en) Methods for removing silicon-oxy-nitride layer and wafer surface cleaning
US20220328307A1 (en) Methods for manufacturing semiconductor memory
KR101127778B1 (ko) 구리 표면의 표면 환원, 패시베이션, 부식 방지 및 활성화 시스템과 방법
US20050158473A1 (en) Proximity substrate preparation sequence, and method, apparatus, and system for implementing the same
US6881590B2 (en) Re-performable spin-on process
US20070077772A1 (en) Apparatus and method for manufacturing semiconductor device using plasma
TW201320241A (zh) 處理基板的系統與方法
JPH0766168A (ja) 半導体製造方法および半導体製造装置
JP2003297829A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees