CN101765905B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN101765905B
CN101765905B CN200780053807XA CN200780053807A CN101765905B CN 101765905 B CN101765905 B CN 101765905B CN 200780053807X A CN200780053807X A CN 200780053807XA CN 200780053807 A CN200780053807 A CN 200780053807A CN 101765905 B CN101765905 B CN 101765905B
Authority
CN
China
Prior art keywords
semiconductor device
substrate
film
gas
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780053807XA
Other languages
English (en)
Other versions
CN101765905A (zh
Inventor
清野拓哉
池本学
伊达大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN101765905A publication Critical patent/CN101765905A/zh
Application granted granted Critical
Publication of CN101765905B publication Critical patent/CN101765905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02156—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing at least one rare earth element, e.g. silicate of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

HfO等的介电绝缘膜由包括以下的方法形成：暴露半导体基板表面上的氟自由基，清洁该基板表面，用氟自由基或氢化物(SiH4等)进行氢封端处理，用Hf等溅射和进行氧化/氮化。这些步骤在不将基板暴露于大气下进行，因此使得可以获得具有滞后小的C-V曲线并且实现具有有利器件特性的MOS-FET。

Description

半导体器件的制备方法
技术领域
本发明涉及包括硅基表面清洁的用于制备半导体器件的方法和设备。
背景技术
对半导体硅基板进行湿法清洁已经是一种传统做法。然而，存在以下问题：无法实现完全去除干燥期间形成的水印和控制非常薄的氧化膜的蚀刻；以及设备具有增大的尺寸以及类似的问题。此外，当半导体基板湿法清洁后，将半导体基板长时间暴露在空气中时，半导体基板表面在其上形成天然氧化膜并且吸附碳原子于其上，结果导致的问题包括：硅单晶的膜沉积变得不可能；形成粗糙表面；而且在与栅绝缘膜的界面处产生杂质能级。
鉴于这些问题，在膜沉积之前，通过在750℃以上UHV真空加热或在800℃以上在氢气气氛中加热来进行半导体基板表面的氧化膜去除。然而，随着器件小型化的进行，采用介电绝缘膜金属电极，它要求在较低的温度下制备器件。从现在起，将要求在650℃以下的温度下制备器件。因此，湿法清洁有局限性，干法清洁方法对于在膜沉积前处理半导体基板变得必要。干法清洁方法的实例是使用氩等离子体的反溅射法(日本专利申请特开H10-147877)。然而，在该方法的情况下，认为半导体基板表面上的Si-Si键也被断开。在这种情况下，存在以下问题：在硅缺陷部立即形成氧化膜；污染物质附着于硅悬键是很可能发生的；以及发生由于溅射导致的氧化物与污染物质再附着于侧壁，以及类似的问题。这将导致对后续工艺的不良影响(包括外延生长的阻碍和在硅化物界面处高电阻部的形成)。
对器件的损坏也是成问题的。日本专利申请特开2001-102311公开了通过将含卤素或氢的气体变为等离子体来仅取出自由基且接着用该自由基清洁半导体基板的技术。然而，在用H自由基清洁半导体基板时，产生的问题包括来自所用室的金属污染和由于硅底层的高蚀刻速率导致的过度蚀刻。此外，由于HF作为反应产物的再附着是很可能发生的，无法获得充分的氟去除效果。在用氟自由基清洁半导体基板时，因为Si-F键能高，通过在650℃以下的温度下加热已经无法去除在Si表面上和在SiO2表面上残余的F。通过使得材料气体(SiH4气体)在该条件下流过半导体基板从而在半导体基板上沉积膜(在UHF-epi的情况下)时，产生的问题是在不同批次间产生培养时间(即，直到表面上的膜沉积实际开始的时间段)的变化。这样的变化使得不同批次间的膜厚度的时间控制变得困难。日本专利申请特开2001-144028公开了通过将半导体基板暴露在含有含氟类的等离子体中以清洁基板接着将半导体基板暴露在捕获氟的气氛中来去除氟残基的技术。氟捕获气氛是通过含有含氢类的气体的等离子体分解来制备。
然而，由于半导体基板暴露在等离子体中，Si-Si键也被断开。在这种情况下，产生的问题是：在Si缺陷部立即形成氧化膜；污染物质附着于Si的悬键是很可能发生的；以及发生由溅射导致的氧化物与污染物质再附着于侧壁。这将导致对后续工艺的不良影响(包括外延生长的阻碍和在硅化物界面高电阻部的形成)。对器件的损坏也是成问题的。根据这个已知的实例，气体被强制地用等离子体分解产生氢基(即，氢自由基)和氢离子。在用氢基(即，氢自由基)和氢离子去除残留在基板表面的氟残基时，产生的问题包括来自所用室的金属污染和由于硅底层的高蚀刻速率导致的过度蚀刻。此外，由于HF作为反应产物的再附着是很可能发生的，因此无法获得充分的氟去除效果。日本专利申请特开2002-217169公开了通过组合由高速气体流动引起的摩擦应力的物理作用来进行用于原位去除外来物的清洁工艺的装置。根据该已知实例的说明书，杂质的吸附和天然氧化的发生通过真空输送而得以抑制，这导致生产效率提高。然而，尽管外来物可以被去除，但天然氧化膜和表面粗糙度保留在表面原子层水平上。也就是说，为了通过原位输送而获得改善器件特性的效果，有必要提供能够在原子层水平上控制表面的清洁技术，用期望的原子对表面封端的技术，以及用于膜沉积的在不暴露于大气中的情况下输送的技术。在这些技术的情况下，认为能够获得包括减少在半导体/介电绝缘体结处的界面态和减少膜中固定电荷的合适的器件特性。
专利文件1：日本专利申请特开H10-147877
专利文件2：日本专利申请特开2001-102311
专利文件3：日本专利申请特开2001-144028
专利文件4：日本专利申请特开2002-217169
发明内容
现有技术中，进行表面清洁处理的设备要求在大气下输送至随后的膜沉积步骤，及因此，大气组分吸附到基板表面，这导致天然氧化膜和包括碳原子的杂质残留在界面上。因此，发生器件特性的劣化。为此，期望开发这样的设备，该设备在基板表面的杂质清洁处理后，使得在随后的步骤中所用的器件立即开始在基板上处理，或者在真空下输送基板而不暴露在大气下以使得随后的膜沉积步骤得以进行。
作为由本发明的发明人进行研究以实现上述目的的结果，已经发现：在其界面处没有碳、湿气和金属杂质的膜可以通过包括以下的方法来沉积：通过表面清洁处理来用氟封端半导体基板表面的步骤，在所述表面清洁处理中将半导体基板暴露在具有使用F2(不含氢的气体)产生的氟自由基的气氛中，或通过表面清洁处理来用氢或氟封端半导体基板表面的步骤，在所述表面清洁处理中将半导体基板暴露在具有使用HF气体(含氢气体)产生的氟自由基的气氛中；将通过上述任一步骤的用氟或者用氟和氢封端的表面暴露在氢自由基下，或通过真空转移室将半导体基板暴露在氢化物气体下；接着进行包括Hf的各种介电材料中的任何一种的溅射膜沉积。还发现可以形成在其各自界面处不含碳、湿气和金属杂质的HfO、HfON和HfN等的各种介电绝缘膜中的任何一种，从而通过包括以下的方法获得有利的器件特性：在暴露于氢自由基或氢化物的步骤之后，在不暴露在大气中的情况下，将氢封端的表面进行等离子体和自由基氧化或氮化；进行各种介电材料中的任何一种的溅射膜沉积；以及再次进行等离子体和自由基氧化或氮化。此外，已经发现：在用氟或者用氟或氢封端的步骤中，通过借助氟自由基去除存在于半导体基板表面上的天然氧化膜和杂质，可以实现表面清洁而不损坏基板表面和不损害基板表面的平面性；而且当Si表面通过用氟或用氢或氟封端的步骤来用氟封端时，随后的膜沉积步骤通过用氢(H)均匀地封端表面的方法可以高再现性地施行，所述方法包括通过暴露于氢自由基或暴露于保持在氢化化合物的热分解温度以下的温度下的氢化物来去除氟(F)。
根据本发明的膜沉积设备具有真空转移室而且能够进行介电材料(Hf、HfSi或HfLa等)的溅射膜沉积而不将用氢封端的表面暴露于大气下，从而抑制碳和湿气吸附到膜的界面。
由于根据本发明的膜沉积设备能够在不暴露于大气下的情况下等离子体和自由基氧化、氮化或氧氮化用氢封端的表面或通过介电材料的溅射沉积而沉积的膜表面，可以抑制碳和湿气吸附到界面，从而改进表面而无杂质。
根据本发明的设备包括用于原位进行一系列处理的控制器，所述控制器各自设置在包括处理装置和输送装置的各装置处。也就是说，构造输送控制器以接收来自装置输入部的输入信号，使得处理器执行为了根据流程图所进行操作而编程的输送程序，而且将指令输出到装置以进行下一操作。各自构造处理控制器以从膜沉积装置的各装置接收输入信号，使得处理器执行为了根据流程图所进行的操作而编程的膜沉积程序，而且将指令输出到装置以进行下一操作。
本发明使得可以去除存在于半导体基板表面上的天然氧化膜和污染物质，例如碳和湿气，以及膜沉积所致的存在于表面上的污染物质。而且，在膜沉积时不同批次间培养时间(即，直到表面上膜沉积实际开始的时间段)的变化得以消除。此外，不同批次间的膜厚度的时间控制变得容易。可以通过以下方法从半导体基板表面去除F和用H封端表面以从半导体基板表面去除氧化膜和污染，所述方法包括：进行第一步，将半导体基板暴露在含有包括卤素作为组成元素的自由基的气氛中；接着将含有金属、半导体或具有残余F的介电材料的半导体基板表面暴露于氢化化合物气体，以使得该气体与半导体基板表面上的残余F反应。该过程不需要任何特殊的设备且能够防止半导体基板表面受到金属的污染和等离子体的损坏。由于本发明能够通过使反应仅在基板的预定部有效地发生而获得期望的效果，所以可以降低成本和提高处理速度。也就是说，通过使用简化的和更低成本的设备构造，在缩短的时间里能有效地实现半导体基板表面的清洁而没有金属的污染和等离子体的损坏。因此，可以在第一步后以高再现性获得高质量的单晶Si膜或SiGe膜。通过在第一和第二步后进行介电材料的溅射膜沉积而不暴露在大气中的处理或者通过以下方法形成的半导体/绝缘体结具有与在大气下输送的情况相比降低了的界面上的杂质，所述方法包括：在第二步后进行氧化、氮化或氧氮化的第四步；在不暴露于大气中的情况下进行介电材料的溅射膜沉积；和再次进行氧化、氮化或氧氮化的第四步。因此，可以获得可与常规氧化膜的那些相比相当的膜中的界面态密度和固定电荷密度，具有较小滞后的C-V曲线和减小的漏电流，从而获得有利的器件特性。
附图说明
图1是示出本发明中所用的膜沉积设备的示例性构造的示意图。
图2是示出本发明中所用的设备中设置的控制器的示意图。
图3是示出本发明中所用的等离子体表面清洁装置的示例性构造的示意图。
图4是示出本发明中所用的UV-或X-射线激发的自由基的表面清洁装置的示例性构造的示意图。
图5是示出本发明中所用的催化化学激发的自由基的表面清洁装置的示例性构造的示意图。
图6是本发明中所用的输送控制器程序的流程图。
图7是本发明中所用的膜沉积控制器程序的流程图。
图8是示出由本发明的实施例1得到的C-V曲线的图。
图9是示出对于由本发明的实施例1得到的界面态密度和固定电荷密度在具有用氢封端的步骤的方法和没有用氢封端的步骤的方法之间的示例性比较的图。
图10是示出由本发明的实施例1得到的界面态密度和固定电荷密度和常规氧化膜的那些之间的示例性比较的图。
图11是示出由本发明的实施例1得到的等效氧化物厚度(EOT)和漏电流之间关系的图表。
图12是示出由本发明的实施例2得到的等效氧化物厚度(EOT)和漏电流之间关系的图表。
图13是示出通过根据本发明的膜沉积设备制造的MOS-FET结构的图。
具体实施方式
本发明的实施例将描述如下。
实施例1
图1示出膜沉积设备1的构造，其包括表面清洁装置10、CVD膜沉积装置20、氧化/氮化装置30、介电溅射装置40和载荷锁紧装置50，围绕中央转移室60设置。这些装置10、20、30和40通过通道而与转移室60连接，所述通道使得膜沉积用基板(或其上负载基板的托盘)通过和移动穿过其中。通道各自都设置有密封式闸门，其关闭和打开由输送控制器70控制。基板在装置10、20、30、40和50中的输送或处理由输送控制器或各自的处理控制器70至74控制。
在本实施例中，描述涉及图1所示的膜沉积设备1的过程，其包括：进行第一步，使用图3所示的表面清洁装置10以去除硅基板上形成的天然氧化膜；进行第二步，使用CVD膜沉积装置20以使得用氢封端；第三步，通过溅射装置40进行介电材料的溅射膜沉积；和第四步，通过氧化/氮化装置30氧化介电材料。用作样品的基板是具有300mm直径的硅单晶基板5，其通过在清洁空气中静置而覆盖有天然氧化膜。转移室的内部通过载荷锁紧装置50抽真空而排空至1帕以下的真空。将基板通过真空转移室60输送到表面清洁装置10的基板架14上，接着关闭相关密封式闸门。
随后，在图3所示的表面清洁装置10中，将使用Ar作为载气的卤素气体F2从供给管Gas1以100sccm供给等离子体室11，以在等离子体室11中产生等离子体。接着使等离子体通过自由基簇射板12流入反应室13，而且将HF或H2从供给管Gas2供给反应室13。在压力为50帕而且基板架14上硅单晶基板5的基板温度为300℃的条件下，将HF以100sccm供给或将H2以50sccm供给。氧化膜的蚀刻速率随压力降低而增加。蚀刻速率随温度降低而降低。通过将基板表面暴露于氟自由基，能够去除天然氧化膜而不损坏表面的平面性。由此得到的基板表面含有用氟的封端。此后，打开密封式闸门，将基板5通过真空转移室60从清洁装置10移动到CVD膜沉积装置20，由此输送已进行清洁的基板5至为了进行不暴露于大气的用氢封端的第二步而构造的CVD膜沉积装置20。在基板温度设为300℃下，以100sccm供给SiH4。这里，压力是3×10-3帕。这一步骤使得可以取代在第一步用氢清洁后残留的F封端，因此将F封端改变为用氢封端。此外，为了进行第三步，将基板通过真空转移室60从图1所示的CVD膜沉积装置20输送到介电溅射装置40，而不将用氢封端的表面暴露于大气中。作为Hf或HfSi等的溅射膜沉积的结果，形成此类材料的介电膜。已证实：由此形成的介电膜与大气下输送的情况相比，在其界面没有杂质例如碳或金属。其后，将基板通过真空转移室60输送到氧化/氮化装置30而不将介电材料表面暴露在大气下，以使得氧化介电材料的沉积膜，接着在其中进行等离子体和自由基氧化。作为器件特性的评价结果，获得图8至11中所示的数据。
图8是由本发明的实施例1得到的C-V曲线。作为实施例1和现有技术的样品制备的溅射沉积介电膜各自设置了电极并施加以电流从而测量它们各自的电容。测量结果示于图8。根据该结果，与显示约30mV滞后的现有技术相比，实施例1显示小至10mV的滞后。
图9示出对于由本发明中实施例1得到的界面态密度和固定电荷密度在具有用氢封端的步骤的过程和没有用氢封端的步骤的过程之间的示例性比较。通过用氢封端的过程和没有用氢封端的过程制备样品。各样品的界面态密度和固定电荷密度由C-V曲线算出。结果，固定电荷密度为1×1011cm-2以下，界面态密度为1×1011cm-2以下，这证明通过具有用氢封端的过程得到的固定电荷密度和界面态密度与通过没有用氢封端的过程得到的固定电荷密度和界面态密度相当。
由于界面上出现的杂质的量比在大气下输送的情况下要少，所以可以获得可与常规氧化膜相当的膜中的界面态密度和固定电荷密度以及滞后少的有利的C-V曲线，并降低泄漏电流。
图3所示的表面清洁装置具有这样的构造：其中等离子体产生室11和处理室13通过簇射板12互相分开，因此使得处理室13能够主要使用自由基进行处理。由于基于HF2 -离子的蚀刻反应是主要的，所以可以进行具有在SiO2和Si之间高选择率的天然氧化膜去除处理而对基板5没有损坏。自由基可以通过图4所示的UV-或X-射线激发装置或图5所示的催化化学激发产生。
用于引入等离子体室的Gas1以Ar、Kr、Xr或He为载气使用F2或HF气体产生等离子体。通过使等离子体经过簇射板，自由基被引入处理室13。此外，用于引入处理室13的Gas2使用HF或H2气体，以使得能够去除存在于表面上的天然氧化膜。
实施例2
在本实施例中，描述涉及使用图1所示的膜沉积设备1的过程，其包括：进行第一步，使用图3所示的表面清洁装置10以去除Si基板上形成的天然氧化膜；进行第二步，使用CVD膜沉积装置20以使得用氢封端(到此为止与实施例1相同的过程)；将如此处理的基板通过转移室60移动进入氧化/氮化装置30以进行第四步的氧化、氮化或氧氮化；进行第三步，介电材料的溅射膜沉积；然后再次将基板通过转移室60移动进入氧化/氮化装置30以进行第四步的氧化、氮化或氧氮化。用作样品的基板是通过使得在清洁空气中静置而覆盖有天然氧化膜的具有300mm直径的硅单晶基板5。将基板通过真空转移室60输送到表面清洁装置10。随后，在图3所示的表面清洁装置10中，将使用Ar为载气的卤素气体F2以100sccm供应给供给管Gas1，以在等离子体室11中产生等离子体，将HF或H2供应给供给管Gas2。在压力为50帕而且基板温度为300℃的条件下，将HF以100sccm供给或将H2以50sccm供给。氧化膜的蚀刻速率随压力降低而增加。蚀刻速率随温度降低而降低。通过将基板表面暴露于等离子体，能够去除天然氧化膜而不损坏表面的平面性。其后，通过真空转移室60，将基板5输送到为了进行第二步而构造的CVD膜沉积装置20而不暴露于大气。在基板温度设为300℃下，以100sccm供给SiH4。这里，压力是3×10-3帕。这一步骤使得可以将第一步后残留的F封端改变为用氢封端。
此外，为了进行第四步，将基板通过转移室从图1所示的CVD膜沉积装置20输送到氧化/氮化装置30而不将氢封端的表面暴露于大气，接着进行等离子体和自由基氧化、氮化或氧氮化。此后，将基板通过转移室60从氧化/氮化装置30输送到介电溅射装置40而不暴露于大气。作为Hf或HfSi溅射膜沉积的结果，形成Hf的介电膜。已证实：由此形成的介电膜与大气下输送的情况相比，在其界面没有杂质如碳或金属。其后，将基板通过真空转移室60输送到氧化/氮化装置30而不将介电材料表面暴露在大气下，以便氧化介电材料的沉积膜，接着在其中进行等离子体和自由基氧化。作为器件特性的评价结果，从图12可以看出，与包括在大气下输送的情况相比，能够减小泄漏电流。
图10示出由本发明中实施例2得到的界面态密度和固定电荷密度和常规氧化膜的那些之间的示例性比较。根据实施例2和现有技术制备的各样品的界面态密度和固定电荷密度由各样品的C-V曲线算出。结果，固定电荷密度为1×1011cm-2以下，界面态密度为1×1011cm-2以下，这证明根据实施例2获得的特性与根据现有技术获得的那些相当。
实施例3
在本实施例中，描述涉及与各自具有使用图1所示膜沉积设备1的过程的上述实施例1和实施例2不同的方法，其包括：进行第一步，使用图3所示的表面清洁装置10以去除Si基板上形成的天然氧化膜；接着用氢封端表面。用作样品的基板覆盖有SiO2膜，所述SiO2膜具有限定直径为约3μm的未覆盖圆形Si区域的试验图案。在以与上述实施例1相同的方式通过表面清洁装置10去除天然氧化膜之后，在基板温度为300℃和压力保持在10帕的条件下，将基板在从供给管Gas2以5sccm供给SiH4的相同的表面清洁装置10中处理10秒。也就是说，将基板表面在用氟清洁后进行使用SiH4的处理。其后，将基板通过真空转移室60输送到为了进行第二步而构造的CVD装置20，接着在基板温度为600℃和压力保持在10-2帕的条件下，在以10sccm供给SiH4的CVD装置20中进行处理10分钟。
在实施例1和2各自在第一步清洁之后都没有用SiH4处理的情况下，培养时间相对长，而且氢化物仍然不完全，这导致基板处理批次之间膜沉积开始时间不同的情况发生。在第一步之后进行用SiH4处理的实施例3的情况下，培养时间相对短，表面完全用氢封端，而且也不存在批次之间膜沉积开始时间的变化。通过进行第一步中的表面清洁，可以缩短Si或SiGe的膜沉积时间而且使得膜以高再现性生长。这是因为Si或SiGe的生长通过去除吸附在表面的杂质和通过用氢封端表面而得到促进。
根据实施例3，在基板表面温度保持在相同装置中的氢化化合物的热分解温度以下的温度下，或在输送到CVD膜沉积装置而不暴露于大气之后，将基板暴露于氢化物气体，其中将在氟封端步骤中附着于半导体基板表面的F去除，半导体基板(即使当Si和SiO2等通过图案化共存于基板)的表面用氢均匀地封端。在Si或SiGe等的膜沉积的情况下，单晶可以通过将基板温度升高到氢化化合物的热分解温度以上的温度然后将氢或氟封端的表面暴露于SiH4或GeH4气体，来借助CVD装置生长。
在暴露于氢化物的步骤中，通过以下将表面均匀地用氢封端：将已进行氟封端步骤的基板的温度设定到氢化化合物的热分解温度以下的温度；具体地，当氢化物是SiH4时为450℃以下，当氢化物是GeH4时为280℃以下，和当氢化物是Si2H6时为300℃以下。
可用于在暴露于氢化物的步骤中的氢封端处理的气体要满足的条件包括如下条件(1)至(4)：
(1)该气体是在650℃以下的温度下发生热分解的氢化气体；
(2)挥发性金属卤化物作为反应产物生成；
(3)金属不作为器件的污染物的来源。理想的是，该气体是后面的膜沉积步骤中要用到的气体；而且
(4)该气体没有碳。碳化合物的沉积阻碍膜沉积。
满足所有条件(1)至(4)的氢化物气体包括SiH4、GeH4和Si2H6。当要沉积的膜是掺杂的时，可以使用AsH3、PH3或B2H6。(H2具有高键合能，因此不能通过与附着于半导体基板表面的卤素的反应而解离。基于此，为了通过与卤素的反应去除H2，需要800℃以上的温度。然而，器件要求半导体基板的温度应当为650℃以下。氢气与F的反应速率低而且产生易于再附着的HF作为反应产物。因此，不能获得满意的F去除效果)。
此外，在暴露于氢化物气体的步骤中的氢封端处理中，与为了稳定用于膜沉积的SiH4气体的条件不同，将半导体基板暴露于氢化化合物气体(SiH4)的温度、压力和时间条件，需要满足如下要求，其中所述氢化化合物气体(SiH4)用于与半导体基板表面的F反应从而去除F和用H封端表面。
(1)温度
当卤素，例如氟出现于处于氢化化合物气体的热分解温度以下的温度下的半导体基板表面上时，氢化化合物气体仅通过与卤素的反应而分解。由于SiH4例如在450℃下热分解，当卤素所附着的基板温度低于450℃时，SiH4与基板表面的卤素反应从而分解。当基板温度变为450℃以上时，SiH4在基板表面热分解致使Si在基板表面成核，这将干扰要沉积在其上的膜的晶体结构并且阻碍控制膜的掺杂量和浓度比。(在膜沉积期间，SiH4在放电前在高温下瞬间流过基板，这不是问题，因为每当此类流动的期间短时，对于各批次的处理条件可以设置不变。)因此，暴露于氢化化合物气体的半导体基板的温度需要设为低于氢化化合物气体的热分解温度。(理想的是，基板温度是如此高的程度以致使反应充分地进行。)
当氢化化合物气体是SiH4时，基板温度为约450℃以下。
当氢化化合物气体是GeH4时，基板温度为约280℃以下；
当氢化化合物气体是Si2H6时，基板温度为约300℃以下。
(2)压力
压力范围从10-2帕至101帕。压力需要足够高以使反应发生但低至不会使得再附着发生的程度。在UHV-epi的情况下，膜沉积的压力是10-2至100帕，在PCVD-depo的情况下是10-1至102帕，在PVD的情况下是10-1至100帕。
(3)时间
使SiH4气体在用F封端的Si表面流动至少1分钟，这等同于Si蚀刻2nm以去除F和同时用H封端表面。
图1所示的膜沉积设备1包括用于原位执行一系列处理的控制器，所述控制器各自设置在包括处理装置和输送装置的每一装置上。也就是说，构造输送控制器70以接收来自相关装置在其输入部的输入信号，使得处理器执行根据流程表要完成的处理而编程的输送程序，而且把将基板通过真空转移室从一个处理装置移动到另一个装置的指令输出给器件。各自构造处理控制器A至D(71至74)以接收来自每一处理装置的输入信号，执行根据流程表要完成的处理而编程的程序，而且输出进行操作的指令至处理装置。图2示出控制器70或控制器71至74的每一个的构造，包含输入部82，具有程序和数据的存储部83，处理器84和输出部85。基本上，每个控制器具有用于控制相关处理设备的计算机构造。
图6示出通过输送控制器70和处理控制器A至D(71至74)进行的控制。在步骤610中提供覆盖有天然氧化膜的Si基板。输送控制器70进行控制，以致转移室通过载荷锁紧装置50(步骤611)来调节。此外，输送控制器70发出调节表面清洁装置10的真空度到10至1×10-4帕以上的指令并且使得基板S通过转移室60移入表面清洁装置10并将其置于基板架上。处理控制器A71控制用于使基板5进行上述实施例1至3中任一实施例所描述的表面清洁处理的工序(步骤613)。
输送控制器70进行控制，以致将CVD膜沉积装置20抽空至真空度为1×10-4帕以下，接着使得表面清洁装置10中的基板5通过转移室60移入CVD膜沉积装置20中。
处理控制器B 72进行控制，以致上述实施例1至3中任一实施例所描述的氢封端处理在CVD膜沉积装置20中进行(步骤615)。输送控制器根据是否如实施例1中此后立即进行介电溅射膜沉积处理或者如实施例2中进行氧化/氮化膜沉积处理来不同地控制(步骤616)。在实施例1的情况下，输送控制器设定介电溅射装置40中的真空度至1×10-4帕以下并使CVD膜沉积装置20中用氢封端的基板5通过转移室60移入介电溅射装置40中(步骤619)。
处理控制器D73进行控制，以致根据上述实施例1至3中任一实施例的膜沉积处理在介电溅射装置40中进行(步骤620)。正如在实施例1中，输送控制器70设定氧化/氮化装置30中的真空度至1×10-4帕以下并使介电溅射装置40中的基板5通过转移室60移入氧化/氮化装置30中(步骤621)。处理控制器C74进行控制，以致根据实施例1的处理在氧化/氮化装置30中进行(步骤622)。此后，输送控制器70使载荷锁紧装置50打开以致转移室60的内部对空气开放(步骤623)。
另一方面，在实施例2的情况下，输送控制器70设定氧化/氮化装置30中的真空度至1×10-4帕以下，接着使CVD膜沉积装置20中氢封端的基板5通过转移室60移入氧化/氮化装置30中(步骤617)。处理控制器C74进行控制，以致氧化/氮化装置30进行根据实施例2的处理或其在其中的处理(步骤618)。氧化/氮化处理后要进行的控制与实施例1中相同。因此，完成根据本发明设备的控制。
图7示出根据上述实施例3的表面清洁装置10中的处理步骤21和22及CVD装置中的处理步骤23。步骤21是与实施例1和2中同样的处理。步骤22是在以下条件下附加的10秒钟处理，所述条件为：将SiH4从供给管Gas2以5ccm供给；将基板温度设为300℃；而且将压力设为10帕。此后，将基板5移入CVD装置20中，接着进行氢封端处理。该处理在以下条件下在步骤23中进行10分钟，所述条件为：将SiH4以10ccm供给；将基板温度设为600℃；而且将压力保持在10-2帕。
图13中所示的MOS场效应晶体管(FET)90是通过根据本发明的上述过程制备的。将HfO膜用作栅电极94下层的介电栅绝缘膜95，所述栅电极94位于Si基板91的源区92和漏区93之间。其它可用的用于栅绝缘膜95的材料包括HfN、HfON、HfLaO、HfLaN、HfLaON、HfAlLaO、HfAlLaN、HfAlLaON、LaAlO、LaAlN、LaAlON、LaO、LaN和LaON。这些材料的介电常数落入3.9至100的范围。固定电荷密度在0至1×1011cm-2的范围内。栅绝缘层具有0.5至5.0nm范围内的厚度。界面态密度为1×1011cm-2以下。栅绝缘膜显示出图8中所示的改进的滞后特性(10mV)。
这里所用的“固定电荷”，又称作“固定氧化物电荷”，意味着在SiO2膜中存在并且处于固定状态而不通过电场等移动的电荷。固定氧化物电荷通过氧化膜的结构缺陷产生而且依赖于氧化膜形成的情况和热处理。通常，由硅的悬键所致的正固定电荷存在于Si-SiO2界面。固定氧化物电荷使MOS结构的C-V特性沿栅电压轴线转换。固定电荷密度通过C-V方法测量。
图13中所示的MOS-FET的栅电极94可以包含金属例如Ti、Al、TiN、TaN或W，多晶硅(B(硼)掺杂的：p型或P(磷)掺杂的：n型)、或Ni-FUSI(全硅化物)。
根据本发明的通过介电膜如Hf的溅射膜沉积接着进行介电膜的氧化/氮化而不暴露于大气而形成的半导体/绝缘体接合，与通过包括在大气下输送的过程形成的接合相比，固定电荷和界面态降低。因此，获得包括具有如图8所示的滞后减小的C-V曲线和减小的漏电流合适的器件特性。“界面态”意味着在不同类型的半导体之间的接合的界面上或半导体和金属或绝缘体之间的接合的界面上产生的电子能级。原子间的键被打破，推定在形成接合的半导体表面称作“悬键”的非键合状态，结果是产生能够捕获电荷的能级。界面上存在的杂质和缺陷也产生能级，例如界面态，其能捕获电荷。界面态，一般来说，显示出慢响应时间且不稳定，因此频繁地对器件特性产生不良效果。因此，可以说界面态的数量越少，界面越好。界面态密度通过C-V方法测量。

Claims (24)

1.一种制备半导体器件的方法，其包含：
第一步，通过以下清洁半导体基板表面：引入至少包含F2或HF的气体至具有以下构造的表面清洁装置的等离子体产生室中，在所述构造中，等离子体产生室和处理室通过簇射板互相分开，从而在等离子体产生室中产生等离子体；和引入包含于来自等离子体产生室的等离子体的自由基至处理室中，同时引入至少包含H2气体或HF气体的气体至处理室中；和
第二步，将已进行第一步的半导体基板表面暴露于氢化物，所述基板处在比氢化物的热分解温度低的温度下。
2.根据权利要求1所述的制备半导体器件的方法，其中所述第一步和第二步在所述表面清洁装置中进行。
3.根据权利要求1所述的制备半导体器件的方法，所述方法包含在所述第二步后，将所述基板暴露于包括SiH4、GeH4或Si2H6的氢化物气体，所述基板处在与其中暴露所述基板的所述包括SiH4、GeH4或Si2H6的氢化物气体的热分解温度相同或更高的温度下。
4.根据权利要求1所述的制备半导体器件的方法，其中所述第一步和第二步在所述表面清洁装置中进行，
所述方法包括在进行所述第一步和第二步后，输送所述半导体基板至CVD装置，然后将所述基板暴露于包括SiH4、GeH4或Si2H6的氢化物气体。
5.根据权利要求4所述的制备半导体器件的方法，所述方法进一步包含第三步，在半导体器件表面上，形成介电膜。
6.根据权利要求5所述的制备半导体器件的方法，其中，所述第三步包括在半导体器件表面上，Hf、HfSi、HfLa、HfAlLa、LaAl和La的一种以上溅射膜沉积，从而形成介电膜。
7.根据权利要求5所述的制备半导体器件的方法，所述方法进一步包含第四步，通过所述介电膜的氧化、氮化或氧氮化，将所述介电膜变为绝缘膜。
8.根据权利要求7所述的制备半导体器件的方法，其中，通过在所述第一步至第四步期间经由转移室移动所述半导体基板，在不暴露所述基板表面于大气下，进行所述第一步至第四步。
9.根据权利要求7所述的制备半导体器件的方法，其中，所述绝缘膜为MOSFET的栅绝缘膜。
10.根据权利要求2所述的制备半导体器件的方法，其中，所述第二步使用在不高于650℃温度下热分解的氢化物。
11.根据权利要求3所述的制备半导体器件的方法，其中，所述将基板暴露于包括SiH4、GeH4或Si2H6的氢化物气体的步骤包括提高所述基板温度至不低于所述包括SiH4、GeH4或Si2H6的氢化物气体的热分解温度的温度，从而使得在所述基板上生长半导体单晶。
12.根据权利要求1所述的制备半导体器件的方法，其中，在CVD装置中进行所述第二步；所述半导体基板在所述第一步后通过转移室从所述清洁装置移至所述CVD装置，并将其通过所述第二步暴露于所述氢化物，而不将通过第一步已经清洁的半导体基板表面暴露于大气。
13.根据权利要求1所述的制备半导体器件的方法，所述方法进一步包含第三步，在已进行所述第二步的半导体器件表面上，形成介电膜。
14.根据权利要求13所述的制备半导体器件的方法，其中，所述第三步包括在已进行所述第二步的半导体器件表面上，Hf、HfSi、HfLa、HfAlLa、LaAl和La的一种以上溅射膜沉积，从而形成介电膜。
15.根据权利要求13所述的制备半导体器件的方法，所述方法进一步包含第四步，通过所述介电膜的氧化、氮化或氧氮化，将所述介电膜变为绝缘膜。
16.根据权利要求15所述的制备半导体器件的方法，其中，通过在所述第一步至第四步期间经由转移室移动所述半导体基板，在不暴露所述基板表面于大气下，进行所述第一步至第四步。
17.根据权利要求15所述的制备半导体器件的方法，其中，所述绝缘膜为所述半导体器件的栅绝缘膜。
18.根据权利要求1所述的制备半导体器件的方法，其中所述第二步使用在不高于650℃温度下热分解的氢化物。
19.根据权利要求1所述的制备半导体器件的方法，所述方法进一步包含：在所述第二步后，将基板通过转移室移动进入氧化/氮化装置以进行氧化、氮化或氧氮化；第三步，介电材料的溅射膜沉积；和第四步，通过所述介电膜的氧化、氮化或氧氮化，将通过所述第三步已经形成的介电膜变为绝缘膜。
20.一种制备半导体器件的设备，其包含控制器，所述控制器控制根据权利要求1或8所述的方法的各步骤，同时控制半导体基板的输送。
21.根据权利要求20所述的制备半导体器件的设备，其中，为了在真空下自始至终进行一系列步骤，所述控制器包含为进行各步骤而构造的处理控制器和为输送所述基板而构造的输送控制器。
22.根据权利要求21所述的制备半导体器件的设备，其中，所述处理控制器包括控制各步骤中的处理的处理程序。
23.一种制备半导体器件的设备，所述设备包括：
转移室；
第一处理装置和第二处理装置，其通过密封式闸门连接至所述转移室，所述第二处理装置为CVD膜沉积装置；
输送控制器，其为控制密封式闸门的关闭和打开而构造；和
处理控制器，其为控制通过所述第一和第二处理装置进行的基板处理步骤而构造，其中
所述输送控制器装载有以如下方式控制所述密封式闸门的程序：将所述基板输送至所述第一处理装置，并在完成通过所述第一处理装置的处理后，将所述基板通过转移室输送至所述第二处理装置；
所述第一处理装置为具有以下构造的表面清洁装置，在所述构造中，等离子体产生室和处理室通过簇射板互相分开；
所述处理控制器装载有以如下方式控制所述第一处理装置的程序：引入至少包含F2或HF的气体至等离子体产生室中，从而在等离子体产生室中产生等离子体，并将包含于所述等离子体中的自由基从等离子体产生室中通过簇射板引入处理室中，同时引入至少包含H2气体或HF气体的气体至处理室中；和
所述处理控制器还装载有以如下方式控制所述第二处理装置的程序：将已移入所述第二处理装置的半导体基板表面暴露于氢化物，使所述半导体基板的温度低于所述氢化物的热分解温度。
24.根据权利要求23所述的制备半导体器件的设备，其中，所述处理控制器具有其中存储装载的程序的存储部。
CN200780053807XA 2007-05-15 2007-05-15 半导体器件的制备方法 Active CN101765905B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/059931 WO2008139621A1 (ja) 2007-05-15 2007-05-15 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN101765905A CN101765905A (zh) 2010-06-30
CN101765905B true CN101765905B (zh) 2012-07-18

Family

ID=40001850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780053807XA Active CN101765905B (zh) 2007-05-15 2007-05-15 半导体器件的制备方法

Country Status (5)

Country Link
US (1) US7807585B2 (zh)
JP (1) JP4503095B2 (zh)
KR (1) KR101157938B1 (zh)
CN (1) CN101765905B (zh)
WO (1) WO2008139621A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4911413B2 (ja) * 2008-03-14 2012-04-04 独立行政法人産業技術総合研究所 酸化物薄膜形成装置
US8828852B2 (en) * 2009-12-10 2014-09-09 California Institute Of Technology Delta-doping at wafer level for high throughput, high yield fabrication of silicon imaging arrays
US8431955B2 (en) * 2010-07-21 2013-04-30 International Business Machines Corporation Method and structure for balancing power and performance using fluorine and nitrogen doped substrates
US9177791B2 (en) * 2013-12-13 2015-11-03 Intermolecular, Inc. Systems and methods for forming semiconductor devices
JP2017092191A (ja) * 2015-11-06 2017-05-25 株式会社デンソー 炭化珪素半導体装置
CN112185852B (zh) * 2020-09-21 2023-08-18 武汉光谷航天三江激光产业技术研究院有限公司 用于半导体器件封装的可搬运级联式百级洁净装置及方法
JP7374961B2 (ja) * 2021-07-27 2023-11-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496226A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
JPH10147877A (ja) 1996-11-19 1998-06-02 Kokusai Electric Co Ltd ガスクリーニング方法
US6051151A (en) * 1997-11-12 2000-04-18 International Business Machines Corporation Apparatus and method of producing a negative ion plasma
JP2000100790A (ja) * 1998-09-22 2000-04-07 Canon Inc プラズマ処理装置及びそれを用いた処理方法
US6511575B1 (en) * 1998-11-12 2003-01-28 Canon Kabushiki Kaisha Treatment apparatus and method utilizing negative hydrogen ion
US6313042B1 (en) 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
JP4378806B2 (ja) 1999-09-28 2009-12-09 日本電気株式会社 Ｃｖｄ装置およびその基板洗浄方法
US6406929B1 (en) * 2000-06-21 2002-06-18 University Of Vermont And State Agricultural College Structure and method for abrupt PN junction diode formed using chemical vapor deposition processing
JP4016598B2 (ja) 2001-01-16 2007-12-05 株式会社日立製作所 半導体装置の製造方法
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
JP3997859B2 (ja) 2002-07-25 2007-10-24 株式会社日立製作所 半導体装置の製造方法および製造装置
CN101457338B (zh) * 2003-02-14 2011-04-27 应用材料股份有限公司 利用含氢自由基清洁自生氧化物的方法和设备
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-144028A 2001.05.25

Also Published As

Publication number Publication date
KR20100005126A (ko) 2010-01-13
JPWO2008139621A1 (ja) 2010-07-29
JP4503095B2 (ja) 2010-07-14
US20100075508A1 (en) 2010-03-25
WO2008139621A1 (ja) 2008-11-20
KR101157938B1 (ko) 2012-06-22
CN101765905A (zh) 2010-06-30
US7807585B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
US5403434A (en) Low-temperature in-situ dry cleaning process for semiconductor wafer
CN101765905B (zh) 半导体器件的制备方法
JP5005170B2 (ja) 超高品質シリコン含有化合物層の形成方法
US20100221895A1 (en) Surface treatment apparatus and surface treatment method
US20080246101A1 (en) Method of poly-silicon grain structure formation
US20070238302A1 (en) Sequential oxide removal using fluorine and hydrogen
US7524769B2 (en) Method and system for removing an oxide from a substrate
US7655549B2 (en) Method for depositing a metal gate on a high-k dielectric film
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JPH08236464A (ja) 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
WO2001041544A2 (en) Deposition of gate stacks including silicon germanium layers
WO2020189288A1 (ja) 成膜方法および成膜装置
US20070039924A1 (en) Low-temperature oxide removal using fluorine
JP2681098B2 (ja) シリコン含有層の形成方法
US9093269B2 (en) In-situ pre-clean prior to epitaxy
JP5336070B2 (ja) 選択エピタキシャル成長プロセスの改良方法
Wu et al. Influence of surface treatment prior to ALD high-/spl kappa/dielectrics on the performance of SiGe surface-channel pMOSFETs
JP3194547B2 (ja) 多結晶シリコン層の製造方法
US20220375747A1 (en) Flowable CVD Film Defect Reduction
US11367614B2 (en) Surface roughness for flowable CVD film
JPH07307332A (ja) 表面清浄化法および薄膜形成法
JP2004079753A (ja) 半導体装置の製造方法
Lucovsky et al. Multichamber Integrated Deposition System For Silicon Based Dielectric Films
Moslehi et al. Advanced single-wafer sequential multiprocessing techniques for semiconductor device fabrication
Hsu et al. Remote Plasma-Enhanced Chemical Vapor Deposition of Epitaxial Silicon on Silicon (100) at 150° C

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant