JPS58137218A - シリコン単結晶基板の処理方法 - Google Patents
シリコン単結晶基板の処理方法Info
- Publication number
- JPS58137218A JPS58137218A JP57019115A JP1911582A JPS58137218A JP S58137218 A JPS58137218 A JP S58137218A JP 57019115 A JP57019115 A JP 57019115A JP 1911582 A JP1911582 A JP 1911582A JP S58137218 A JPS58137218 A JP S58137218A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal substrate
- hydrogen plasma
- treatment
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 239000013078 crystal Substances 0.000 title claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 35
- 239000010703 silicon Substances 0.000 title claims abstract description 35
- 238000011282 treatment Methods 0.000 title description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000001257 hydrogen Substances 0.000 claims abstract description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 22
- 230000001133 acceleration Effects 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 15
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000004381 surface treatment Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 19
- 229910052799 carbon Inorganic materials 0.000 description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000011866 long-term treatment Methods 0.000 description 1
- 210000003141 lower extremity Anatomy 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコン結晶基板上に作９付けられる電子デバ
イスの製造プロセスに関し、４ＩＫ結晶性を向上させデ
バイス特性を向上させる丸めの処理方法に係る。
イスの製造プロセスに関し、４ＩＫ結晶性を向上させデ
バイス特性を向上させる丸めの処理方法に係る。
シリコン結晶基板は通常チ冒りラウルスキー法（Ｃ２法
）と浮遊゛帯域法（ＦＺ法）Ｋよって作られた結晶を切
断して作られている。Ｃｚ法はいわゆる引上が法であ）
、大口径結晶が比較的安価に得られるため現在量も多く
使用されている。又、太陽電池を安価に生産する目的で
リボン状シリコンの引上げも検討されている。このよう
にして製作されたシリコン結晶基板を用いて、電子デバ
イスが作９付けられているが、該電子デバイ′スの特性
が詳細に検討され・て、シリコン結晶基板の品位とＬ８
Ｉなどの電子デバイスの熱処理を伴なう製造プロセスで
の挙動やデバイス特性の対応が明らかにされるよう−な
った。その例としてはルツボや雰囲気よ〕結晶中に取込
まれた過飽和の酸素が作る複合体と相関のあるスワール
（渦）と呼ばれる欠陥やカーボンが析出して作るプレシ
ピティト（沈澱物）などかあ、９、又低品位原料からの
他の制御できない不純物の混入や複合体の混入がある。
）と浮遊゛帯域法（ＦＺ法）Ｋよって作られた結晶を切
断して作られている。Ｃｚ法はいわゆる引上が法であ）
、大口径結晶が比較的安価に得られるため現在量も多く
使用されている。又、太陽電池を安価に生産する目的で
リボン状シリコンの引上げも検討されている。このよう
にして製作されたシリコン結晶基板を用いて、電子デバ
イスが作９付けられているが、該電子デバイ′スの特性
が詳細に検討され・て、シリコン結晶基板の品位とＬ８
Ｉなどの電子デバイスの熱処理を伴なう製造プロセスで
の挙動やデバイス特性の対応が明らかにされるよう−な
った。その例としてはルツボや雰囲気よ〕結晶中に取込
まれた過飽和の酸素が作る複合体と相関のあるスワール
（渦）と呼ばれる欠陥やカーボンが析出して作るプレシ
ピティト（沈澱物）などかあ、９、又低品位原料からの
他の制御できない不純物の混入や複合体の混入がある。
これらは電子デバイスにおいて、少なからずキャリアの
ライフタイムを低下させる原因となりている。
ライフタイムを低下させる原因となりている。
その他にも結晶の不完全性が存在するために電子デバイ
スにおいて問題を発生させている。
スにおいて問題を発生させている。
そこで、結晶育成時に治具や育成条件の最適化の検討が
行われているが微小欠陥を誘発しない低酸素や低カーボ
ン濃度の結晶を育成するのは極めて困難である。−力量
価格基板の供給のためＫは酸素、カーボンのみならず不
純物による制御できない汚染はある程度許容する必要が
ある。又ゲッタリンク処理も提案されているがこれらす
べてに対応できるものでなく、処理方法も繁雑であル。
行われているが微小欠陥を誘発しない低酸素や低カーボ
ン濃度の結晶を育成するのは極めて困難である。−力量
価格基板の供給のためＫは酸素、カーボンのみならず不
純物による制御できない汚染はある程度許容する必要が
ある。又ゲッタリンク処理も提案されているがこれらす
べてに対応できるものでなく、処理方法も繁雑であル。
高温で長時間の処理が必要なものであった。
本発明の目的はシリコン結晶基板中に含まれている欠陥
や欠陥と結び付いた不純物や複合物などによシミ気的Ｋ
Ｉｋ化し九欠陥個所を改善する新規な処理方法を提供す
ることであり、電子デバイスのキャリアライフタイムを
低下させる要因を減少させデバイス特性の向上を計るこ
とにある。
や欠陥と結び付いた不純物や複合物などによシミ気的Ｋ
Ｉｋ化し九欠陥個所を改善する新規な処理方法を提供す
ることであり、電子デバイスのキャリアライフタイムを
低下させる要因を減少させデバイス特性の向上を計るこ
とにある。
我々はシリコン結晶中に導入される種々の欠陥について
詳細な検討を加えたが、結晶育成時に導入される欠陥と
電子デバイスの製造プロセスで導入される欠陥のすべて
を改善できる熱処理方法を見い出すことは困難であシ、
プロセス最＃！には、新たな欠陥も含む場合も多かりた
。しかし、従来の高温長時間の熱処理や繁雑な処理を行
なわすとも低温短時間で比較的簡単な処理を行うことで
上述した欠陥勢を改善できる処理方法を新九に発見した
。かかる処理方法は水素プラズマ処理であハ多結晶シリ
コンの結晶粒界の改善にも効果があることが我々初めい
くつかの報告がある。水素プラズマ処理するとシリコン
の未結合手が水素で補償されて局在準位ｖ！１度が減少
する効果があるが、さらに我々の詳細な研究によりて、
上述した単結晶中に含まれる欠陥や不純物とか複合物が
欠陥と結び付いた物などにも、それらを改善する効果の
あることが新たに見い出され丸ものである。
詳細な検討を加えたが、結晶育成時に導入される欠陥と
電子デバイスの製造プロセスで導入される欠陥のすべて
を改善できる熱処理方法を見い出すことは困難であシ、
プロセス最＃！には、新たな欠陥も含む場合も多かりた
。しかし、従来の高温長時間の熱処理や繁雑な処理を行
なわすとも低温短時間で比較的簡単な処理を行うことで
上述した欠陥勢を改善できる処理方法を新九に発見した
。かかる処理方法は水素プラズマ処理であハ多結晶シリ
コンの結晶粒界の改善にも効果があることが我々初めい
くつかの報告がある。水素プラズマ処理するとシリコン
の未結合手が水素で補償されて局在準位ｖ！１度が減少
する効果があるが、さらに我々の詳細な研究によりて、
上述した単結晶中に含まれる欠陥や不純物とか複合物が
欠陥と結び付いた物などにも、それらを改善する効果の
あることが新たに見い出され丸ものである。
本発明によれｄデバイスが形成される前もしくはデバイ
スが形成され先後のシリロン結晶基板を水素プラズマ放
電中で熱処理することを特徴とするシリコン結晶基板の
処理方法が得られる。
スが形成され先後のシリロン結晶基板を水素プラズマ放
電中で熱処理することを特徴とするシリコン結晶基板の
処理方法が得られる。
さらに本発明によれば、デバイスが形成される前もしく
はデバイスが形成された後のシリコン結晶基板を九は該
シリコン結晶基板ホルダーに員のイオン加速バイアスを
印加しながら水素プラズマ款電中で熱処理することを特
徴とするシリコン結晶基板の処理方法が得られる。
はデバイスが形成された後のシリコン結晶基板を九は該
シリコン結晶基板ホルダーに員のイオン加速バイアスを
印加しながら水素プラズマ款電中で熱処理することを特
徴とするシリコン結晶基板の処理方法が得られる。
前記本発明のシリコン結晶基板の処理方法によれば、低
温短時間で比較的簡単な処理によって結晶基板中に導入
された電気的な欠陥個所を改善できたことをエッチピッ
トや電子顕微鏡や電子ビーム誘起電ｍ（ＩＢＩｃ）像観
察によって確認できた。
温短時間で比較的簡単な処理によって結晶基板中に導入
された電気的な欠陥個所を改善できたことをエッチピッ
トや電子顕微鏡や電子ビーム誘起電ｍ（ＩＢＩｃ）像観
察によって確認できた。
又被処理基板もしくは基板ホルダーに負のイオン加速バ
イアスを印加して処理するとよ）低温度、短時間化中、
よシ効果的に電気的な欠陥個所を改善できた。典形的な
電気的特性の改善は接合の電流−電圧特性に見られた。
イアスを印加して処理するとよ）低温度、短時間化中、
よシ効果的に電気的な欠陥個所を改善できた。典形的な
電気的特性の改善は接合の電流−電圧特性に見られた。
又太陽電池セルの効率が向上することでも確認できた。
さらにこれらの効果は、ＩＩＩＩＫ注意を払わず育成し
たシリコン結晶に含まれる制御されていない不純物や欠
陥が存在するシリコン結晶基板に対する処理効果が著し
いことが確認され、低品位な低価格シリコン基板を用い
た電子デバイス特性を向上でき゛た。
たシリコン結晶に含まれる制御されていない不純物や欠
陥が存在するシリコン結晶基板に対する処理効果が著し
いことが確認され、低品位な低価格シリコン基板を用い
た電子デバイス特性を向上でき゛た。
本発明のシリコン結晶基板の処理に用いられる処理装置
は水素ガス導入口を備え、該水素ガスを放電励起の機能
を備え、イオン加速用バイアスが印加可能な真空装置で
あれば曳く、既成の装置及び既成の手１［Ｋよる操作で
良い。
は水素ガス導入口を備え、該水素ガスを放電励起の機能
を備え、イオン加速用バイアスが印加可能な真空装置で
あれば曳く、既成の装置及び既成の手１［Ｋよる操作で
良い。
以下本発明の実施例について詳ＩＩＫ説明する。
実施例１゜
表面処理およびオー建ツク電極等所定の１穆の施され九
りエハー状シリコン結晶基板が用意された。骸シリコン
結晶基板が公知の水素プラズマ処理装置の基板ホルダー
に基板表面が水素プラズマにさらされるように装填され
た。水素プラズマ中で該基板が４００℃に保たれ約８時
間処理されたしかる後該基板が取９出され、シ冒ットキ
ー電極が絖〈工程として作９付けられた・本発明を実施
し九シリコン結晶基板上のシ曹ットキー接合の電流−電
圧特性を測定したところ第１図に示す結果が得られた。
りエハー状シリコン結晶基板が用意された。骸シリコン
結晶基板が公知の水素プラズマ処理装置の基板ホルダー
に基板表面が水素プラズマにさらされるように装填され
た。水素プラズマ中で該基板が４００℃に保たれ約８時
間処理されたしかる後該基板が取９出され、シ冒ットキ
ー電極が絖〈工程として作９付けられた・本発明を実施
し九シリコン結晶基板上のシ曹ットキー接合の電流−電
圧特性を測定したところ第１図に示す結果が得られた。
ここで１ｌｌＦｉ順方向特性で、１１２ａ逆方向特性で
ある。ところが、本発明を実施しないシリコン結晶基板
上の同様なショットキー接合の電流−電圧特性を測定す
ると、順方向特性として１２１、逆方向特性として１２
２のような結果が得られてお多、これらの特性が本発明
を実施することＫよＬそれぞれ１１１．１１２ Ｋ示す
特性に改善されたものである。又このように電気的特性
が改善されたのは、微小欠陥が極めて減少したためであ
ることがエッチピットと電子顕微鏡観察によって見とめ
られ、使用し九シリコン結晶基板中に含まれる酸素など
Ｋよって誘起された微小欠陥や結晶育成時に発生した欠
陥シよび電子デバイス素子製造のプロセス中に発生した
欠陥などが改善された。
ある。ところが、本発明を実施しないシリコン結晶基板
上の同様なショットキー接合の電流−電圧特性を測定す
ると、順方向特性として１２１、逆方向特性として１２
２のような結果が得られてお多、これらの特性が本発明
を実施することＫよＬそれぞれ１１１．１１２ Ｋ示す
特性に改善されたものである。又このように電気的特性
が改善されたのは、微小欠陥が極めて減少したためであ
ることがエッチピットと電子顕微鏡観察によって見とめ
られ、使用し九シリコン結晶基板中に含まれる酸素など
Ｋよって誘起された微小欠陥や結晶育成時に発生した欠
陥シよび電子デバイス素子製造のプロセス中に発生した
欠陥などが改善された。
実施例λ
Ｐ−ロ接合やオーミック電極などによる電子デバイス素
子が作〕付けられ、かつ洗浄などの表面処理など所定の
工程の施されたシリコン結晶基板が用意されえ、実施例
１と同様の水素プラズマ処理装置を用い、同様の手順で
処理されえ。ただし、処理温度は３３０℃で、処理時間
は１時間行われえ、又、該基板が装填され九基板ホルダ
ーに負のバイアーを加えて種々の処理がなされ九、取り
出されえ該基板の評価が行われた。Ｐ−ｔｒ接合の順方
向電流−電圧特竺をそれぞれ測定し九ところ、１１ｇ２
図に示すような結果が得られた。水素プラズマ処理の無
処理の場合は２１、バイアス電圧１００Ｖの場合２２％
２５０ｖの場合２３、および５００Ｖの場合２４に示す
ような特性が得られ丸。これらを比較すると明らかにバ
イアス電圧をより印加した場合が処理効果が高いことが
わかる、又実施例１の結果、とも比較すれば、バイアス
電圧を印加した場合、処理時間の短縮が計れることがわ
かった。ちなみに１使用され九シリコン結晶基板中に含
まれる制御せずに取９込まれた不純物量を調べたところ
、ムＬ ｅ ＣＩＺ ｅ Ｆ＠ ＠およびＣ，Ｏなどが
１０１６ｃｍ””台の高い濃度で混入していることがわ
かった。一般的に１これらの不純物が混入するとダイオ
ード接合の順方向低電界電流が増加すると云われており
、又これらは結晶の積層欠陥とも相関があると云われて
いる。本発明を実施した場合これらによる電気的欠点が
改善され、該電流成分が減少することから、該電流成分
に寄与していると云われる上記不純物や欠陥が改善され
た。
子が作〕付けられ、かつ洗浄などの表面処理など所定の
工程の施されたシリコン結晶基板が用意されえ、実施例
１と同様の水素プラズマ処理装置を用い、同様の手順で
処理されえ。ただし、処理温度は３３０℃で、処理時間
は１時間行われえ、又、該基板が装填され九基板ホルダ
ーに負のバイアーを加えて種々の処理がなされ九、取り
出されえ該基板の評価が行われた。Ｐ−ｔｒ接合の順方
向電流−電圧特竺をそれぞれ測定し九ところ、１１ｇ２
図に示すような結果が得られた。水素プラズマ処理の無
処理の場合は２１、バイアス電圧１００Ｖの場合２２％
２５０ｖの場合２３、および５００Ｖの場合２４に示す
ような特性が得られ丸。これらを比較すると明らかにバ
イアス電圧をより印加した場合が処理効果が高いことが
わかる、又実施例１の結果、とも比較すれば、バイアス
電圧を印加した場合、処理時間の短縮が計れることがわ
かった。ちなみに１使用され九シリコン結晶基板中に含
まれる制御せずに取９込まれた不純物量を調べたところ
、ムＬ ｅ ＣＩＺ ｅ Ｆ＠ ＠およびＣ，Ｏなどが
１０１６ｃｍ””台の高い濃度で混入していることがわ
かった。一般的に１これらの不純物が混入するとダイオ
ード接合の順方向低電界電流が増加すると云われており
、又これらは結晶の積層欠陥とも相関があると云われて
いる。本発明を実施した場合これらによる電気的欠点が
改善され、該電流成分が減少することから、該電流成分
に寄与していると云われる上記不純物や欠陥が改善され
た。
実施例３゜
実施例２で用いた基板と同様圧電子デバイス素子が作シ
付けられたシリコン結晶基板が用意された。ただし、該
基板はカーボンもしくは酸素とカーボンの含有する濃度
の異なる種々の基板が用いられた。又実施例２と同様な
水素プラズマ処理装置が用いられ、同様に基板が装填さ
れ、おのおの処理源ｆ３５０℃、処理時間３０分、バイ
アス電圧５００ｖの同一条件で処理された。しかる後肢
基板が取り出され、ダイオード構造を有する典形的な電
子デバイス素子としての太陽電池セルを作る公知のプロ
セスが施された。かがる太陽電池セルの本発明を実施し
た場合と実施しない場合（無処理）とのセル効率の比っ
まシセル効率の改善率を、使用した基板中に含まれたカ
ーボン、厳素などの不純物量に対して評価した結果を第
３図に示す。基板中にカーボンが極めて多量に含まれて
いる基板を使用した場合が３１、カーボンの他に酸素も
極めて多量に含まれている基板を使用した場合が３２に
示すような結果が得られた。これらの結果は、基板中に
多量の不純物を含んだ場合に水素プラズマ処理効果が大
であり、制御されていない不純物を多量に含む低品位基
板の電子デバイス素子への使用を可能にする。仁のむと
は低価格化に著しく貢献するもので、本発明のシリコン
結晶の水素プラズマ処理は工業的に有用である。
付けられたシリコン結晶基板が用意された。ただし、該
基板はカーボンもしくは酸素とカーボンの含有する濃度
の異なる種々の基板が用いられた。又実施例２と同様な
水素プラズマ処理装置が用いられ、同様に基板が装填さ
れ、おのおの処理源ｆ３５０℃、処理時間３０分、バイ
アス電圧５００ｖの同一条件で処理された。しかる後肢
基板が取り出され、ダイオード構造を有する典形的な電
子デバイス素子としての太陽電池セルを作る公知のプロ
セスが施された。かがる太陽電池セルの本発明を実施し
た場合と実施しない場合（無処理）とのセル効率の比っ
まシセル効率の改善率を、使用した基板中に含まれたカ
ーボン、厳素などの不純物量に対して評価した結果を第
３図に示す。基板中にカーボンが極めて多量に含まれて
いる基板を使用した場合が３１、カーボンの他に酸素も
極めて多量に含まれている基板を使用した場合が３２に
示すような結果が得られた。これらの結果は、基板中に
多量の不純物を含んだ場合に水素プラズマ処理効果が大
であり、制御されていない不純物を多量に含む低品位基
板の電子デバイス素子への使用を可能にする。仁のむと
は低価格化に著しく貢献するもので、本発明のシリコン
結晶の水素プラズマ処理は工業的に有用である。
以上実施例によル説明したように１本発明はシリコン単
結晶中ｘｔすれる不純物や複合物およびこれらと結び付
く欠陥などの原因により生じた電気的欠陥個所を改善で
きる処理方法であり、従来の高温長時間とか繁雑なゲッ
タリング処理に比べて工業的に極めて有用である。
結晶中ｘｔすれる不純物や複合物およびこれらと結び付
く欠陥などの原因により生じた電気的欠陥個所を改善で
きる処理方法であり、従来の高温長時間とか繁雑なゲッ
タリング処理に比べて工業的に極めて有用である。
第１図は本発明の詳細な説明するための図で改善された
ダイオード特性例を示す、第２図紘本発明の詳細な説明
する丸めの図で改善されたダイオードの順方向特性例を
示す、ｌｌｌ５図は本発明の詳細な説明する丸めの図で
改善された太陽電池セルの効率を示す図である。 １１１図において、横軸は印加電圧でＯ〜０．６ｖまで
示し、縦軸は電流密度で１０−’〜１Ｇ−”Ａ／ｍまで
示し、図中の１１１は本発明の処理を施し九場合の層方
向電流で、１１２は逆方向電流でアク、１２１は無処理
の場合の順方向電流で、１２２は逆方向電流である。 第２図において、横軸は順方向印加電圧で、Ｏ〜０．６
ｖまで示し、縦軸は順方向電流密度で１０−７〜１０−
１ム／ｄまで示し、図中の２１は無処理の場合、２２は
バイアス電圧１００Ｖで処理した場合。 ２３は同２５０ｖで処理した場合％２４は同５００Ｖで
処理し九場合の電流である。 第３図において、横軸はカーボン、酸素などの不純物量
で、１６−＄４〜１ｏ−ＩＩ虞−３まで示し。 縦軸は太陽電池セルの効率改善率で、１．０〜１．３ま
で示し、図中３１は王として含まれるカーボン量に対す
るもの、３２はカーボンの他に酸素も含まれる不純物量
に対する改善率である。
ダイオード特性例を示す、第２図紘本発明の詳細な説明
する丸めの図で改善されたダイオードの順方向特性例を
示す、ｌｌｌ５図は本発明の詳細な説明する丸めの図で
改善された太陽電池セルの効率を示す図である。 １１１図において、横軸は印加電圧でＯ〜０．６ｖまで
示し、縦軸は電流密度で１０−’〜１Ｇ−”Ａ／ｍまで
示し、図中の１１１は本発明の処理を施し九場合の層方
向電流で、１１２は逆方向電流でアク、１２１は無処理
の場合の順方向電流で、１２２は逆方向電流である。 第２図において、横軸は順方向印加電圧で、Ｏ〜０．６
ｖまで示し、縦軸は順方向電流密度で１０−７〜１０−
１ム／ｄまで示し、図中の２１は無処理の場合、２２は
バイアス電圧１００Ｖで処理した場合。 ２３は同２５０ｖで処理した場合％２４は同５００Ｖで
処理し九場合の電流である。 第３図において、横軸はカーボン、酸素などの不純物量
で、１６−＄４〜１ｏ−ＩＩ虞−３まで示し。 縦軸は太陽電池セルの効率改善率で、１．０〜１．３ま
で示し、図中３１は王として含まれるカーボン量に対す
るもの、３２はカーボンの他に酸素も含まれる不純物量
に対する改善率である。
Claims (1)
- 【特許請求の範囲】 １、デバイスが形成される前、もしくはデバイスが形成
された後のシリコン単結晶基板を水素プラズマ放電中で
熱処理することを特徴とするシリコン単結晶基板の処理
方法。 λ デバイスが形成される前、もしくはデバイスが形成
された後のシリコン単結晶基板または誼シリコン単結晶
基板ホルダーに負のイオン加速バイアスを印加しながら
水素プラズマ放電中で熱処理することを特徴とするシリ
コン単結晶基板の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57019115A JPS58137218A (ja) | 1982-02-09 | 1982-02-09 | シリコン単結晶基板の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57019115A JPS58137218A (ja) | 1982-02-09 | 1982-02-09 | シリコン単結晶基板の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58137218A true JPS58137218A (ja) | 1983-08-15 |
| JPH0514418B2 JPH0514418B2 (ja) | 1993-02-25 |
Family
ID=11990471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57019115A Granted JPS58137218A (ja) | 1982-02-09 | 1982-02-09 | シリコン単結晶基板の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137218A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58208097A (ja) * | 1982-05-27 | 1983-12-03 | トツパン・ム−ア株式会社 | 綴じ合わせ用連続フオ−ム |
| US4859617A (en) * | 1987-06-09 | 1989-08-22 | Oki Electric Industry Co., Ltd. | Thin-film transistor fabrication process |
| JPH05136440A (ja) * | 1991-11-13 | 1993-06-01 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| US5225366A (en) * | 1990-06-22 | 1993-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus for and a method of growing thin films of elemental semiconductors |
| US5246886A (en) * | 1991-06-28 | 1993-09-21 | Canon Kabushiki Kaisha | Process for depositing a silicon-containing polycrystalline film on a substrate by way of growing Ge-crystalline nucleus |
| US5527718A (en) * | 1993-12-28 | 1996-06-18 | Sony Corporation | Process for removing impurities from polycide electrode and insulating film using heat |
| US5543336A (en) * | 1993-11-30 | 1996-08-06 | Hitachi, Ltd. | Removing damage caused by plasma etching and high energy implantation using hydrogen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617027A (en) * | 1979-07-06 | 1981-02-18 | Commissariat Energie Atomique | Method of treating semiconductor device |
| JPS5690529A (en) * | 1979-12-22 | 1981-07-22 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor device |
-
1982
- 1982-02-09 JP JP57019115A patent/JPS58137218A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617027A (en) * | 1979-07-06 | 1981-02-18 | Commissariat Energie Atomique | Method of treating semiconductor device |
| JPS5690529A (en) * | 1979-12-22 | 1981-07-22 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor device |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58208097A (ja) * | 1982-05-27 | 1983-12-03 | トツパン・ム−ア株式会社 | 綴じ合わせ用連続フオ−ム |
| JPH0318600B2 (ja) * | 1982-05-27 | 1991-03-12 | Toppan Moore Kk | |
| US4859617A (en) * | 1987-06-09 | 1989-08-22 | Oki Electric Industry Co., Ltd. | Thin-film transistor fabrication process |
| US5225366A (en) * | 1990-06-22 | 1993-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus for and a method of growing thin films of elemental semiconductors |
| US5246886A (en) * | 1991-06-28 | 1993-09-21 | Canon Kabushiki Kaisha | Process for depositing a silicon-containing polycrystalline film on a substrate by way of growing Ge-crystalline nucleus |
| JPH05136440A (ja) * | 1991-11-13 | 1993-06-01 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| US5543336A (en) * | 1993-11-30 | 1996-08-06 | Hitachi, Ltd. | Removing damage caused by plasma etching and high energy implantation using hydrogen |
| US5527718A (en) * | 1993-12-28 | 1996-06-18 | Sony Corporation | Process for removing impurities from polycide electrode and insulating film using heat |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514418B2 (ja) | 1993-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| US4608095A (en) | Gettering | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPS58137218A (ja) | シリコン単結晶基板の処理方法 | |
| US4401506A (en) | Process for producing semiconductor device | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| KR20050015983A (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| CN1017487B (zh) | 硅半导体器件用硅片的缺陷控制方法 | |
| JP6881292B2 (ja) | 再結合ライフタイムの制御方法 | |
| TW202130845A (zh) | 磊晶晶圓之製造方法及磊晶晶圓 | |
| KR100780843B1 (ko) | 고품위 열처리 웨이퍼 및 그 제조 방법 | |
| JPS6326541B2 (ja) | ||
| JP3238957B2 (ja) | シリコンウェーハ | |
| JPS5994809A (ja) | 半導体素子の製造方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
| JPS594128A (ja) | 半導体装置の製造方法 | |
| JPS62219529A (ja) | 半導体装置の製造方法 | |
| JPS59119842A (ja) | 半導体装置の製造方法 | |
| JPH10247630A (ja) | 半導体シリコンウェーハとその製造方法 |