JPH0514418B2 - - Google Patents
Info
- Publication number
- JPH0514418B2 JPH0514418B2 JP57019115A JP1911582A JPH0514418B2 JP H0514418 B2 JPH0514418 B2 JP H0514418B2 JP 57019115 A JP57019115 A JP 57019115A JP 1911582 A JP1911582 A JP 1911582A JP H0514418 B2 JPH0514418 B2 JP H0514418B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- silicon
- defects
- substrate
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 37
- 239000013078 crystal Substances 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000007547 defect Effects 0.000 description 18
- 239000012535 impurity Substances 0.000 description 14
- 229910052799 carbon Inorganic materials 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- 238000011282 treatment Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000011866 long-term treatment Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
本発明はシリコン結晶基板上に作り付けられる
電子デバイスの製造プロセスに関し、特に結晶性
を向上させデバイス特性を向上させるための処理
方法に係る。
電子デバイスの製造プロセスに関し、特に結晶性
を向上させデバイス特性を向上させるための処理
方法に係る。
シリコン結晶基板は通常チヨクラウルスキー法
（CZ法）と浮遊帯域法（FZ法）によつて作られ
た結晶を切断して作られている。CZ法はいわゆ
る引上げ法であり、大口径結晶が比較的安価に得
られるため現在最も多く使用されている。又、太
陽電池を安価に生産する目的でリボン状シリコン
の引上げも検討されている。このようにして製作
されたシリコン結晶基板を用いて、電子デバイス
が作り付けられているが、該電子デバイスの特性
が詳細に検討されて、シリコン結晶基板の品位と
LSIなどの電子デバイスの熱処理を伴なう製造プ
ロセスでの挙動やデバイス特性の対応が明らかに
されるようになつた。その例としてはルツボや雰
囲気より結晶中に取込まれた過飽和の酸素が作る
複合体と相関のあるスワール（渦）と呼ばれる欠
陥やカーボンが析出して作るプレシピテイト（沈
澱物）などがあり、又低品位原料からの他の制御
できない不純物の混入や複合体の混入がある。こ
れらは電子デバイスにおいて、少なからずキヤリ
アのライフタイムを低下させる原因となつてい
る。その他にも結晶の不完全性が存在するために
電子デバイスにおいて問題を発生させている。
（CZ法）と浮遊帯域法（FZ法）によつて作られ
た結晶を切断して作られている。CZ法はいわゆ
る引上げ法であり、大口径結晶が比較的安価に得
られるため現在最も多く使用されている。又、太
陽電池を安価に生産する目的でリボン状シリコン
の引上げも検討されている。このようにして製作
されたシリコン結晶基板を用いて、電子デバイス
が作り付けられているが、該電子デバイスの特性
が詳細に検討されて、シリコン結晶基板の品位と
LSIなどの電子デバイスの熱処理を伴なう製造プ
ロセスでの挙動やデバイス特性の対応が明らかに
されるようになつた。その例としてはルツボや雰
囲気より結晶中に取込まれた過飽和の酸素が作る
複合体と相関のあるスワール（渦）と呼ばれる欠
陥やカーボンが析出して作るプレシピテイト（沈
澱物）などがあり、又低品位原料からの他の制御
できない不純物の混入や複合体の混入がある。こ
れらは電子デバイスにおいて、少なからずキヤリ
アのライフタイムを低下させる原因となつてい
る。その他にも結晶の不完全性が存在するために
電子デバイスにおいて問題を発生させている。
そこで、結晶育成時に治具や育成条件の最適化
の検討が行われているが微小欠陥を誘発しない低
酸素や低カーボン濃度の結晶を育成するのは極め
て困難である。一方低価格基板の供給のためには
酸素、カーボンのみならず不純物による制御でき
ない汚染はある程度許容する必要がある。又ゲツ
タリング処理も提案されているがこれらすべてに
対応できるものでなく、処理方法も繁雑であり、
高温で長時間の処理が必要なものであつた。
の検討が行われているが微小欠陥を誘発しない低
酸素や低カーボン濃度の結晶を育成するのは極め
て困難である。一方低価格基板の供給のためには
酸素、カーボンのみならず不純物による制御でき
ない汚染はある程度許容する必要がある。又ゲツ
タリング処理も提案されているがこれらすべてに
対応できるものでなく、処理方法も繁雑であり、
高温で長時間の処理が必要なものであつた。
本発明の目的はシリコン結晶基板中に含まれて
いる欠陥や欠陥と結び付いた不純物や複合物など
により電気的に悪化した欠陥個所を改善する新規
な処理方法を提供することであり、電子デバイス
のキヤリアライフタイムを低下させる要因を減少
させデバイス特性の向上の計ることにある。
いる欠陥や欠陥と結び付いた不純物や複合物など
により電気的に悪化した欠陥個所を改善する新規
な処理方法を提供することであり、電子デバイス
のキヤリアライフタイムを低下させる要因を減少
させデバイス特性の向上の計ることにある。
我々はシリコン結晶中に導入される種々の欠陥
について詳細な検討を加えたが、結晶育成時に導
入される欠陥と電子デバイスの製造プロセスで導
入される欠陥のすべてを改善できる熱処理方法を
見い出すことは困難であり、プロセス最終には、
新たな欠陥も含む場合も多かつた。しかし、従来
の高温長時間の熱処理や繁雑な処理を行なわずと
も低温短時間で比較的簡単な処理を行うことで上
述した欠陥等を改善できる処理方法を新たに発見
した。かかる処理方法は水素プラズマ処理であ
り、多結晶シリコンの結晶粒界の改善にも効果が
あることが我々初めいくつかの報告がある。水素
プラズマ処理するとシリコンの未結合手が水素で
補償されて局在準位密度が減少する効果がある
が、さらに我々の詳細な研究によつて、上述した
単結晶中に含まれる欠陥や不純物とか複合物が欠
陥と結び付いた物などにも、それらを改善する効
果のあることが新たに見い出されたものである。
について詳細な検討を加えたが、結晶育成時に導
入される欠陥と電子デバイスの製造プロセスで導
入される欠陥のすべてを改善できる熱処理方法を
見い出すことは困難であり、プロセス最終には、
新たな欠陥も含む場合も多かつた。しかし、従来
の高温長時間の熱処理や繁雑な処理を行なわずと
も低温短時間で比較的簡単な処理を行うことで上
述した欠陥等を改善できる処理方法を新たに発見
した。かかる処理方法は水素プラズマ処理であ
り、多結晶シリコンの結晶粒界の改善にも効果が
あることが我々初めいくつかの報告がある。水素
プラズマ処理するとシリコンの未結合手が水素で
補償されて局在準位密度が減少する効果がある
が、さらに我々の詳細な研究によつて、上述した
単結晶中に含まれる欠陥や不純物とか複合物が欠
陥と結び付いた物などにも、それらを改善する効
果のあることが新たに見い出されたものである。
本発明によれば、デバイスが形成される前もし
くはデバイスが形成された後のシリコン結晶基板
または該シリコン結晶基板ホルダーにイオンを加
速する負のバイアスを印加しながら水素プラズマ
放電中で熱処理することを特徴とするシリコン結
晶基板の処理方法が得られる。
くはデバイスが形成された後のシリコン結晶基板
または該シリコン結晶基板ホルダーにイオンを加
速する負のバイアスを印加しながら水素プラズマ
放電中で熱処理することを特徴とするシリコン結
晶基板の処理方法が得られる。
前記本発明のシリコン結晶基板の処理方法によ
れば、低温短時間で比較的簡単な処理によつて、
結晶基板中に導入された電気的な欠陥個所を改善
できたことをエツチピツトや電子顕微鏡や電子ビ
ーム誘起電流（EBIC）像観察によつて確認でき
た。又被処理基板もしくは基板ホルダーにイオン
加速する負のバイアスを印加して処理するとより
低温度、短時間化や、より効果的に電気的な欠陥
個所を改善できた。典形的な電気的特性の改善は
接合の電流−電圧特性に見られた。又太陽電池セ
ルの効率が向上することでも確認できた。さらに
これらの効果は、特に注意を払わず育成したシリ
コン結晶に含まれる制御されていない不純物や欠
陥が存在するシリコン結晶基板に対する処理効果
が著しいことが確認され、低品位な低価格シリコ
ン基板を用いた電子デバイス特性を向上できた。
れば、低温短時間で比較的簡単な処理によつて、
結晶基板中に導入された電気的な欠陥個所を改善
できたことをエツチピツトや電子顕微鏡や電子ビ
ーム誘起電流（EBIC）像観察によつて確認でき
た。又被処理基板もしくは基板ホルダーにイオン
加速する負のバイアスを印加して処理するとより
低温度、短時間化や、より効果的に電気的な欠陥
個所を改善できた。典形的な電気的特性の改善は
接合の電流−電圧特性に見られた。又太陽電池セ
ルの効率が向上することでも確認できた。さらに
これらの効果は、特に注意を払わず育成したシリ
コン結晶に含まれる制御されていない不純物や欠
陥が存在するシリコン結晶基板に対する処理効果
が著しいことが確認され、低品位な低価格シリコ
ン基板を用いた電子デバイス特性を向上できた。
本発明のシリコン結晶基板の処理に用いられる
処理装置は水素ガス導入口を備え、該水素ガスを
放電励起の機能を備え、イオン加速用バイアスが
印加可能な真空装置であれば良く、既成の装置及
び既成の手順による操作で良い。
処理装置は水素ガス導入口を備え、該水素ガスを
放電励起の機能を備え、イオン加速用バイアスが
印加可能な真空装置であれば良く、既成の装置及
び既成の手順による操作で良い。
以下本発明の実施例について詳細に説明する。
実施例 １
Ｐ−ｎ接合やオーミツク電極などによる電子デ
バイス素子が作り付けられ、かつ洗浄などの表面
処理など所定の工程の施されたシリコン結晶基板
が用意された。このシリコン結晶基板を公知の水
素プラズマ装置の基板ホルダに設置し、水素プラ
ズマにさらした。ただし、処理温度は330℃で、
処理時間は１時間行われた。又、該基板が装填さ
れた基板ホルダーに負のバイアスを加えて種々の
処理がなされた。取り出された該基板の評価が行
われた。Ｐ−ｎ接合の順方向電流−電圧特性をそ
れぞれ測定したところ、第２図に示すような結果
が得られた。水素プラズマ処理の無処理の場合は
２１、バイアス電圧100Vの場合２２、250Vの場
合２３、および500Vの場合２４に示すような特
性が得られた。これらを比較すると明らかにバイ
アス電圧をより印加した場合が処理効果が高いこ
とがわかる、第１図に示される負のバイアス電圧
を印加しない従来の水素プラズマ処理の結果と比
較するとバイアス電圧を印加した場合、処理時間
の短縮が計れることがわかつた。ちなみに、使用
されたシリコン結晶基板中に含まれる制御せずに
取り込まれた不純物量を調べたところ、Al、Cu、
Fe、およびＣ、Ｏなどが10cm-3台の高い濃度で
混入していることがわかつた。一般的に、これら
の不純物が混入するとダイオード接合の順方向低
電界電流が増加すると云われており、又これらは
結晶の積層欠陥とも相関があると云われている。
本発明を実施した場合これらによる電気的欠点が
改善され、該電流成分が減少することから、該電
流成分に寄与していると云われる上記不純物や欠
陥が改善された。
バイス素子が作り付けられ、かつ洗浄などの表面
処理など所定の工程の施されたシリコン結晶基板
が用意された。このシリコン結晶基板を公知の水
素プラズマ装置の基板ホルダに設置し、水素プラ
ズマにさらした。ただし、処理温度は330℃で、
処理時間は１時間行われた。又、該基板が装填さ
れた基板ホルダーに負のバイアスを加えて種々の
処理がなされた。取り出された該基板の評価が行
われた。Ｐ−ｎ接合の順方向電流−電圧特性をそ
れぞれ測定したところ、第２図に示すような結果
が得られた。水素プラズマ処理の無処理の場合は
２１、バイアス電圧100Vの場合２２、250Vの場
合２３、および500Vの場合２４に示すような特
性が得られた。これらを比較すると明らかにバイ
アス電圧をより印加した場合が処理効果が高いこ
とがわかる、第１図に示される負のバイアス電圧
を印加しない従来の水素プラズマ処理の結果と比
較するとバイアス電圧を印加した場合、処理時間
の短縮が計れることがわかつた。ちなみに、使用
されたシリコン結晶基板中に含まれる制御せずに
取り込まれた不純物量を調べたところ、Al、Cu、
Fe、およびＣ、Ｏなどが10cm-3台の高い濃度で
混入していることがわかつた。一般的に、これら
の不純物が混入するとダイオード接合の順方向低
電界電流が増加すると云われており、又これらは
結晶の積層欠陥とも相関があると云われている。
本発明を実施した場合これらによる電気的欠点が
改善され、該電流成分が減少することから、該電
流成分に寄与していると云われる上記不純物や欠
陥が改善された。
実施例 ２
実施例１で用いた基板と同様に電子デバイス素
子が作り付けられたシリコン結晶基板が用意され
た。ただし、該基板はカーボンもしくは酸素とカ
ーボンの含有する濃度の異なる種々の基板が用い
られた。又実施例１と同様な水素プラズマ処理装
置が用いられ、同様に基板が装填され、おのおの
処理温度350℃、処理時間30分、バイアス電圧
500Vの同一条件で処理された。しかる後該基板
が取り出され、ダイオード構造を有する典型的な
電子デバイス素子としての太陽電池セルを作る公
知のプロセスが施された。かかる太陽電池セルの
本発明を実施した場合と実施しない場合（無処
理）とのセル効率の比つまりセル効率の改善率
を、使用した基板中に含まれたカーボン、酸素な
どの不純物量に対して評価した結果を第３図に示
す。基板中にカーボンが極めて多量に含まれてい
る基板を使用した場合が３１、カーボンの他に酸
素も極めて多量に含まれている基板を使用した場
合が３２に示すような結果が得られた。これらの
結果は、基板中に多量の不純物を含んだ場合に水
素プラズマ処理効果が大であり、制御されていな
い不純物を多量に含む低品位基板の電子デバイス
素子への使用を可能にする。このことは低価格化
に著しく貢献するもので、本発明のシリコン結晶
の水素プラズマ処理は工業的に有用である。
子が作り付けられたシリコン結晶基板が用意され
た。ただし、該基板はカーボンもしくは酸素とカ
ーボンの含有する濃度の異なる種々の基板が用い
られた。又実施例１と同様な水素プラズマ処理装
置が用いられ、同様に基板が装填され、おのおの
処理温度350℃、処理時間30分、バイアス電圧
500Vの同一条件で処理された。しかる後該基板
が取り出され、ダイオード構造を有する典型的な
電子デバイス素子としての太陽電池セルを作る公
知のプロセスが施された。かかる太陽電池セルの
本発明を実施した場合と実施しない場合（無処
理）とのセル効率の比つまりセル効率の改善率
を、使用した基板中に含まれたカーボン、酸素な
どの不純物量に対して評価した結果を第３図に示
す。基板中にカーボンが極めて多量に含まれてい
る基板を使用した場合が３１、カーボンの他に酸
素も極めて多量に含まれている基板を使用した場
合が３２に示すような結果が得られた。これらの
結果は、基板中に多量の不純物を含んだ場合に水
素プラズマ処理効果が大であり、制御されていな
い不純物を多量に含む低品位基板の電子デバイス
素子への使用を可能にする。このことは低価格化
に著しく貢献するもので、本発明のシリコン結晶
の水素プラズマ処理は工業的に有用である。
以上実施例により説明したように、本発明はシ
リコン単結晶中に含まれる不純物や複合物および
これらと結び付く欠陥などの原因により生じた電
気的欠陥個所を改善できる処理方法であり、従来
の高温長時間とか繁雑なゲツタリング処理に比べ
て工業的に極めて有用である。
リコン単結晶中に含まれる不純物や複合物および
これらと結び付く欠陥などの原因により生じた電
気的欠陥個所を改善できる処理方法であり、従来
の高温長時間とか繁雑なゲツタリング処理に比べ
て工業的に極めて有用である。
第１図は負のバイアス電圧を印加しない従来の
水素プラズマ処理の効果を説明するための図で改
善されたダイオード特性例を示す。第２図は本発
明の効果を説明するための図で改善されたダイオ
ードの順方向特性例を示す。第３図は本発明の効
果を説明するための図で改善された太陽電池セル
の効率を示す図である。 第１図において、横軸は印加電圧で０〜0.6V
まで示し、縦軸は電流密度で10-7〜10-1A／cm2ま
で示し、図中の１１１は従来の水素プラズマ処理
を施した場合の順方向電流で、１１２は逆方向電
流であり、１２１は無処理の場合の順方向電流
で、１２２は逆方向電流である。 第２図において、横軸は順方向印加電圧で、０
〜0.6Vまで示し、縦軸は順方向電流密度で10-7〜
10-1A／cm2まで示し、図中の２１は無処理の場
合、２２はバイアス電圧100Vで処理した場合、
２３は同250Vで処理した場合、２４は同500Vで
処理した場合の電流である。 第３図において、横軸はカーボン、酸素などの
不純物量で、10-14〜10-19cm-3まで示し、縦軸は
太陽電池セルの効率改善率で、1.0〜1.3まで示
し、図中３１は主として含まれるカーボン量に対
するもの、３２はカーボンの他に酸素も含まれる
不純物量に対する改善率である。
水素プラズマ処理の効果を説明するための図で改
善されたダイオード特性例を示す。第２図は本発
明の効果を説明するための図で改善されたダイオ
ードの順方向特性例を示す。第３図は本発明の効
果を説明するための図で改善された太陽電池セル
の効率を示す図である。 第１図において、横軸は印加電圧で０〜0.6V
まで示し、縦軸は電流密度で10-7〜10-1A／cm2ま
で示し、図中の１１１は従来の水素プラズマ処理
を施した場合の順方向電流で、１１２は逆方向電
流であり、１２１は無処理の場合の順方向電流
で、１２２は逆方向電流である。 第２図において、横軸は順方向印加電圧で、０
〜0.6Vまで示し、縦軸は順方向電流密度で10-7〜
10-1A／cm2まで示し、図中の２１は無処理の場
合、２２はバイアス電圧100Vで処理した場合、
２３は同250Vで処理した場合、２４は同500Vで
処理した場合の電流である。 第３図において、横軸はカーボン、酸素などの
不純物量で、10-14〜10-19cm-3まで示し、縦軸は
太陽電池セルの効率改善率で、1.0〜1.3まで示
し、図中３１は主として含まれるカーボン量に対
するもの、３２はカーボンの他に酸素も含まれる
不純物量に対する改善率である。
Claims (1)
- １ デバイスが形成される前、もしくはデバイス
が形成された後のシリコン結晶基板または該シリ
コン結晶基板ホルダにイオンを加速する負のバイ
アスを印加しながら水素プラズマ放電中で熱処理
することを特徴とするシリコン結晶基板の処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57019115A JPS58137218A (ja) | 1982-02-09 | 1982-02-09 | シリコン単結晶基板の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57019115A JPS58137218A (ja) | 1982-02-09 | 1982-02-09 | シリコン単結晶基板の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58137218A JPS58137218A (ja) | 1983-08-15 |
| JPH0514418B2 true JPH0514418B2 (ja) | 1993-02-25 |
Family
ID=11990471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57019115A Granted JPS58137218A (ja) | 1982-02-09 | 1982-02-09 | シリコン単結晶基板の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137218A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58208097A (ja) * | 1982-05-27 | 1983-12-03 | トツパン・ム−ア株式会社 | 綴じ合わせ用連続フオ−ム |
| JPH0640550B2 (ja) * | 1987-06-09 | 1994-05-25 | 沖電気工業株式会社 | 薄膜トランジスタの製造方法 |
| US5225366A (en) * | 1990-06-22 | 1993-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus for and a method of growing thin films of elemental semiconductors |
| JP2965094B2 (ja) * | 1991-06-28 | 1999-10-18 | キヤノン株式会社 | 堆積膜形成方法 |
| JP2841335B2 (ja) * | 1991-11-13 | 1998-12-24 | 三洋電機株式会社 | 光起電力装置の製造方法 |
| JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| JPH07202186A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617027A (en) * | 1979-07-06 | 1981-02-18 | Commissariat Energie Atomique | Method of treating semiconductor device |
| JPS5690529A (en) * | 1979-12-22 | 1981-07-22 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor device |
-
1982
- 1982-02-09 JP JP57019115A patent/JPS58137218A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617027A (en) * | 1979-07-06 | 1981-02-18 | Commissariat Energie Atomique | Method of treating semiconductor device |
| JPS5690529A (en) * | 1979-12-22 | 1981-07-22 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58137218A (ja) | 1983-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020142171A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| US6830740B2 (en) | Method for producing solar cell and solar cell | |
| US4608095A (en) | Gettering | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US20030175532A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| EP0419044B1 (en) | Single crystal silicon | |
| EP0137209A2 (en) | Silicon wafer and its application in producing integrated circuit devices | |
| US4401506A (en) | Process for producing semiconductor device | |
| JPH0514418B2 (ja) | ||
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| CN1668786A (zh) | 外延生长用硅晶片及外延晶片及其制造方法 | |
| JP4084902B2 (ja) | シリコン半導体基板及びその製造方法 | |
| CN1017487B (zh) | 硅半导体器件用硅片的缺陷控制方法 | |
| JPH08208374A (ja) | シリコン単結晶およびその製造方法 | |
| Talanin et al. | Physical nature of grown‐in microdefects in Czochralski‐grown silicon and their transformation during various technological effects | |
| Pivac et al. | Non-doping light impurities in silicon for solar cells | |
| JPS6326541B2 (ja) | ||
| US8460463B2 (en) | Silicon wafer and method for producing the same | |
| JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| KR100780843B1 (ko) | 고품위 열처리 웨이퍼 및 그 제조 방법 | |
| JP2774855B2 (ja) | ゲッタリング効果増強シリコン基板及びその製造方法 | |
| JP7264100B2 (ja) | シリコン単結晶基板中のドナー濃度の制御方法 | |
| JPS594128A (ja) | 半導体装置の製造方法 | |
| JP6665771B2 (ja) | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ |