JPH08208374A - シリコン単結晶およびその製造方法 - Google Patents

シリコン単結晶およびその製造方法

Info

Publication number
JPH08208374A
JPH08208374A JP1006695A JP1006695A JPH08208374A JP H08208374 A JPH08208374 A JP H08208374A JP 1006695 A JP1006695 A JP 1006695A JP 1006695 A JP1006695 A JP 1006695A JP H08208374 A JPH08208374 A JP H08208374A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
oxide film
silicon
temperature range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1006695A
Other languages
English (en)
Inventor
Toshio Iwasaki
俊夫 岩崎
Hirotsugu Haga
博世 芳賀
Masamichi Okubo
正道 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Siltronic Japan Corp
Original Assignee
Nippon Steel Corp
NSC Electron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp, NSC Electron Corp filed Critical Nippon Steel Corp
Priority to JP1006695A priority Critical patent/JPH08208374A/ja
Publication of JPH08208374A publication Critical patent/JPH08208374A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【目的】 本発明は、チョクラルスキー法により製造さ
れるデバイス熱処理後の酸化膜耐電圧特性に代表される
デバイス特性に優れたシリコン結晶およびその製造方法
に関する 【構成】 上記目的を達成するために本発明において
は、チョクラルスキー法によりシリコン単結晶を製造す
る方法のうち、製造されつつある該シリコン単結晶をあ
る結晶温度領域で徐冷する方法において、該徐冷温度領
域での冷却速度が極小となる温度を850℃〜1200
℃の温度領域内にする。好ましくは、T±100℃の温
度領域での冷却速度を1.0℃/分以下とする。また、
本発明の方法で製造されたシリコン単結晶は、酸化膜耐
圧特性のAモード合格率が1ウェーハにつき3%未満で
あるような、酸化膜耐圧特性が優れたシリコン単結晶で
ある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チョクラルスキー法
(以下、CZ法と称する)により製造された絶縁酸化膜
の耐電圧特性(以下、酸化膜耐圧と称する)に代表され
るデバイス特性に優れたシリコン単結晶およびその製造
方法に関する。
【0002】
【従来の技術】CZシリコン単結晶は、結晶強度が高い
などの優れた特徴を有しているため、従来よりLSI用
の材料として広く用いられている。ところが、シリコン
単結晶の酸化膜耐圧は、製造方法の根本的な違いにより
大きく異なることが知られており、CZシリコン単結晶
の酸化膜耐圧はフローティングゾーン法により製造され
たシリコン単結晶やCZシリコンウェーハ上にシリコン
薄膜をエピタキシャル成長させたウェーハのそれに比べ
て著しく低い。しかしながら、近年のMOSデバイス集
積度の増大にともない、ゲート酸化膜の信頼性向上が強
く望まれるところとなり、酸化膜耐圧はその信頼性を決
定する重要な材料特性の1つであるため、酸化膜耐圧特
性の優れたCZシリコン単結晶の製造技術開発が重要視
されていた。
【0003】熱処理を加えていないウェーハで評価した
場合の酸化膜耐圧が優れているCZシリコン単結晶の製
造方法としては、特開平2−267195号にCZ法に
より直径100mm以上のシリコン単結晶を製造する方
法において、結晶成長速度を0.8mm/分以下とする
ことを特徴とする方法が開示されている。しかしなが
ら、この方法では生産性が悪いため、実用的ではなかっ
た。
【0004】また、特許1742752号では、引き上
げられつつあるシリコン単結晶の1100℃から900
℃への温度降下を3時間以上かけてゆっくり行う温度制
御法を実施し、半導体デバイス工程での酸素析出物密度
を減少させる方法が示されているが、酸化膜耐圧特性に
代表されるデバイス特性については全く言及していな
い。
【0005】また、熱処理を加えていないウェーハで評
価した場合の酸化膜耐圧が優れているCZシリコン単結
晶の製造方法として、特開平5−70283号では、シ
リコン単結晶を製造する際に、成長するシリコン単結晶
の1150℃以上になる温度領域がシリコン融液上方に
280mm以上となるような引上げ方法、即ち1150
℃以上に限定された温度領域が徐冷される引上げ方法が
提案されているが、後述するように、本発明者らは酸化
膜耐圧特性を向上させるために徐冷されるべき温度領域
は、1150℃以上の温度領域ではないことを発見し
た。また、特開平5−9096号においては、積層欠陥
の発生を抑制するとともに熱処理を加えていないウェー
ハで評価した場合の酸化膜耐圧特性を向上させることを
目的として、結晶の冷却速度を遅くするためのある限定
された温度制御機構を用いて結晶製造速度を0.8mm
/分から1.1mm/分に限定する方法が提案されてい
る。このように従来の酸化膜耐圧の改善方法は、いずれ
も熱処理を加えていないウェーハで評価した場合に限定
されたものであり、かつ1150℃以上のある限定され
た温度域を徐冷する、あるいはある限定された温度制御
機構を用いつつある限定された製造速度で結晶製造を行
う方法しか存在していなかった。
【0006】したがって、シリコン単結晶の製造過程に
おける1150℃以上の温度領域を徐冷せず、また徐冷
温度領域を限定せず、さらに結晶製造速度を限定しない
酸化膜耐圧の優れたCZシリコン単結晶を製造する方法
が必要とされていたが、従来そのような方法は存在して
いなかった。また、実際のデバイス工程に近い熱処理を
加えたウェーハで評価した場合の酸化膜耐圧の優れたC
Zシリコン単結晶を製造する方法が必要とされていた
が、従来そのような方法は存在していなかった。
【0007】絶縁酸化膜の耐電圧特性は、上層がアルミ
ニウム、下層がドープされた多結晶シリコンからなる2
層ゲート電極を有し、その電極面積が20mm2 で、絶
縁酸化膜厚が25.0nmであるMOSダイオードをシ
リコンウェーハ上全面に実装し、基板シリコンから多数
キャリアが注入される極性の直流電圧を各MOSダイオ
ードに印加して電圧ランピング法により評価される。酸
化膜を通して流れる電流密度が1μA/cm2 の時の該
酸化膜にかかる平均電界が4.0MV/cm以下の領域
は、Aモード領域と呼ばれ、結晶中に酸化膜耐圧特性を
劣化させる結晶欠陥(以下、耐圧劣化因子と称する)が
存在し、かつこの結晶欠陥のサイズが極めて大きく、酸
化膜耐圧特性が著しく劣化していることを示す領域であ
る。従来のCZシリコン結晶では、水蒸気雰囲気中で1
000℃110分間に加え、窒素雰囲気中で1200℃
420分間に加え、乾燥酸素雰囲気中で900℃70分
間に加え、水蒸気雰囲気中で1000℃130分の4ス
テップからなる熱処理を加え、かつ希フッ酸溶液にて熱
酸化膜を除去するといった実際のデバイス工程に近い熱
処理(以下、デバイス熱処理という)を加えた後の酸化
膜耐圧(以下、デバイス熱処理後の酸化膜耐圧という)
は、Aモード領域で絶縁破壊するMOSダイオードの個
数の総数に対する割合が、1ウェーハにつき5から15
%程度と高い。したがって、デバイス熱処理後のAモー
ド領域で絶縁破壊するMOSダイオードの個数に対する
割合が3%未満であるようなCZシリコン単結晶が酸化
膜耐圧特性の優れたCZシリコン結晶である。
【0008】
【発明が解決しようとする課題】したがって、本発明
は、デバイス熱処理後の酸化膜耐圧特性に代表されるデ
バイス特性に優れたCZシリコン結晶を製造する方法お
よびデバイス熱処理後の酸化膜耐圧特性に代表されるデ
バイス特性に優れたCZシリコン結晶を提供することを
目的とするものである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、CZ法によりシリコン単結晶を
製造する方法のうち、製造されつつある該シリコン単結
晶をある結晶温度領域で徐冷する方法において、該徐冷
温度領域での冷却速度が極小となる温度(以下、最徐冷
温度という)が850℃〜1200℃の温度領域内にあ
るようにする(本発明方法(1))。さらにデバイス熱
処理後の酸化膜耐圧特性を向上させるために、T±10
0℃の温度領域での冷却速度を1.0℃/分以下にする
(本発明方法(2))。
【0010】本発明方法(1)または(2)によって該
シリコン単結晶から切り出したウェーハにデバイス熱処
理を加え、上層がアルミニウム、下層がドープされた多
結晶シリコンからなる面積20mm2 の2層ゲート電極
を有し、絶縁酸化膜厚が25.0nmである多数個のM
OSダイオードを実装し、基板シリコンから多数キャリ
アが注入される極性の直流電圧を各MOSダイオードに
印加して電圧ランピング法により前記ウェーハの絶縁酸
化膜の耐電圧特性を評価した場合において、Aモード割
合が1ウェーハにつき3%未満であるような良好な酸化
膜耐電圧特性を有するCZシリコン単結晶を製造でき
る。
【0011】
【作用】以下、図および表を用いながら本発明について
説明する。
【0012】図1は、本発明の条件で製造したシリコン
単結晶の酸化膜耐圧を評価する際に、シリコンウェーハ
上に実装したMOSダイオードの断面であり、シリコン
ウェーハ1の上に酸化けい素膜2が形成され、その上に
上層がアルミニウム3、下層がドープされた多結晶シリ
コン4からなる直径5mmの2層ゲート電極5が形成さ
れている。
【0013】次に、本発明の条件で製造したシリコン単
結晶における酸化膜耐圧特性に関する評価手段を表1に
より説明する。表1は、酸化膜耐圧を測定するために作
製されるMOSダイオードの製造工程を示す表である。
【0014】
【表1】
【0015】CZシリコンインゴットをスライスし、ラ
ッピング、ポリッシングなど、通常のシリコンウェーハ
を工業的に製造するために必要な諸過程を経て得られた
ウェーハに、水蒸気雰囲気中で1000℃110分間に
加え、窒素雰囲気中で1200℃420分間に加え、乾
燥酸素雰囲気中で900℃70分間に加え、水蒸気雰囲
気中で1000℃130分の4ステップからなる熱処理
を加え、かつ希フッ酸溶液にて熱酸化膜を除去した後、
該ウェーハを洗浄し(1)、ゲート酸化を行って酸化け
い素膜を形成し(2)、多結晶シリコン膜を堆積させ
(3)、この多結晶シリコンにイオン注入してドープす
る(6)。酸化前洗浄(4)および多結晶シリコンの酸
化(5)はイオン注入(6)の前処理である。ついで、
アニール前洗浄(7)を行い、ドライブアニールして多
結晶シリコン中のドーパントを固溶化し(8)、多結晶
シリコン膜をエッチング除去し(9)、アルミニウムを
蒸着しアルミニウム層を形成する(10)。つぎに、直
径5mmの2層ゲート電極を実装するためにリソグラフ
ィ(11)によりポジレジスト膜をコートして、パター
ニングした後、アルミニウム膜をエッチングし(1
2)、多結晶シリコン膜をエッチングして(13)、レ
ジスト膜を除去する(14)。そして、水素アニールに
よりけい素/酸化けい素膜界面を安定化した後(1
5)、表面にレジスト膜を塗布してMOSダイオードを
保護し(16)、プラズマエッチングにより裏面多結晶
シリコン膜を除去する(17)。表面に保護用のレジス
ト膜を再塗布して(18)、裏面酸化膜をエッチングに
より除去し(19)、p型の場合には金を、n型の場合
には金・アンチモン合金を蒸着して裏面電極を形成する
(20)。最後に、保護用レジスト膜を除去した後(2
1)、電圧ランピング法により酸化膜耐圧特性を評価す
る(22)。電圧ランピング法とは、図1において、基
板シリコンから多数キャリアが注入される極性の直流電
圧をアルミニウム層3と裏面電極との間に印加し、その
電圧を時間に対してステップ状に増加させる方法であ
る。本発明では、該電圧ランピング法の1ステップ当た
りの電圧増加を電界換算で0.25MV/cm、保持時
間を200ms/ステップとした。
【0016】また、本発明で実施する、水蒸気雰囲気中
で1000℃110分間に加え、窒素雰囲気中で120
0℃420分間に加え、乾燥酸素雰囲気中で900℃7
0分間に加え、水蒸気雰囲気中で1000℃130分の
4ステップからなる熱処理を加え、かつ希フッ酸溶液に
て熱酸化膜を除去する処理は、実際のデバイス工程で実
施される処理に近い処理である。
【0017】本発明者らは、様々な結晶の冷却条件と酸
素析出物の形成を詳細に調査した結果、冷却条件と酸素
析出物の形成の間に次のような関係があることを発見し
た。即ち、CZ法によるシリコン製造過程において、凝
固界面付近で熱平衡濃度で存在していた真性点欠陥が凝
固とともに結晶内に取り込まれ、結晶の冷却とともに過
飽和状態となる。過飽和となった点欠陥は結晶表面への
外方拡散および凝固界面への坂道拡散によってその濃度
は低下するものの、結晶の冷却速度が速いため、点欠陥
の過飽和度は増大する。冷却が進み、1080℃付近で
点欠陥の過飽和度がある臨界値を越えると、点欠陥同士
が凝集体を形成しはじめる。その凝集体を核として酸素
析出物が形成する。一方、過飽和点欠陥は凝集を開始す
る直前の高温側で烈しく対消滅を起こし、濃度が低下す
る。この濃度の低下が点欠陥同士の凝集開始温度、即ち
酸素析出物の形成開始温度を低下させ、酸素析出物の成
長を抑制し、酸素析出物のサイズを低下させる。これら
の機構により、点欠陥が凝集を開始する温度以下の85
0℃〜1080℃の徐冷を受けた結晶では、点欠陥の凝
集が進み、酸素析出物の密度はこの徐冷を受けていない
結晶に比べて著しく低下する。また、点欠陥凝集開始温
度の直前の1080℃〜1200℃での徐冷を受けた結
晶では点欠陥の対消滅が進み、この徐冷を受けていない
結晶に比べて酸素析出物サイズは著しく小さくなる。
【0018】一方、デバイス熱処理を加えた場合には、
1段目の1000℃での熱処理によりサイズの小さい酸
素析出物は容易に消滅する。それに対し、サイズの大き
い酸素析出物は1段目の熱処理では消滅せずに逆に成長
する。成長後のサイズは結晶製造中に形成した酸素析出
物のサイズには依存せず、いずれも著しく大きくなって
いる。デバイス熱処理後の酸化膜耐圧のAモード不良の
原因となる結晶欠陥は、1段目熱処理で消滅せず、成長
した酸素析出物が起源となっており、デバイス熱処理後
の酸化膜耐圧のAモードの割合は1段目の熱処理で残存
する酸素析出物の密度で決定される。従って、結晶製造
中の850℃〜1080℃の徐冷を受けた結晶は酸素析
出物密度の低下によりデバイス熱処理後の酸化膜耐圧が
向上し、1080℃〜1200℃の熱処理を受けた結晶
は酸素析出物サイズの低下によりデバイス熱処理後の酸
化膜耐圧が向上する。本発明者らは、製造されつつある
シリコン単結晶をある結晶温度領域で徐冷する方法にお
いて、最徐冷温度が850℃〜1200℃の温度領域内
にある場合に、デバイス熱処理後の酸化膜耐圧が改善す
ることを発見した。さらにT±100℃の温度領域での
冷却速度を1.0℃/分以下にした場合に、酸化膜耐圧
がより改善することが分かった。
【0019】
【実施例】以下に本発明の実施例を挙げて説明するが、
本発明がこれらの実施例の記載によって制限されるもの
でないことは言うまでもない。
【0020】実施例1 本発明に用いられるシリコン単結晶製造装置は、通常C
Z法によるシリコン単結晶製造に用いられるものであれ
ば特に限定されるものではなく、本実施例では図2に示
すような製造装置を用いた。
【0021】このCZシリコン単結晶製造装置は、シリ
コン融液Mを収容する石英ルツボ26aとこれを保護す
る黒鉛ルツボ26bとから構成されたルツボ26と育成
されたシリコン単結晶インゴットSを収容する結晶引上
炉21である。ルツボ26の側面部には加熱ヒーター2
4と加熱ヒーター24からの熱が結晶引上炉外部に逃げ
るのを防止するため断熱部材23が取り囲むように設置
されており、このルツボ26は図示されていない駆動装
置と回転治具25によって接続され、この駆動装置によ
って所定の速度で回転されるとともに、ルツボ26内の
シリコン融液の減少にともないシリコン融液面が低下す
るのを補うためにルツボ26を昇降させるようになって
いる。引上炉21内には、垂下された引上げワイア27
が設置され、このワイア27の下端には種結晶28を保
持するチャック29が設けられている。この引上げワイ
ア27の上端側は、ワイヤ巻上機22に巻き取られて、
シリコン単結晶インゴットを引き上げるようになった引
上げ装置が設けられている。そして、引上炉21内に
は、引上炉21に形成されたガス導入口30からArガ
スが導入され、引上炉21内を流通してガス流出口31
から排出される。このようにArガスを流通させるの
は、シリコンの溶融にともなって引上炉21内に発生す
るSiOをシリコン融液内に混入させないようにするた
めである。温度制御装置40は引上炉21内で結晶を徐
冷するために設置している。温度制御装置40として
は、製造されるシリコン単結晶を取り囲むように設置さ
れた黒鉛などの断熱保温材や加熱ヒーター等が有効であ
る。
【0022】この装置を使用して、以下の条件で複数の
シリコン単結晶を製造した。これらの結晶の最徐冷温度
はいずれも、850℃〜1200℃の温度領域内に入っ
ており、かついずれの結晶もT±100℃の温度領域の
冷却速度は常に1.0℃/分以下ではない。
【0023】この条件で育成された複数のシリコン単結
晶インゴットの製造条件等を表2に示した。
【0024】
【表2】
【0025】このインゴットから切りだしたウェーハの
デバイス熱処理後の酸化膜耐圧を測定し、図3に示し
た。これらのシリコンウェーハの酸化膜を通して流れる
電流密度が1μA/cm2 の時に該酸化膜にかかる平均
電界が4.0MV/cm以下を示すMOSダイオードの
個数の総数に占める割合(Aモード比率)はいずれも3
%未満であり、本発明の方法で製造されたシリコン単結
晶インゴットから切り出されたウェーハは、良好な酸化
膜耐圧特性を有していることを示している。
【0026】実施例2 実施例1の装置を用いて、以下の条件で複数のシリコン
単結晶を製造した。これらの結晶の最徐冷温度はいずれ
も、850℃〜1200℃の温度領域内に入っており、
かついずれの結晶もT±100℃の温度領域の冷却速度
は常に1.0℃/分以下である。
【0027】この条件で育成された複数のシリコン単結
晶インゴットの製造条件等を表3に示した。
【0028】
【表3】
【0029】このインゴットから切りだしたウェーハの
デバイス熱処理後の酸化膜耐圧を測定し、図4に示し
た。これらのシリコンウェーハの酸化膜を通して流れる
電流密度が1μA/cm2 の時に該酸化膜にかかる平均
電界が4.0MV/cm以下を示すMOSダイオードの
個数の総数に占める割合(Aモード比率)はいずれも3
%未満であり、本発明の方法で製造されたシリコン単結
晶インゴットから切り出されたウェーハは、良好な酸化
膜耐圧特性を有していることを示している。
【0030】比較例1 本比較例では、実施例1の装置を用いて、以下の条件で
複数のシリコン単結晶を製造した。これらの結晶の最徐
冷温度はいずれも、850℃〜1200℃の温度領域内
に入っておらず、かついずれの結晶もT±100℃の温
度領域の冷却速度は常には1.0℃/分以下ではない。
【0031】この条件で育成された複数のシリコン単結
晶インゴットの製造条件等を表4に示した。
【0032】
【表4】
【0033】このインゴットから切りだしたウェーハの
デバイス熱処理後の酸化膜耐圧を測定し、図5に示し
た。これらのシリコンウェーハの酸化膜を通して流れる
電流密度が1μA/cm2 の時に該酸化膜にかかる平均
電界が4.0MV/cm以下を示すMOSダイオードの
個数の総数に占める割合(Aモード比率)はいずれも3
%以上であり、酸化膜耐圧特性が良好でないことを示し
ている。
【0034】比較例2 本比較例では、実施例1の装置を用いて、以下の条件で
複数のシリコン単結晶を製造した。これらの結晶の最徐
冷温度はいずれも、850℃〜1200℃の温度領域内
に入っておらず、かついずれの結晶もT±100℃の温
度領域の冷却速度は常に1.0℃/分以下である。
【0035】この条件で育成された複数のシリコン単結
晶インゴットの製造条件等を表5に示した。
【0036】
【表5】
【0037】このインゴットから切りだしたウェーハの
デバイス熱処理後の酸化膜耐圧を測定し、図6に示し
た。これらのシリコンウェーハの酸化膜を通して流れる
電流密度が1μA/cm2 の時に該酸化膜にかかる平均
電界が4.0MV/cm以下を示すMOSダイオードの
個数の総数に占める割合(Aモード比率)はいずれも3
%以上であり、酸化膜耐圧特性が良好でないことを示し
ている。
【0038】
【発明の効果】本発明のシリコン単結晶あるいは本発明
の製造方法によるシリコン単結晶は、デバイス特性、特
にデバイス熱処理後の酸化膜耐圧特性に優れているた
め、MOSデバイス用ウェーハはもとより各種構造を有
するデバイスに適する。
【図面の簡単な説明】
【図1】 従来の方法でシリコン単結晶の絶縁酸化膜の
耐電圧特性を評価するために実装したMOSダイオード
の一部断面図である。
【図2】 本発明の実施例に用いたCZ法シリコン単結
晶製造装置の概略図である。
【図3】 本発明の実施例1の複数の結晶のデバイス熱
処理後の酸化膜耐圧特性を示す図である。
【図4】 本発明の実施例2の複数の結晶のデバイス熱
処理後の酸化膜耐圧特性を示す図である。
【図5】 比較例1の複数の結晶のデバイス熱処理後の
酸化膜耐圧特性を示す図である。
【図6】 比較例2の複数の結晶のデバイス熱処理後の
酸化膜耐圧特性を示す図である。
【符号の説明】
1…シリコンウェーハ、 2…酸化けい素膜
(絶縁酸化膜)、3…アルミニウム膜、 4
…多結晶シリコン、5…2層ゲート電極、21…結晶引
上炉(CZ法シリコン単結晶製造装置)、22…ワイア
巻上機、 23…断熱部材、24…加熱ヒー
ター、 25…回転治具、26…ルツボ、2
6a…石英ルツボ、 26b…黒鉛ルツボ、
27…引上げワイア、 28…種結晶、29
…チャック、 30…ガス導入口、31
…カス排出口、 40…温度制御装置(結
晶徐冷装置)、M…シリコン融液、 S…
シリコン単結晶インゴット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大久保 正道 山口県光市大字島田3434番地 ニッテツ電 子株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 チョクラルスキー法によりシリコン単結
    晶を製造するに際して、製造されつつある該シリコン単
    結晶をある結晶温度領域で徐冷する方法において、該徐
    冷温度領域での冷却速度が極小となる温度が850℃〜
    1200℃の温度領域内にあることを特徴とするシリコ
    ン単結晶の製造方法。
  2. 【請求項2】 請求項1に記載のシリコン単結晶の製造
    方法において、徐冷温度領域での冷却速度が極小となる
    温度をT℃とした場合、T±100℃の温度領域での冷
    却速度が1.0℃/分以下であることを特徴とするシリ
    コン単結晶の製造方法。
  3. 【請求項3】 請求項1または2に記載の方法で製造さ
    れたシリコン単結晶であって、水蒸気雰囲気中で100
    0℃で110分間、窒素雰囲気中で1200℃で420
    分間、乾燥酸素雰囲気中で900℃で70分間、水蒸気
    雰囲気中で1000℃で130分間とする4ステップか
    らなる熱処理を加え、希フッ酸溶液にて熱酸化膜を除去
    した後、上層がアルミニウム、下層がドープされた多結
    晶シリコンからなる面積20mm2 の2層ゲート電極を
    有し、絶縁酸化膜厚が25.0nmである多数個のMO
    Sダイオードを該シリコン単結晶から切り出したシリコ
    ンウェーハに実装し、基板シリコンから多数キャリアが
    注入される極性の直流電圧を各MOSダイオードに印加
    して電圧ランピング法により前記ウェーハの絶縁酸化膜
    の耐電圧特性を評価した場合において、酸化膜を通して
    流れる電流密度が1μA/cm2 の時の該酸化膜にかか
    る平均電界が4.0MV/cm以下を示すMOSダイオ
    ードの個数の総数に対する割合が1ウェーハにつき3%
    未満であることを特徴とする絶縁酸化膜の耐電圧特性の
    優れたシリコン単結晶。
JP1006695A 1995-01-25 1995-01-25 シリコン単結晶およびその製造方法 Pending JPH08208374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1006695A JPH08208374A (ja) 1995-01-25 1995-01-25 シリコン単結晶およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1006695A JPH08208374A (ja) 1995-01-25 1995-01-25 シリコン単結晶およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08208374A true JPH08208374A (ja) 1996-08-13

Family

ID=11740014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1006695A Pending JPH08208374A (ja) 1995-01-25 1995-01-25 シリコン単結晶およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08208374A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002020200A (ja) * 2000-07-03 2002-01-23 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法
US6605150B2 (en) 1997-04-09 2003-08-12 Memc Electronic Materials, Inc. Low defect density regions of self-interstitial dominated silicon
US6743289B2 (en) 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
US6840997B2 (en) 1997-04-09 2005-01-11 Memc Electronic Materials, Inc. Vacancy, dominsated, defect-free silicon
US6896728B2 (en) 1997-04-09 2005-05-24 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US6913647B2 (en) 1998-06-26 2005-07-05 Memc Electronic Materials, Inc. Process for cooling a silicon ingot having a vacancy dominated region to produce defect free silicon
US7097718B2 (en) 1998-10-14 2006-08-29 Memc Electronic Materials, Inc. Single crystal silicon wafer having an epitaxial layer substantially free from grown-in defects
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605150B2 (en) 1997-04-09 2003-08-12 Memc Electronic Materials, Inc. Low defect density regions of self-interstitial dominated silicon
US6840997B2 (en) 1997-04-09 2005-01-11 Memc Electronic Materials, Inc. Vacancy, dominsated, defect-free silicon
US6896728B2 (en) 1997-04-09 2005-05-24 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US7229693B2 (en) 1997-04-09 2007-06-12 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US7442253B2 (en) 1997-04-09 2008-10-28 Memc Electronic Materials, Inc. Process for forming low defect density, ideal oxygen precipitating silicon
US6913647B2 (en) 1998-06-26 2005-07-05 Memc Electronic Materials, Inc. Process for cooling a silicon ingot having a vacancy dominated region to produce defect free silicon
US6743289B2 (en) 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
US7097718B2 (en) 1998-10-14 2006-08-29 Memc Electronic Materials, Inc. Single crystal silicon wafer having an epitaxial layer substantially free from grown-in defects
JP2002020200A (ja) * 2000-07-03 2002-01-23 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
US8673248B2 (en) 2006-05-19 2014-03-18 Memc Electronic Materials, Inc. Silicon material with controlled agglomerated point defects and oxygen clusters induced by the lateral surface

Similar Documents

Publication Publication Date Title
US20050247259A1 (en) Silicon wafer and method for manufacturing the same
JP3919308B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
JP2003524874A (ja) 非酸素析出性のチョクラルスキーシリコンウエハ
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
WO1997026393A1 (fr) Monocristal de silicium, sans defaut du cristal dans la partie peripherique de la tranche, et procede pour produire ce monocristal
JPH0633236B2 (ja) シリコン単結晶の熱処理方法および装置ならびに製造装置
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JPH08208374A (ja) シリコン単結晶およびその製造方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
JPH0741383A (ja) 半導体単結晶およびその製造方法
JP2001199794A (ja) シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP2004503084A (ja) 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置
JP4276764B2 (ja) シリコン単結晶基板及びその製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP3242780B2 (ja) 半導体単結晶およびその製造方法
JP3366766B2 (ja) シリコン単結晶の製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2822887B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法
JP3366765B2 (ja) シリコン単結晶の製造方法