JPH0741383A - 半導体単結晶およびその製造方法 - Google Patents
半導体単結晶およびその製造方法Info
- Publication number
- JPH0741383A JPH0741383A JP18853693A JP18853693A JPH0741383A JP H0741383 A JPH0741383 A JP H0741383A JP 18853693 A JP18853693 A JP 18853693A JP 18853693 A JP18853693 A JP 18853693A JP H0741383 A JPH0741383 A JP H0741383A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- oxide film
- silicon
- silicon single
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【目的】 本発明は、チョクラルスキー法（以下、ＣＺ
法）により製造された絶縁酸化膜の耐電圧特性（以下、
酸化膜耐圧）の優れたシリコン単結晶およびその製造法
を提供することを目的とする。 【構成】 上記目的を達成するために本発明において
は、チョクラルスキー法によりシリコン単結晶を製造す
る過程において、結晶製造炉内で１２００℃〜８５０℃
の温度域を２００分以上滞在させる。また、本発明の方
法で製造されたシリコン単結晶は、酸化膜耐圧特性のＣ
モード合格率が１ウェーハにつき６０％以上である様
な、酸化膜耐圧が優れたシリコン単結晶である。
法）により製造された絶縁酸化膜の耐電圧特性（以下、
酸化膜耐圧）の優れたシリコン単結晶およびその製造法
を提供することを目的とする。 【構成】 上記目的を達成するために本発明において
は、チョクラルスキー法によりシリコン単結晶を製造す
る過程において、結晶製造炉内で１２００℃〜８５０℃
の温度域を２００分以上滞在させる。また、本発明の方
法で製造されたシリコン単結晶は、酸化膜耐圧特性のＣ
モード合格率が１ウェーハにつき６０％以上である様
な、酸化膜耐圧が優れたシリコン単結晶である。
Description
【０００１】
【産業上の利用分野】本発明は、チョクラルスキー法
（以下、ＣＺ法）により製造された絶縁酸化膜の耐電圧
特性（以下、酸化膜耐圧）の優れたシリコン単結晶およ
びその製造法に関する。
（以下、ＣＺ法）により製造された絶縁酸化膜の耐電圧
特性（以下、酸化膜耐圧）の優れたシリコン単結晶およ
びその製造法に関する。
【０００２】
【従来の技術】ＣＺシリコン単結晶は結晶強度が高いな
どの優れた特徴を有しているため、従来よりＬＳＩ用の
材料として広く用いられている。ところが、シリコン単
結晶の酸化膜耐圧は、製造方法の根本的な違いにより大
きく異なることが知られており、ＣＺシリコン単結晶の
酸化膜耐圧はフローティングゾーン法により製造された
シリコン単結晶やＣＺシリコンウェーハ上にシリコン薄
膜をエピタキシャル成長させたウェーハのそれに比べて
著しく低い。しかし、近年のＭＯＳデバイス集積度の増
大にともない、ゲート酸化膜の信頼性向上が強く望まれ
るところとなり、酸化膜耐圧はその信頼性を決定する重
要な材料特性の１つであるため、酸化膜耐圧特性の優れ
たＣＺシリコン単結晶の製造技術開発が重要視されてい
た。
どの優れた特徴を有しているため、従来よりＬＳＩ用の
材料として広く用いられている。ところが、シリコン単
結晶の酸化膜耐圧は、製造方法の根本的な違いにより大
きく異なることが知られており、ＣＺシリコン単結晶の
酸化膜耐圧はフローティングゾーン法により製造された
シリコン単結晶やＣＺシリコンウェーハ上にシリコン薄
膜をエピタキシャル成長させたウェーハのそれに比べて
著しく低い。しかし、近年のＭＯＳデバイス集積度の増
大にともない、ゲート酸化膜の信頼性向上が強く望まれ
るところとなり、酸化膜耐圧はその信頼性を決定する重
要な材料特性の１つであるため、酸化膜耐圧特性の優れ
たＣＺシリコン単結晶の製造技術開発が重要視されてい
た。
【０００３】酸化膜耐圧の優れたＣＺシリコン単結晶の
製造方法としては、特開平２−２６７１６９５号公報に
ＣＺ法により直径１００ｍｍ以上のシリコン単結晶を製
造する方法において、結晶成長速度を０．８ｍｍ／分以
下とすることを特徴とする方法が開示されている。しか
し、この方法では生産性が低いため実用的ではなかっ
た。したがって、結晶製造速度が従来通り１．２ｍｍ／
分のままで、酸化膜耐圧の優れたＣＺシリコン結晶を製
造する方法が必要とされていたが、従来そのような方法
は存在しなかった。
製造方法としては、特開平２−２６７１６９５号公報に
ＣＺ法により直径１００ｍｍ以上のシリコン単結晶を製
造する方法において、結晶成長速度を０．８ｍｍ／分以
下とすることを特徴とする方法が開示されている。しか
し、この方法では生産性が低いため実用的ではなかっ
た。したがって、結晶製造速度が従来通り１．２ｍｍ／
分のままで、酸化膜耐圧の優れたＣＺシリコン結晶を製
造する方法が必要とされていたが、従来そのような方法
は存在しなかった。
【０００４】
【発明が解決しようとする課題】本発明は、ＣＺ法によ
り製造された酸化膜耐圧を良好なシリコン単結晶および
その製造方法を提供することを目的とする。
り製造された酸化膜耐圧を良好なシリコン単結晶および
その製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、チョクラルスキー法によりシリコ
ン単結晶を製造する過程において、結晶製造炉内で１２
００℃〜８５０℃の温度域を２００分以上滞在させる。
に本発明においては、チョクラルスキー法によりシリコ
ン単結晶を製造する過程において、結晶製造炉内で１２
００℃〜８５０℃の温度域を２００分以上滞在させる。
【０００６】また、本発明の方法で製造されたシリコン
単結晶は、上層がアルミニウム、下層がドープされた多
結晶シリコンからなる直径５ｍｍの２層ゲート電極を有
する多数個のＭＯＳダイオードを該シリコン単結晶から
切り出したシリコンウェーハに実装し、基板シリコンか
ら多数キャリアが注入される極性の直流電圧を各ＭＯＳ
ダイオードに印加して電圧ランピング法により前記ウェ
ーハの絶縁酸化膜の耐電圧特性を評価した場合におい
て、酸化膜を通して流れる電流密度が１μＡ／ｃｍ2 の
時の該酸化膜にかかる平均電界が８．０ＭＶ／ｃｍ以上
を示すＭＯＳダイオードの個数の総数に対する割合が１
ウェーハにつき６０％以上である様な、酸化膜耐圧が優
れたシリコン単結晶である。
単結晶は、上層がアルミニウム、下層がドープされた多
結晶シリコンからなる直径５ｍｍの２層ゲート電極を有
する多数個のＭＯＳダイオードを該シリコン単結晶から
切り出したシリコンウェーハに実装し、基板シリコンか
ら多数キャリアが注入される極性の直流電圧を各ＭＯＳ
ダイオードに印加して電圧ランピング法により前記ウェ
ーハの絶縁酸化膜の耐電圧特性を評価した場合におい
て、酸化膜を通して流れる電流密度が１μＡ／ｃｍ2 の
時の該酸化膜にかかる平均電界が８．０ＭＶ／ｃｍ以上
を示すＭＯＳダイオードの個数の総数に対する割合が１
ウェーハにつき６０％以上である様な、酸化膜耐圧が優
れたシリコン単結晶である。
【０００７】
【作用】以下、図表を用いながら本発明について説明す
る。図１は、本発明の製造方法により得られたシリコン
単結晶の酸化膜耐圧を評価する際、シリコンウェーハ上
に実装したＭＯＳダイオードの断面であり、シリコンウ
ェーハ１のうえに酸化珪素膜２が形成され、その上に上
層がアルミニウム３、下層がドープされた多結晶シリコ
ン４からなる直径５ｍｍの２層ゲート電極５が形成され
ている。
る。図１は、本発明の製造方法により得られたシリコン
単結晶の酸化膜耐圧を評価する際、シリコンウェーハ上
に実装したＭＯＳダイオードの断面であり、シリコンウ
ェーハ１のうえに酸化珪素膜２が形成され、その上に上
層がアルミニウム３、下層がドープされた多結晶シリコ
ン４からなる直径５ｍｍの２層ゲート電極５が形成され
ている。
【０００８】次に本発明の製造方法により得られたシリ
コン単結晶における酸化膜耐圧特性に関する評価手段を
表１により説明する。
コン単結晶における酸化膜耐圧特性に関する評価手段を
表１により説明する。
【０００９】
【表１】
【００１０】まずＣＺシリコンインゴットをスライス
し、ラッピング、ポリッシングなど、通常のシリコンウ
ェーハを工業的に製造するために必要な諸過程を経て得
られたウェーハを洗浄し（１）、ゲート酸化を行って酸
化珪素膜を形成し（２）、多結晶シリコン膜を堆積させ
（３）、この多結晶シリコンにイオン注入してドープす
る（６）。酸化前洗浄（４）および多結晶シリコンの酸
化（５）はイオン注入（６）の前処理である。ついで、
アニール前洗浄（７）を行い、ドライブアニールして多
結晶シリコン中のドーパントを固溶化し（８）、多結晶
シリコン膜をエッチング除去し（９）、アルミニウムを
蒸着しアルミニウム層を形成する（１０）。つぎに、直
径５ｍｍの２層ゲート電極を実装するためにリソグラフ
ィ（１１）によりポジレジスト膜をコートして、パター
ニングした後、アルミニウム膜をエッチングし（１
２）、多結晶シリコン膜をエッチングして（１３）、レ
ジスト膜を除去する（１４）。そして、水素アニールに
より珪素／酸化珪素膜界面を安定化した後（１５）、表
面にレジスト膜を塗布してＭＯＳダイオードを保護し
（１６）、プラズマエッチングにより裏面多結晶シリコ
ン膜を除去する（１７）。表面に保護用のレジスト膜を
再塗布して（１８）、裏面酸化膜をエッチングにより除
去し（１９）、ｐ型の場合には金を、ｎ型の場合には金
・アンチモン合金を蒸着して裏面電極を形成する（２
０）。最後に、保護用レジスト膜を除去した後（２
１）、電圧ランピング法により酸化膜耐圧特性を評価す
る（２２）。電圧ランピング法とは、図１において、基
板シリコンから多数キャリアが注入される極性の直流電
圧をアルミニウム層３と裏面電極との間に印加し、その
電圧を時間に対してステップ状に増加させる方法であ
る。本発明では、該電圧ランピング法の１スッテップ当
たりの電圧増加を電界換算で０．２５ＭＶ／ｃｍ、保持
時間を２００ｍｓ／ステップとし、図１における酸化珪
素膜２を通して流れる電流密度が１．０μＡ／ｃｍ2 と
なるときに酸化珪素膜２にかかる平均電界が８．０ＭＶ
／ｃｍ以上を示すＭＯＳダイオードの個数の総数に対す
る割合（これをＣモード比率という）でシリコン単結晶
の酸化膜耐圧を評価した。このＣモード比率が６０％以
上の場合に、酸化膜耐圧が良好であるという。
し、ラッピング、ポリッシングなど、通常のシリコンウ
ェーハを工業的に製造するために必要な諸過程を経て得
られたウェーハを洗浄し（１）、ゲート酸化を行って酸
化珪素膜を形成し（２）、多結晶シリコン膜を堆積させ
（３）、この多結晶シリコンにイオン注入してドープす
る（６）。酸化前洗浄（４）および多結晶シリコンの酸
化（５）はイオン注入（６）の前処理である。ついで、
アニール前洗浄（７）を行い、ドライブアニールして多
結晶シリコン中のドーパントを固溶化し（８）、多結晶
シリコン膜をエッチング除去し（９）、アルミニウムを
蒸着しアルミニウム層を形成する（１０）。つぎに、直
径５ｍｍの２層ゲート電極を実装するためにリソグラフ
ィ（１１）によりポジレジスト膜をコートして、パター
ニングした後、アルミニウム膜をエッチングし（１
２）、多結晶シリコン膜をエッチングして（１３）、レ
ジスト膜を除去する（１４）。そして、水素アニールに
より珪素／酸化珪素膜界面を安定化した後（１５）、表
面にレジスト膜を塗布してＭＯＳダイオードを保護し
（１６）、プラズマエッチングにより裏面多結晶シリコ
ン膜を除去する（１７）。表面に保護用のレジスト膜を
再塗布して（１８）、裏面酸化膜をエッチングにより除
去し（１９）、ｐ型の場合には金を、ｎ型の場合には金
・アンチモン合金を蒸着して裏面電極を形成する（２
０）。最後に、保護用レジスト膜を除去した後（２
１）、電圧ランピング法により酸化膜耐圧特性を評価す
る（２２）。電圧ランピング法とは、図１において、基
板シリコンから多数キャリアが注入される極性の直流電
圧をアルミニウム層３と裏面電極との間に印加し、その
電圧を時間に対してステップ状に増加させる方法であ
る。本発明では、該電圧ランピング法の１スッテップ当
たりの電圧増加を電界換算で０．２５ＭＶ／ｃｍ、保持
時間を２００ｍｓ／ステップとし、図１における酸化珪
素膜２を通して流れる電流密度が１．０μＡ／ｃｍ2 と
なるときに酸化珪素膜２にかかる平均電界が８．０ＭＶ
／ｃｍ以上を示すＭＯＳダイオードの個数の総数に対す
る割合（これをＣモード比率という）でシリコン単結晶
の酸化膜耐圧を評価した。このＣモード比率が６０％以
上の場合に、酸化膜耐圧が良好であるという。
【００１１】ＣＺ法により製造されたシリコン単結晶中
には、製造途中に形成された微小な酸素析出物が存在し
ている。この微小酸素析出物が結晶表面に存在し、ゲー
ト酸化膜形成時に酸化膜に取り込まれるあるいはその一
部が取り込まれると、その部分が８ＭＶ／ｃｍ以下での
絶縁破壊の原因となり、Ｃモード比率を低下させる。
には、製造途中に形成された微小な酸素析出物が存在し
ている。この微小酸素析出物が結晶表面に存在し、ゲー
ト酸化膜形成時に酸化膜に取り込まれるあるいはその一
部が取り込まれると、その部分が８ＭＶ／ｃｍ以下での
絶縁破壊の原因となり、Ｃモード比率を低下させる。
【００１２】本発明者らは、各種酸化膜耐圧特性を有す
る結晶の育成中の冷却条件を詳細に調査した結果、冷却
条件と絶縁破壊原因となる微小酸素析出物の形成との間
に次ぎのような関係があることを発見した。即ち、ＣＺ
法によるシリコン単結晶の育成過程において、融点から
１３００℃までの高温域では微小酸素析出物の発生核が
導入される。１３００℃〜１２００℃の温度域では、こ
の微小酸素析出物の発生核が形成される。１２００℃〜
８５０℃の温度域では、逆にこの微小酸素析出の発生核
が分解し、密度が減少する。８５０℃以下の温度域では
発生核を中心ととして酸素析出が進行し、微小酸素析出
物として成長する。
る結晶の育成中の冷却条件を詳細に調査した結果、冷却
条件と絶縁破壊原因となる微小酸素析出物の形成との間
に次ぎのような関係があることを発見した。即ち、ＣＺ
法によるシリコン単結晶の育成過程において、融点から
１３００℃までの高温域では微小酸素析出物の発生核が
導入される。１３００℃〜１２００℃の温度域では、こ
の微小酸素析出物の発生核が形成される。１２００℃〜
８５０℃の温度域では、逆にこの微小酸素析出の発生核
が分解し、密度が減少する。８５０℃以下の温度域では
発生核を中心ととして酸素析出が進行し、微小酸素析出
物として成長する。
【００１３】この微小酸素析出物の密度が１×１０5 個
／ｃｍ3 以下の場合には、ウェーハ最表面のゲート酸化
膜形成領域にこの微小酸素析出物が存在しても、酸化膜
耐圧には悪影響を及ぼさない。したがって、良好な酸化
膜耐圧を有するシリコン単結晶とは、耐圧に悪影響を及
ぼす微小酸素析出物が、１×１０5 個／ｃｍ3 以下の場
合である。
／ｃｍ3 以下の場合には、ウェーハ最表面のゲート酸化
膜形成領域にこの微小酸素析出物が存在しても、酸化膜
耐圧には悪影響を及ぼさない。したがって、良好な酸化
膜耐圧を有するシリコン単結晶とは、耐圧に悪影響を及
ぼす微小酸素析出物が、１×１０5 個／ｃｍ3 以下の場
合である。
【００１４】通常の方法で製造されるＣＺシリコン単結
晶は、１２００℃〜８５０℃の温度域の滞在時間が短い
ために１３００℃〜１２００℃で形成された微小酸素析
出物の発生核を充分には分解することができない。その
ため１×１０5 個／ｃｍ3 以上の微小酸素析出物が存在
し、酸化膜耐圧のＣモード比率を低下させる原因となっ
ていた。
晶は、１２００℃〜８５０℃の温度域の滞在時間が短い
ために１３００℃〜１２００℃で形成された微小酸素析
出物の発生核を充分には分解することができない。その
ため１×１０5 個／ｃｍ3 以上の微小酸素析出物が存在
し、酸化膜耐圧のＣモード比率を低下させる原因となっ
ていた。
【００１５】一方、ＣＺ法によりシリコン単結晶を製造
する過程において、結晶製造炉内で１２００℃〜８５０
℃の温度域を２００分以上滞在させることによって、良
好な酸化膜耐圧を有するシリコン単結晶を製造すること
ができる。この方法で製造されたＣＺシリコン単結晶の
酸化膜耐圧のＣモード比率は、結晶部位によらず６０％
以上であり、良好な酸化膜耐圧を有している。
する過程において、結晶製造炉内で１２００℃〜８５０
℃の温度域を２００分以上滞在させることによって、良
好な酸化膜耐圧を有するシリコン単結晶を製造すること
ができる。この方法で製造されたＣＺシリコン単結晶の
酸化膜耐圧のＣモード比率は、結晶部位によらず６０％
以上であり、良好な酸化膜耐圧を有している。
【００１６】
【実施例】以下に本発明の実施例を挙げて説明するが、
本発明がこれらの実施例の記載によって制限されるもの
でないことは言うまでもない。なお、酸化膜耐圧の評価
は前述のように、表１の工程によりＣモード比率を求め
ることにより行った。
本発明がこれらの実施例の記載によって制限されるもの
でないことは言うまでもない。なお、酸化膜耐圧の評価
は前述のように、表１の工程によりＣモード比率を求め
ることにより行った。
【００１７】実施例１ 本発明に用いられる単結晶製造装置は、通常ＣＺ法によ
るシリコン単結晶製造に用いられるものであれば特に限
定されるものではなく、本実施例では図２に示すような
製造装置を用いた。このＣＺ法シリコン単結晶製造装置
１１は、シリコン溶融のための構造体が収容される加熱
チャンバ１２ａと、分離機構３０によって分離および接
続される育成されたシリコン単結晶インゴットＳを収容
する引上げチャンバ１２ｂとからなるチャンバ１２を有
し、加熱チャンバ１２ａ内に、石英ルツボ１５ｂとこれ
を保護する黒鉛製ルツボ１５ａとから構成されたルツボ
１５と、このルツボ１５の側面部を取り囲むように配置
された加熱ヒータ１６と、加熱ヒータ１６からの熱が加
熱チャンバ１２ａ外部に逃げるのを防止するため断熱部
材２１が配置されており、このルツボ１５は、図示され
ていない駆動装置と回転治具１４によって接続され、こ
の駆動装置によって所定の速度で回転されると共に、ル
ツボ１５内のシリコン融液の減少にともないシリコン融
液液面が低下するのを補うためにルツボ１５を昇降させ
るようになっている。引上げチャンバ１２ｂ内には、チ
ャンバ内を垂下された引上げワイヤ１７が設置され、こ
のワイヤの下端には種結晶１８を保持するチャック１９
が設けられている。この引上げワイヤ１７の上端側は、
ワイヤ巻き上げ機２０に巻きとられて、シリコン単結晶
インゴットを引き上げるようになった引上げ装置が設け
られている。そして、チャンバ１２内には、引上げチャ
ンバ１２ｂに形成されたガス導入口２２からＡｒガスが
導入され、加熱チャンバ１２ａ内をまんべんなく流通し
てガス流出口２３から排出される。このようにＡｒガス
を流出させるのは、シリコンの溶融にともなってチャン
バ内に発生するＳｉＯをシリコン融液内に混入させない
ようにするためである。
るシリコン単結晶製造に用いられるものであれば特に限
定されるものではなく、本実施例では図２に示すような
製造装置を用いた。このＣＺ法シリコン単結晶製造装置
１１は、シリコン溶融のための構造体が収容される加熱
チャンバ１２ａと、分離機構３０によって分離および接
続される育成されたシリコン単結晶インゴットＳを収容
する引上げチャンバ１２ｂとからなるチャンバ１２を有
し、加熱チャンバ１２ａ内に、石英ルツボ１５ｂとこれ
を保護する黒鉛製ルツボ１５ａとから構成されたルツボ
１５と、このルツボ１５の側面部を取り囲むように配置
された加熱ヒータ１６と、加熱ヒータ１６からの熱が加
熱チャンバ１２ａ外部に逃げるのを防止するため断熱部
材２１が配置されており、このルツボ１５は、図示され
ていない駆動装置と回転治具１４によって接続され、こ
の駆動装置によって所定の速度で回転されると共に、ル
ツボ１５内のシリコン融液の減少にともないシリコン融
液液面が低下するのを補うためにルツボ１５を昇降させ
るようになっている。引上げチャンバ１２ｂ内には、チ
ャンバ内を垂下された引上げワイヤ１７が設置され、こ
のワイヤの下端には種結晶１８を保持するチャック１９
が設けられている。この引上げワイヤ１７の上端側は、
ワイヤ巻き上げ機２０に巻きとられて、シリコン単結晶
インゴットを引き上げるようになった引上げ装置が設け
られている。そして、チャンバ１２内には、引上げチャ
ンバ１２ｂに形成されたガス導入口２２からＡｒガスが
導入され、加熱チャンバ１２ａ内をまんべんなく流通し
てガス流出口２３から排出される。このようにＡｒガス
を流出させるのは、シリコンの溶融にともなってチャン
バ内に発生するＳｉＯをシリコン融液内に混入させない
ようにするためである。
【００１８】この装置を使用して、以下の条件でシリコ
ン単結晶を育成した。 原料融液重量：４５ｋｇ 結晶育成速度：１．２ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：２１０分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｐ型（ボロンドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：１０Ω・ｃｍ 酸素濃度：７．５〜７．８×１０17atoms/cc（日本電子
工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切り出したウェーハの酸化膜耐圧を
測定し、表２に示した。表２の結果は、これらのシリコ
ンウェーハの酸化膜耐圧のＣモード比率はいずれも６０
％以上であり、本発明の方法で製造されたシリコンイン
ゴットから切り出されたウェーハは、良好な酸化膜耐圧
を有していることを示している。
ン単結晶を育成した。 原料融液重量：４５ｋｇ 結晶育成速度：１．２ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：２１０分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｐ型（ボロンドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：１０Ω・ｃｍ 酸素濃度：７．５〜７．８×１０17atoms/cc（日本電子
工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切り出したウェーハの酸化膜耐圧を
測定し、表２に示した。表２の結果は、これらのシリコ
ンウェーハの酸化膜耐圧のＣモード比率はいずれも６０
％以上であり、本発明の方法で製造されたシリコンイン
ゴットから切り出されたウェーハは、良好な酸化膜耐圧
を有していることを示している。
【００１９】実施例２ 実施例１の装置を用いて、以下の条件でシリコン単結晶
を育成した。 原料融液重量：４５ｋｇ 結晶育成速度：１．５ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：４００分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｎ型（Ｐドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：２Ω・ｃｍ 酸素濃度：９．８〜１０．０×１０17atoms/cc（日本電
子工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切り出したウェーハの酸化膜耐圧を
測定し、表２に示した。表２の結果は、これらのシリコ
ンウェーハの酸化膜耐圧のＣモード比率はいずれも６０
％以上であり本発明の方法で製造されたシリコンインゴ
ットから切り出されたウェーハは、良好な酸化膜耐圧を
有していることを示している。
を育成した。 原料融液重量：４５ｋｇ 結晶育成速度：１．５ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：４００分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｎ型（Ｐドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：２Ω・ｃｍ 酸素濃度：９．８〜１０．０×１０17atoms/cc（日本電
子工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切り出したウェーハの酸化膜耐圧を
測定し、表２に示した。表２の結果は、これらのシリコ
ンウェーハの酸化膜耐圧のＣモード比率はいずれも６０
％以上であり本発明の方法で製造されたシリコンインゴ
ットから切り出されたウェーハは、良好な酸化膜耐圧を
有していることを示している。
【００２０】比較例１ 実施例１の装置を用いて、以下の条件でシリコン単結晶
を製造した。 原料融液重量：４５ｋｇ 結晶育成速度：１．２ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：１９０分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｐ型（ボロンドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：１０Ω・ｃｍ 酸素濃度：７．５〜７．８×１０17atoms/cc（日本電子
工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切りだしたウェーハの酸化膜耐圧を
測定し、実施例１、実施例２に合わせて表２に示した。
表２の結果は、これらのシリコンウェーハの酸化膜耐圧
のＣモード比率はいずれも６０％未満であり、酸化膜耐
圧が優れていないことを示している。
を製造した。 原料融液重量：４５ｋｇ 結晶育成速度：１．２ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：１９０分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｐ型（ボロンドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：１０Ω・ｃｍ 酸素濃度：７．５〜７．８×１０17atoms/cc（日本電子
工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切りだしたウェーハの酸化膜耐圧を
測定し、実施例１、実施例２に合わせて表２に示した。
表２の結果は、これらのシリコンウェーハの酸化膜耐圧
のＣモード比率はいずれも６０％未満であり、酸化膜耐
圧が優れていないことを示している。
【００２１】比較例２ 実施例１の装置を用いて、以下の条件でシリコン単結晶
を育成した。 原料融液重量：４５ｋｇ 結晶育成速度：１．５ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：１００分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｎ型（Ｐドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：２Ω・ｃｍ 酸素濃度：９．８〜１０．０×１０17atoms/cc（日本電
子工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切りだしたウェーハの酸化膜耐圧を
測定し、実施例１、実施例２、比較例１に合わせて表２
に示した。表２の結果は、これらのシリコンウェーハの
酸化膜耐圧のＣモード比率はいずれも６０％未満であ
り、酸化膜耐圧は優れていないことを示している。
を育成した。 原料融液重量：４５ｋｇ 結晶育成速度：１．５ｍｍ／ｍｉｎ １２００℃〜８５０℃温度域の滞在時間：１００分 この条件で育成されたシリコン単結晶インゴットは次の
通りである。 伝導型：ｎ型（Ｐドープ） 結晶径：６インチ用（１６０ｍｍ） 抵抗率：２Ω・ｃｍ 酸素濃度：９．８〜１０．０×１０17atoms/cc（日本電
子工業振興協会による酸素濃度換算係数を用いて算出） 炭素濃度：＜１．０×１０17atoms/cc （日本電子
工業振興協会による炭素濃度換算係数を用いて算出） このインゴットから切りだしたウェーハの酸化膜耐圧を
測定し、実施例１、実施例２、比較例１に合わせて表２
に示した。表２の結果は、これらのシリコンウェーハの
酸化膜耐圧のＣモード比率はいずれも６０％未満であ
り、酸化膜耐圧は優れていないことを示している。
【００２２】
【表２】
【００２３】
【発明の効果】本発明のシリコン単結晶あるいは本発明
の製造方法によるシリコン単結晶は、良好な酸化膜耐圧
を有するため、ゲート酸化膜の信頼性が高く、ＭＯＳデ
バイス用ウェーハに適する。
の製造方法によるシリコン単結晶は、良好な酸化膜耐圧
を有するため、ゲート酸化膜の信頼性が高く、ＭＯＳデ
バイス用ウェーハに適する。
【００２４】
【図１】は、本発明の製造方法で得られたシリコン単結
晶の絶縁酸化膜の耐電圧特性を評価するために実装した
ＭＯＳダイオードの一部断面図である。
晶の絶縁酸化膜の耐電圧特性を評価するために実装した
ＭＯＳダイオードの一部断面図である。
【図２】は、本発明の実施例に用いたＣＺ法シリコン単
結晶製造装置の概略図である。
結晶製造装置の概略図である。
１…シリコン単結晶、 ２…絶縁酸化
膜、３…アルミニウム膜、 ４…多結
晶シリコン、５…２層ゲート電極、１１…ＣＺ法シリコ
ン単結晶製造装置、 １２…チャンバ、１２ａ…加熱チ
ャンバ、 １２ｂ…引上げチャンバ、１
４…回転軸、 １５…ルツボ、
１５ａ…黒鉛製ルツボ、 １５ｂ…石英
ルツボ、１６…加熱ヒータ、 １７
…ワイヤ、１９…チャック、 ２
０…ワイヤ巻き上げ機、２１…断熱部材、
２２…ガス導入口、２３…ガス流出口、
３０…分離機構。
膜、３…アルミニウム膜、 ４…多結
晶シリコン、５…２層ゲート電極、１１…ＣＺ法シリコ
ン単結晶製造装置、 １２…チャンバ、１２ａ…加熱チ
ャンバ、 １２ｂ…引上げチャンバ、１
４…回転軸、 １５…ルツボ、
１５ａ…黒鉛製ルツボ、 １５ｂ…石英
ルツボ、１６…加熱ヒータ、 １７
…ワイヤ、１９…チャック、 ２
０…ワイヤ巻き上げ機、２１…断熱部材、
２２…ガス導入口、２３…ガス流出口、
３０…分離機構。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷部 政美 山口県光市大字島田3434番地 新日本製鐵 株式会社光製鐵所内 (72)発明者 大久保 正道 山口県光市大字島田3434番地 ニッテツ電 子株式会社内 (72)発明者 原田 博文 山口県光市大字島田3434番地 ニッテツ電 子株式会社内
Claims (2)
- 【請求項１】 チョクラルスキー法によりシリコン単結
晶を製造する過程において、結晶製造炉内で１２００℃
〜８５０℃の温度域を２００分以上滞在させることを特
徴とする半導体単結晶の製造方法。 - 【請求項２】 請求項１の方法で製造されたシリコン単
結晶であって、上層がアルミニウム、下層がドープされ
た多結晶シリコンからなる直径５ｍｍの２層ゲート電極
を有する多数個のＭＯＳダイオードを該シリコン単結晶
から切り出したシリコンウェーハに実装し、基板シリコ
ンから多数キャリアが注入される極性の直流電圧を各Ｍ
ＯＳダイオードに印加して電圧ランピング法により前記
ウェーハの絶縁酸化膜の耐電圧特性を評価した場合にお
いて、酸化膜を通して流れる電流密度が１μｍＡ／ｃｍ
2 の時の該酸化膜にかかる平均電界が８．０ＭＶ／ｃｍ
以上を示すＭＯＳダイオードの個数の総数に対する割合
が１ウェーハにつき６０％以上であることを特徴とする
絶縁酸化膜の耐電圧特性の優れた半導体単結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18853693A JPH0741383A (ja) | 1993-07-29 | 1993-07-29 | 半導体単結晶およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18853693A JPH0741383A (ja) | 1993-07-29 | 1993-07-29 | 半導体単結晶およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0741383A true JPH0741383A (ja) | 1995-02-10 |
Family
ID=16225427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18853693A Pending JPH0741383A (ja) | 1993-07-29 | 1993-07-29 | 半導体単結晶およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0741383A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605150B2 (en) | 1997-04-09 | 2003-08-12 | Memc Electronic Materials, Inc. | Low defect density regions of self-interstitial dominated silicon |
| US6743289B2 (en) | 1998-10-14 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing low defect density single crystal silicon |
| US6840997B2 (en) | 1997-04-09 | 2005-01-11 | Memc Electronic Materials, Inc. | Vacancy, dominsated, defect-free silicon |
| US6896728B2 (en) | 1997-04-09 | 2005-05-24 | Memc Electronic Materials, Inc. | Process for producing low defect density, ideal oxygen precipitating silicon |
| US6913647B2 (en) | 1998-06-26 | 2005-07-05 | Memc Electronic Materials, Inc. | Process for cooling a silicon ingot having a vacancy dominated region to produce defect free silicon |
| US7097718B2 (en) | 1998-10-14 | 2006-08-29 | Memc Electronic Materials, Inc. | Single crystal silicon wafer having an epitaxial layer substantially free from grown-in defects |
| US7105050B2 (en) | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US7326395B2 (en) | 2003-08-20 | 2008-02-05 | Shin-Etsu Handotai Co., Ltd. | Method for producing a single crystal and silicon single crystal wafer |
| US8216362B2 (en) | 2006-05-19 | 2012-07-10 | Memc Electronic Materials, Inc. | Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth |
| US8870310B2 (en) | 2013-01-07 | 2014-10-28 | Ricoh Company, Limited | Slide rail, paper feeder, and image forming apparatus |
-
1993
- 1993-07-29 JP JP18853693A patent/JPH0741383A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605150B2 (en) | 1997-04-09 | 2003-08-12 | Memc Electronic Materials, Inc. | Low defect density regions of self-interstitial dominated silicon |
| US6840997B2 (en) | 1997-04-09 | 2005-01-11 | Memc Electronic Materials, Inc. | Vacancy, dominsated, defect-free silicon |
| US6896728B2 (en) | 1997-04-09 | 2005-05-24 | Memc Electronic Materials, Inc. | Process for producing low defect density, ideal oxygen precipitating silicon |
| US7442253B2 (en) | 1997-04-09 | 2008-10-28 | Memc Electronic Materials, Inc. | Process for forming low defect density, ideal oxygen precipitating silicon |
| US6913647B2 (en) | 1998-06-26 | 2005-07-05 | Memc Electronic Materials, Inc. | Process for cooling a silicon ingot having a vacancy dominated region to produce defect free silicon |
| US6743289B2 (en) | 1998-10-14 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing low defect density single crystal silicon |
| US7097718B2 (en) | 1998-10-14 | 2006-08-29 | Memc Electronic Materials, Inc. | Single crystal silicon wafer having an epitaxial layer substantially free from grown-in defects |
| US7105050B2 (en) | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US7326395B2 (en) | 2003-08-20 | 2008-02-05 | Shin-Etsu Handotai Co., Ltd. | Method for producing a single crystal and silicon single crystal wafer |
| US8216362B2 (en) | 2006-05-19 | 2012-07-10 | Memc Electronic Materials, Inc. | Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth |
| US8673248B2 (en) | 2006-05-19 | 2014-03-18 | Memc Electronic Materials, Inc. | Silicon material with controlled agglomerated point defects and oxygen clusters induced by the lateral surface |
| US8870310B2 (en) | 2013-01-07 | 2014-10-28 | Ricoh Company, Limited | Slide rail, paper feeder, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JP3919308B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ | |
| JP4020987B2 (ja) | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 | |
| US6139625A (en) | Method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
| JPH0633235B2 (ja) | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 | |
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JPH0633236B2 (ja) | シリコン単結晶の熱処理方法および装置ならびに製造装置 | |
| JPH0741383A (ja) | 半導体単結晶およびその製造方法 | |
| JP2000109396A (ja) | シリコン半導体基板及びその製造方法 | |
| US8252404B2 (en) | High resistivity silicon wafers | |
| JP4192530B2 (ja) | パーティクルモニター用シリコン単結晶ウェーハの製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JPH11322490A (ja) | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ | |
| JPH08208374A (ja) | シリコン単結晶およびその製造方法 | |
| JPH10208987A (ja) | 水素熱処理用シリコンウェーハ及びその製造方法 | |
| JPH1143396A (ja) | シリコン単結晶およびその製造方法ならびに製造装置 | |
| JP2001199794A (ja) | シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法 | |
| JP3242780B2 (ja) | 半導体単結晶およびその製造方法 | |
| JPH05221786A (ja) | シリコン単結晶製造装置および製造方法 | |
| JPH1143393A (ja) | シリコン単結晶ウエハーおよびその製造方法 | |
| JP4112654B2 (ja) | シリコンウエーハの製造方法 | |
| JPH11302098A (ja) | シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法 | |
| JP3366765B2 (ja) | シリコン単結晶の製造方法 | |
| JPH11335198A (ja) | シリコン単結晶ウェ―ハおよびその製造方法 |