JP4084902B2 - シリコン半導体基板及びその製造方法 - Google Patents
シリコン半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP4084902B2 JP4084902B2 JP08491599A JP8491599A JP4084902B2 JP 4084902 B2 JP4084902 B2 JP 4084902B2 JP 08491599 A JP08491599 A JP 08491599A JP 8491599 A JP8491599 A JP 8491599A JP 4084902 B2 JP4084902 B2 JP 4084902B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- substrate
- semiconductor substrate
- atoms
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の属する技術分野】
本発明は、シリコン半導体基板の品質改善に関し、特に、基板内部あるいは基板表面の欠陥を除去し、基板上に作成するデバイスの歩留りを向上させるシリコン半導体基板及びその製造方法に関する。
【0002】
【従来の技術】
シリコン半導体基板を用いて半導体デバイスを作成する際に、基板中の結晶欠陥がデバイスの動作不良を引き起こし、基板中の結晶欠陥密度によりデバイスの製造歩留りが変化することが知られている。近年、このデバイス動作不良を引き起こす結晶欠陥として、COP(Crystal Originated Particle)と呼ばれる欠陥が注目されている。これは、シリコン半導体基板をアンモニア−過酸化水素の混合液でエッチングした際、結晶中の格子欠陥を原因としたピットが基板表面に生じ、基板表面のパーティクルを計数する検査装置によりこのピットが測定されるため、このように呼ばれている。COPとはこのような測定法で検出される欠陥全般を指す名称であるが、通常のチョクラルスキー(CZ)法もしくは磁場を印加したCZ法により育成されたシリコン単結晶では、この欠陥の実体は結晶中の八面体様の空隙(以下、空孔欠陥と称す)と考えられており、これがデバイスの構造的な破壊を引き起こすと推定されている。このようなデバイス作成に有害なCOPを低減あるいは消滅させる技術として、これまでにいくつかの提案がなされている。
【0003】
COPを消滅させる技術として、単結晶育成の際の結晶成長速度を0.8mm/min以下とすることが知られている(特開平2−267195号公報)。これは、空孔欠陥を作る要素である空孔型点欠陥(vacancy)の結晶成長界面での導入量を減少させ、また単結晶の冷却速度を緩やかなものとすることにより、冷却中に発生する過飽和な空孔型点欠陥(vacancy)の発生を抑えるものである。しかしながら、この方法では、成長速度の低下による生産性の低下を招くとともに、転位ループ等のCOPとは別種の結晶欠陥を発生させると言う問題がある。
【0004】
COP発生を抑制する技術としては、単結晶の冷却挙動の制御、特に単結晶が約1200℃から1000℃の温度範囲を通過する時間の制御が有効であることが知られている(特開平8−12493号公報、特開平8−91983号公報、特開平9−227289号公報)。これらの技術は、単結晶の成長速度を大きく低下させないため、生産性という点では問題はないが、COP密度の低減下限は概ね105 個/cm3 程度であり、更なる低減、例えば104 個/cm3 以下の密度を達成することは困難である。
【0005】
また、COP低減技術として結晶育成時に結晶を冷却する際850℃〜1100℃の温度範囲での冷却中の単結晶の保持時間を80分未満とし、または結晶を育成する際窒素濃度が1×1014/cm3であるシリコン単結晶を育成し、その後シリコンウェハに加工後1000℃以上の温度で1時間以上熱処理する技術が知られている(特開平10−98047号公報)。これは、結晶製造時に発生するCOPのサイズ分布をより小さい方にシフトさせることにより熱処理の際に欠陥を消滅させやすくする技術である。しかしながら、このサイズ減少の効果は酸素濃度が低いほど顕著とされており、チョクラルスキー法で常用される7〜10×1017/cm3の酸素濃度では実施されていない。このため、通常基板中の酸素濃度を高めることにより得られる基板内部での酸素析出物の発生を利用したゲッタリング能の付与とCOPの低減との両立が難しい。
【0006】
また、単結晶育成時のCOP低減技術以外にも、単結晶からスライス・研磨して基板とした後に熱処理をすることにより、基板表面のCOPを低減・消滅させる技術も知られている。例えば、特開平3−233936号公報には、800〜1250℃で10時間以下の熱処理を行うことが提案されている。しかしながら、この公報の実施例に示されている酸化雰囲気で熱処理を行うと、基板表面の酸化侵食に伴い、空孔欠陥が基板表面に転写され、基板表面のピットの増大を招くと言う欠点があるとともに、基板表面から深さ1μmの範囲内のCOP密度を104 個/cm3 以下とすることは困難である。また、特開昭59−20264号公報には、水素雰囲気中で熱処理することが提案されている。この方法は、水素雰囲気を用いることにより、最表面のCOPを消滅させ、かつ表面から0.5μm以内のCOP密度を104 個/cm3 以下とすることができるが、表面からさらに深い部分のCOP密度を104 個/cm3 以下とすることはできず、デバイス作成の観点からは無欠陥層の形成が不充分である。さらに、この方法では、水素という爆発性の雰囲気を用いるため安全上の対策を充分に行う必要がある。
【0007】
シリコンの単結晶成長の際に窒素を添加することについて、添加方法に関しては特開昭60−251190号公報等が知られている。また、フロートゾーン(FZ)単結晶における窒素添加効果として、特開昭57−17497号公報等には結晶強度の増加が、特開平8−91993号公報には抵抗率の変化を抑える方法が開示されている。さらに、酸素が単結晶中に存在する場合には、窒素を添加することによりCOP欠陥が小さくなることがD.Graf等によって報告されている(The Electrochemical Society Proceeding Vol.96−13, pp117, 1996)が、このメカニズムについては、FZ結晶中の空孔型欠陥(vacancy)を抑制するのと同様なメカニズムがCZ結晶の場合にも働き、空孔型欠陥の凝集体である空孔欠陥のサイズを小さくしているものと推論している。
【0008】
【発明が解決しようとする課題】
本発明は、半導体デバイス作成用のシリコン半導体基板において、前述したような従来の技術では完全には除去できないデバイス作成上問題となる結晶欠陥を、生産性良く、効果的に低減あるいは消滅させたシリコン半導体基板及びその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
我々は、シリコン半導体基板中に生成する欠陥について鋭意検討を加え、シリコン半導体基板のデバイス作成領域で問題となる大きさの欠陥をほぼ完全に消滅できることを見出し、本発明を完成させたものである。
【0010】
即ち、本発明は、チョクラルスキー(CZ)法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が104 個/cm3 以下であることを特徴とするシリコン半導体基板である。更に好ましくは前記シリコン半導体基板の厚み中心における窒素含有量が1×1013atoms/cm3 以上1×1016atoms/cm3 以下であるシリコン半導体基板である。また、本発明は、前記シリコン半導体基板の窒素含有量が1×1016atoms/cm3 以下、特に1×1013atoms/cm3 以上1×1016atoms/cm3 以下であり、かつ該基板中を二次イオン質量分析法で測定した窒素濃度が、平均信号強度の2倍以上の信号強度を示す窒素偏析による局所濃化部を有するシリコン半導体基板である。
【0011】
また、本発明は、CZ法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコン半導体基板であって、基板厚み中心から表面に向かって結晶欠陥が減少する密度分布を有し、基板表面における直径換算で0.1μm以上の結晶欠陥の面密度が1個/cm2 以下であり、かつ基板表面から深さ0.1μmにおける直径換算で0.1μm以上の結晶欠陥の体積密度が基板厚み中心に比べ1%以下であり、さらに基板厚み中心における窒素含有量が1×1013atoms/cm3 以上1×1016atoms/cm3 以下であることを特徴とするシリコン半導体基板である。ここでいう結晶欠陥に含まれるものとしては空孔欠陥、酸素析出物、積層欠陥などのデバイス不良の原因となるあらゆる結晶欠陥を指す。
【0012】
また、本発明は、1×1016atoms/cm3 以上1.5×1019atoms/cm3 以下の窒素を含有するシリコン融液を用いてCZ法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコン半導体基板を、1000℃以上1300℃以下の温度で1時間以上熱処理することを特徴とするシリコン半導体基板の製造方法であり、更に、シリコン単結晶をCZ法又は磁場印加CZ法により育成する際に、引上速度をV(mm/min)、シリコンの融点から1300℃までの温度範囲における引上軸方向の結晶内温度勾配の平均値をG(℃/mm)とするとき、V/G≧0.2(mm2 /℃min)を満足する条件で育成することが好ましく、また熱処理条件としては、非酸化性ガス雰囲気中で熱処理すること、もしくは、酸素を0.01vol%以上100vol%以下を含有するガス雰囲気中で熱処理した後基板表面を0.5μm以上1.0μm以下研磨して基板表面を鏡面とすることが、好ましい。
【0013】
【発明の実施の形態】
以下に、本発明について詳細に説明する。
【0014】
本発明のシリコン半導体基板は、CZ法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が104 個/cm3 以下であることが必要である。我々は、シリコン半導体基板のデバイス作成領域における結晶欠陥について検討を加えた結果、デバイスの構造的な破壊を確実に引き起こす欠陥は、直径換算で0.1μm以上の大きさを持つものであり、この大きさより小さい欠陥は障害にならないことが多いことを見出した。また、シリコン半導体基板のデバイス作成では、表面から深さ1μmまでの領域の欠陥が歩留まりに大きく影響するため、少なくとも基板表面から深さ1μmの領域において、デバイスに有害な欠陥を除去できれば、基板上に作成するデバイスの歩留りを大幅に向上できる。欠陥密度としては体積密度で104 個/cm3 以下であれば1cm×1cm×1μmの領域に欠陥1個の割合であり、現在のデバイスの大きさを考慮するとほぼ十分な欠陥密度であると考えられる。
【0015】
また、さらに本発明のシリコン半導体基板は、基板厚み中心において窒素を1×1013atoms/cm3 以上1×1016atoms/cm3 以下、より好ましくは5×1013atoms/cm3 以上1×1016atoms/cm3 以下、さらには5×1014atoms/cm3 以上1×1016atoms/cm3 以下含有することが好ましい。シリコン単結晶中に窒素を導入することにより、結晶育成時の点欠陥濃度及び点欠陥の凝集挙動が変化して、結晶中に空孔欠陥を変容させ、密度が107 個/cm3 以上の酸素析出物が発生するようになる。引上条件によっては変容した空孔欠陥が酸素析出物の密度の5%以下発生する場合がある。基板中の窒素含有量が、1×1013atoms/cm3 未満では空孔欠陥を変容させることが難しく、1×1016atoms/cm3 超になると結晶育成の際転位が入りやすくなり、また窒素が酸素と複合欠陥を形成して基板の抵抗を変化させたり、さらに熱処理により積層欠陥ができやすくなる。なお、基板中の窒素含有量は、SIMS(Secondary Ion Mass Spectroscopy)を用いることにより測定できる。
【0016】
さらに本発明においては、前記シリコン半導体基板の窒素含有量が1×1016atoms/cm3 以下、特に1×1013atoms/cm3 以上1×1016atoms/cm3 以下であり、かつ該基板中を二次イオン質量分析法で測定した窒素濃度が、平均信号強度の2倍以上の信号強度を示す窒素偏析による局所濃化部を有するものであることが好ましい。結晶育成の際に導入された窒素は必ずしも結晶内に均一に分布するとは限らない。結晶の育成条件によっては、窒素の局所的な偏析・濃化により平均の窒素濃度もしくは測定下限の2倍以上の強度で局所的な信号強度の増大が認められる場合がある。これはたとえSIMSで測定された平均の窒素濃度が1×1016atoms/cm3 未満あるいは測定下限以下の場合でもみられることがある。このような場合でも、結晶育成時の点欠陥の凝集の抑制・酸素析出物の生成は十分であり、その後のアニールにより容易に欠陥を消滅させることができる。
【0017】
また、窒素添加により発生した酸素析出物は、基板厚み中心から表面に向かって酸素濃度が減少する密度分布を持たせることにより、基板表面付近で消滅させることができる。そして、基板厚み中心から表面に向かって結晶欠陥の減少する密度分布がつくられ、基板表面から深さ0.1μmにおける直径換算で0.1μm以上の結晶欠陥の体積密度が基板厚み中心に比べ2桁以上(1%以下)低下させることが必要である。また基板最表面における直径換算で0.1μm以上の結晶欠陥の面密度も非酸化性雰囲気での熱処理あるいは表面の研磨により1個/cm2 以下とすることができる。これらの結晶欠陥(主として酸素析出物)の密度を越えると、デバイスの構造的破壊を引き起こし易くなり、基板上に作成したデバイスの歩留りが悪化してしまう。
【0018】
このようなシリコン半導体基板の製造方法としては、CZ法又は磁場印加CZ法により上述の条件を満足する基板が得られる製造方法であれば良く、特に限定するものではない。しかしながら、生産性良く効率的に本発明のシリコン半導体基板を製造するためには、1×1016atoms/cm3 以上1.5×1019atoms/cm3 以下の窒素を含有するシリコン融液を用いてCZ法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコン半導体基板を、1000℃以上1300℃以下の温度で1時間以上熱処理することが望ましい。窒素の偏析係数は7×10-4であり、1×1016atoms/cm3 以上1.5×1019atoms/cm3 以下の窒素を含有するシリコン融液を用いれば1×1013atoms/cm3 以上1×1016atoms/cm3 以下の窒素を含有した結晶を育成し得る。
【0019】
また、CZ法もしくは磁場印加CZ法で結晶を育成する際、引上速度をV(mm/min)とし、シリコン融点から1300℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値をG(℃/mm)とするとき、V/G値を0.2(mm2 /℃min)以上の条件のもとで、窒素を1×1016atoms/cm3 以上1.5×1019atoms/cm3 以下含有するシリコン融液より育成し(通常の引き上げ炉ではこれは引上速度約1.5mm/min以上で、結晶中の窒素濃度が1×1013atoms/cm3 以上1×1016atoms/cm3 に対応する)、その結晶から作成した半導体基板を用いることにより、表面無欠陥領域(DZ層)の深さを1μm以上より深くすることができる。
【0020】
上記の様に結晶中に窒素を含有した結晶は、酸素析出物が発生しているため、ウエハ表面の酸素を外方拡散させるだけで欠陥をほぼ完全に消滅させることができる。また変容した空孔欠陥は不安定な形態を持っており、熱処理により容易に消滅する。それに対し、従来の結晶は空孔欠陥を消滅させなければならず、その消滅にはシリコンの点欠陥の吸収放出及び結晶中の酸素の析出・放出が複雑にからむためその熱処理パターンは複雑になり、熱処理温度も1200℃程度の高温が必要であり、また雰囲気として水素などの危険なガスを用いないとより完全に消滅させることはできない。本発明の熱処理温度に関しては1000℃以上1300℃以下、望ましくは1100℃以上1200℃以下が適当である。温度が低いと酸素の外方拡散に多大の時間を要し、温度が高すぎると結晶中の熱平衡酸素固溶度が上がり酸素の外方拡散が起きなくなる。また、1150℃以上では高温になればなるほど基板表面の面荒れの問題が生じる。また一般的に、熱処理炉を高温で稼働させる際には予期しない炉体の汚染が生じやすくなるため、その危険性を減少させるためには熱処理温度を低くできることが望ましい。従って、必要なDZ層の深さおよび経済的な観点からの熱処理時間の許容時間を勘案しながら、表記の温度範囲でできるだけ低い温度で熱処理することが望ましい。
【0021】
また、本発明のウエハにおいて内部の酸素析出物は熱処理により成長するため、熱処理ウエハは内部に高密度のゲッタリング層を持つことができる。通常のこの様な表面にDZ層を持ち内部に高密度のゲッタリング層を持つ、いわゆるIGウエハは3段の熱処理(酸素の外方拡散+酸素析出核の形成+酸素析出物の形成)によってのみ作成することができるが、本発明の製造方法を用いれば、通常のIGウエハよりもより完全性が高いDZ層を持ちかつ内部に高密度のゲッタリング層を持つウエハを一回の熱処理で作成することが可能である。
【0022】
熱処理雰囲気としてはウエハ表面の酸素濃度を効果的に低減でき、その結果窒素添加により発生した板状析出物を容易に消滅させることができる非酸化性雰囲気が好ましい。非酸化性ガスとしては、経済性の観点からアルゴンガスが望ましい。含有不純物純度、特にガス中の不純物酸素の量を減らすという点ではヘリウムガスを用いる利点があるが、経済性および、ヘリウムガスの大きな熱伝導性に由来する熱処理炉の取り扱いの難しさの等の問題がある。窒素ガスは基板表面に窒化物を形成するため不適当である。水素などの還元性雰囲気もアルゴンガスと同等の効果を持つため使用することが可能であるが、取り扱いの難しさ、特に爆発の危険性があることから、必ずしも適当であるとは言えない。
【0023】
さらに付記すべきは、熱処理中に混入する不純物の量をできる限り減らす必要があることである。これは、試料の炉体内への挿入時を含む炉内雰囲気中の酸素がDZ層の完全性や結晶表面の面荒れに大きな影響を与えるためである。この点に関しては特願平9−297158号で指摘しているとおりである。また、これには不純物を低減することにより、表層の結晶の完全性をより上げることができることを指摘しており、この効果を用いて熱処理前に結晶表面に存在したCOPピットを平滑化することが可能である。
【0024】
雰囲気ガスとして非酸化性雰囲気ではなく、酸素を0.01vol%以上100vol%以下含む雰囲気を用いることもできるが、この場合は表面の再研磨が必要である。酸素を混合させるメリットとしては前節で指摘した、熱処理中に混入する水分などの不純物の管理をゆるめることができることが挙げられる。具体的な雰囲気としては、アルゴンなどの不活性ガス雰囲気中に酸素を混合したガスが用いられる。混合させる酸素の量としては数%が望ましいが、100vol%酸素ガスを用いることも可能である。混合量が0.01vol%未満であると、雰囲気ガスへの水分などの不純物の混入を厳密に管理せねばならなくなり、酸素を混合させるメリットが無くなる。熱処理後のウエハ表面には、熱処理中に発生した酸化膜により結晶欠陥の痕が、化学エッチングのピットのようにウエハ表面に発生するため、表面の再研磨が必要である。欠陥痕を完全に除去するためには表面を0.5μm以上研磨する必要がある。また、再研磨量が1.0μmより大きいと、直径換算で0.1μm以上の結晶欠陥の密度が104 個/cm3 以下である表面無欠陥層の厚みを1μm以上とすることが困難である。
【0025】
以上のように、結晶育成の際に窒素を含有させた結晶を熱処理することにより、従来よりも単純、安全かつプロセス汚染の可能性が少ない熱処理条件で、従来の熱処理ウエハと同等以上の欠陥密度の低減、従来以上の深さのDZ層を得ることができる。
【0026】
【実施例】
以下、実施例で本発明を具体的に説明する。
【0027】
(参考例)
参考例としてチョクラルスキー法により以下の8つの結晶を引き上げた。酸素濃度は約6.5〜8.5×1017atomos/cm3(赤外吸収法によりJEIDAの換算係数を用いて測定)であった。いずれの結晶も約40kgの原料を溶解し、直径155mmの約30kgのインゴットを作成し、p型10Ωcmの結晶を得た。窒素の添加はノンドープのシリコン結晶にCVD法により窒化膜を形成したウエハを、原料の溶解時に同時に溶かすことにより行った。
【0028】
1) 窒素添加を行わず引上速度1mm/minで結晶を育成した。
【0029】
2) 原料の融液中に窒素を7×1015atoms/cm3 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15(mm2 /℃min)である。結晶の窒素濃度をSIMSで測定したが、窒素は検出されず(1×1014atoms/cm3 以下)、平衡偏析係数から窒素の濃度を計算すると、結晶中に約5×1012atoms/cm3 となった。
【0030】
3) 原料の融液中に窒素を5×1016atoms/cm3 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15(mm2 /℃min)である。結晶の窒素濃度をSIMSで測定したが、窒素は検出されず(1×1014atoms/cm3 以下)、平衡偏析係数から窒素の濃度を計算すると、結晶中に約4×1013atoms/cm3 となった。
【0031】
4) 原料の融液中に窒素を3×1017atoms/cm3 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15(mm2 /℃min)である。平衡偏析係数から窒素の濃度を計算すると、結晶中に約2×1014atoms/cm3 となった。結晶の窒素濃度をSIMSで測定すると、窒素を定量することはできなかったが、窒素のバックグラウンドレベルの2倍以上の強度で局所的な窒素信号の増大が認められた。
【0032】
5) 原料の融液中に窒素を5×1017atoms/cm3 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15(mm2 /℃min)である。結晶の窒素濃度をSIMSで測定した結果、結晶中の窒素濃度は約5×1014atoms/cm3 であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素濃度の増大が認められた。
【0033】
6) 原料の融液中に窒素を5×1017atoms/cm3 添加し、引上速度2mm/minで結晶を育成した。このときのV/Gは0.3(mm2 /℃min)である。結晶の窒素濃度をSIMSで測定した結果、結晶中の窒素濃度は約5×1014atoms/cm3 であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素濃度の増大が認められた。
【0034】
7) 原料の融液中に窒素を5×1018atoms/cm3 添加し、引上速度1mm/minで結晶を育成した。このときのV/Gは0.15(mm2 /℃min)である。結晶の窒素濃度をSIMSで測定した結果、結晶中の窒素濃度は約5×1015atoms/cm3 であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素濃度の増大が認められた。
【0035】
8) 原料の融液中に窒素を2×1019atoms/cm3 添加し、引上速度1mm/minで結晶を育成した。途中結晶がポリ化したが、インゴットの上部から無転位の単結晶が得られた。結晶の窒素濃度をSIMSで測定した結果、結晶中の窒素濃度は約1.5×1016atoms/cm3 であった。またこのSIMS測定の際、平均的な窒素の信号に対して、2倍以上に局所的に増加する窒素濃度の増大が認められた。
【0036】
以上の各結晶から作成したウエハのCOP密度を測定したところ表1のようになった。
【0037】
(実施例1)
参考例5)および参考例7)のウエハを本発明の熱処理条件により処理を行った。800℃で炉内に挿入し、挿入後10℃/minで昇温し1100℃で8時間保持した後、−10℃/minで降温し800℃で基板を取り出した。熱処理に用いたガスはコールドエバポレーターにより供給されたアルゴンガスをユースポイントで純化装置により生成したガスを用いた。ガス中の不純物濃度は5ppm以下であった。このガスを上記熱処理を通して雰囲気として用いた。また基板の挿入時には炉前に設けられたパージボックスによりパージを行い、試料を待機させている炉前の雰囲気が不純物5ppm以下のアルゴン雰囲気になったことを確認した後、炉口を開け、基板を挿入した。
【0038】
熱処理後の基板厚み中心の窒素濃度は、基板を劈開してSIMSで測定したところ、約5×1014atoms/cm3 であった。
【0039】
熱処理後の基板表面のDZ層の品質を評価するために、熱処理後の各基板表面に1000℃の乾燥酸素雰囲気で25nmの酸化膜を形成し、酸化膜耐圧を測定した。耐圧測定に用いた電極は20mm2 のポリシリコン電極であり、判定電流は1μAである。結果を表3に示す。良品の割合を示す8MV以上の耐圧を示したいわゆるCモード破壊を示した酸化膜の割合は99%とほぼ全ての酸化膜が良品であり、熱処理を行わなかった場合の20%に比べ大幅な改善が認められた。また判定電流100mAで11MV以上の耐圧を示したものの割合は95%であった。
【0040】
さらに熱処理後の欠陥密度を調べるため、改めて上記と同じ熱処理を行った基板を作成し、アンモニア過酸化水素水洗浄を繰り返して表面を合計0.1μmエッチングし、この際に増加した直径換算0.1μm以上のCOPの数より欠陥密度を算出した。結果を表2に示す。熱処理後の表面のCOP密度は14個/ウエハであり、約0.1個/cm2 であった。さらにアンモニア過酸化水素水洗浄を繰り返してもCOPの数は14個/ウエハであり、COPの増加は認められなかった。このことから、直径換算で0.1μm以上の結晶欠陥の密度は103 個/cm3 未満であることがわかった。
【0041】
このウエハのDZ層内の欠陥の密度を調べるため、この基板の表面を鏡面研磨により1μm研磨し、COPの測定を行った。鏡面研磨後には0.1μm以上のCOPは20個/ウエハであったが、アンモニア過酸化水素水洗浄を繰り返すことにより表面を0.1μmエッチングした後に0.1μm以上のCOPを測定すると25個/ウエハであり、直径換算で0.1μm以上の結晶欠陥の密度は約3×103 個/cm3 であった。
【0042】
この1μm研磨した状態での酸化膜耐圧を測るために、上記と同様な酸化膜耐圧測定を行った。判定電流は1μAで8MV以上の耐圧を示した酸化膜の割合は95%と99%であり、判定電流100mAで11MV以上の耐圧を示したものの割合はいずれも92%であった。
【0043】
さらに深いところのCOPの密度を測定するためにさらに2μm鏡面研磨を行い(元の表面から計3μm)、0.1μm以上のCOPの密度を測定すると20個/ウエハであった。前節と同様に、アンモニア過酸化水素洗浄を繰り返し0.1μmエッチングした後COPを測定するとの70個/ウエハであった。このことから表面下3μmの直径換算で0.1μm以上の結晶欠陥の密度は3×104 個/cm3 と見積もられた。
【0044】
基板内部での欠陥密度を測定するために、赤外トモグラフにより基板厚み中心の直径換算で0.2μm以上の欠陥の密度を測定したところ7x106個/cm3 であり、0.1μm以上の欠陥密度はさらに多くなる。この基板の表面から深さ0.1μmにおける欠陥密度は103 個/cm3 未満であることから、基板内部に比べ1%以下の欠陥密度であることがわかった。
【0045】
なお、このウエハは、基板内部においても積層欠陥等の別種の欠陥も認められず、高品質なシリコンウエハであることが確認された。
【0046】
(実施例2)
参考例6)のウエハを本発明の熱処理条件により処理を行った。実施例1の熱処理と同等の熱処理を参考例6)の結晶から作成したウエハに施した。熱処理後基板を劈開しSIMSにより基板厚み中心の窒素濃度を測定したところ約5×1014atoms/cm3 であった。
【0047】
同様に熱処理を行ったウエハの表面の0.1μm以上のCOPを測定した(表2)ところ12個/ウエハであり、約0.1個/cm2 であった。さらにアンモニア過酸化水素水洗浄を繰り返し、表面を0.1μmエッチングした後測定を行っても数は変化せず12個/ウエハであった。このことから、熱処理によりウエハ表面の直径換算で0.1μm以上の結晶欠陥の密度は1×103 個/cm3 未満であることがわかった。
【0048】
実施例1と同様に熱処理後の酸化膜耐圧を調べた(表3)ところ、判定電流1μAで8MV以上の割合が99%であり、判定電流100mAで11MV以上の耐圧を示したものの割合は95%であった。
【0049】
このウエハのDZ層内の欠陥の密度を調べるため、この基板の表面を鏡面研磨により1μm研磨し、COPの測定を行った。鏡面研磨後には0.1μm以上のCOPは10個/ウエハであったが、アンモニア過酸化水素水洗浄を繰り返すことにより表面を0.1μmエッチングした後0.1μm以上のCOPを測定すると10個/ウエハであり、深さ1μmの領域でも直径換算で0.1μm以上の結晶欠陥の密度は1×103 個/cm3 未満であった。
【0050】
1μm研磨の状態での酸化膜耐圧を調べたところ、判定電流1μAで8MV以上の割合が99%であり、判定電流100mAで11MV以上の耐圧を示したものの割合は95%であった。このことから、酸化膜耐圧の観点からも熱処理後の最表面と深さ1μmでの結晶の状態がほぼ同等であることがわかった。
【0051】
さらに、DZ内部の欠陥の状態を調べるために鏡面研磨によりさらに2μm(最初の表面より3μm)を研磨し、研磨後の0.1μm以上のCOPを測定すると16個/ウエハであった。アンモニア過酸化水素水洗浄を繰り返し、表面を0.1μmエッチングした後測定を行うと21個/ウエハであり、直径換算で0.1μm以上の結晶欠陥の密度は3×103 個/cm3 と見積もられた。また酸化膜耐圧の値は判定電流1μAで8MV以上の割合が95%であり、判定電流100mAで11MV以上の耐圧を示したものの割合は90%であった。従って、実施例1の結果と比較すると、結晶育成時の引上速度を速めることにより表面からより深くまで欠陥を消滅させることができることが示された。
【0052】
基板内部での欠陥密度を測定するために、赤外トモグラフにより基板厚み中心の直径換算で0.2μm以上の欠陥の密度を測定したところ9x106個/cm3 であり、0.1μm以上の欠陥密度はさらに多くなる。この基板の表面から深さ0.1μmにおける欠陥密度は1×103 個/cm3 未満であることから、基板内部に比べ1%以下の欠陥密度であることがわかった。
【0053】
なお、このウエハは、実施例1と同様に基板内部においても積層欠陥等の別種の欠陥も認められず、高品質なシリコンウエハであることが確認された。
【0054】
(参考例9)
参考例6)の結晶から作成したシリコン基板を800℃で炉内に挿入し、挿入後10℃/minで昇温し1100℃で8時間保持した後、−10℃/minで降温し800℃で基板を取り出した。但し、実施例1と異なり、挿入時以降の熱処理雰囲気を5%の酸素を含むアルゴン雰囲気とした。熱処理後の基板の厚み中心の窒素濃度を実施例1と同様に測定したところ約5×1014atoms/cm3 であった。
【0055】
熱処理後の基板表面のDZ層の品質を評価するために、上記と同様な酸化膜耐圧の測定を行った(表3)ところ、判定電流1μAでは8MV以上の耐圧を示した割合は90%であり、実施例1に記載の非酸化性雰囲気で熱処理した場合に比べ劣っていた。また判定電流100mAで11MV以上の耐圧を示したものは17%であった。
【0056】
熱処理後の0.1μm以上のCOPを調べるために、改めて上記と同じ熱処理を行った基板を作成した。熱処理後の表面のCOP密度は約6000個/ウエハであり、40個/cm2 であった。さらに、アンモニア過酸化水素水洗浄を繰り返すことにより表面を0.1μmエッチングしたのち0.1μm以上のCOPを測定してもCOPの増加は誤差の範囲内であり、欠陥はほぼ消滅していると考えられるものの、繰り返し洗浄前でも存在していた6000個/ウエハのCOPのために正確なCOP体積密度を求めることはできなかった。
【0057】
このように酸素を含む雰囲気で熱処理を施したままの基板表面には、結晶欠陥痕が発生するため、十分な品質を確保できないことがわかる。
【0058】
(実施例3)
参考例9で得られた基板について、表面の欠陥痕を取り除くため熱処理後表面を1μm鏡面研磨した基板を作成した。研磨後の表面の0.1μm以上のCOPは14個/ウエハであり、約0.1個/cm2 であった。さらにアンモニア過酸化水素水洗浄を同様に繰り返してCOPの体積密度を測定すると1×103 個/cm3 であった(表2)。1μm研磨後のウエハに作成した酸化膜の耐圧を調べた(表3)ところ、判定電流1μAでの8MV以上の割合が95%、100mAで11MV以上のものが90%であった。
【0059】
この熱処理後1μm研磨した基板の深さ方向の欠陥分布を調べるため、さらに、表面を1μm追加研磨をおこなった(熱処理前の基板表面から合計2μmの研磨)。この基板の直径換算で0.1μm以上の結晶欠陥の密度をアンモニア過酸化水素水の繰り返し洗浄により測定すると、9×103 個/cm3 であった。酸化膜の耐圧を調べたところ、判定電流1μAでの8MV以上の割合が90%、100mAで11MV以上のものが85%であった。
【0060】
基板内部での欠陥密度を測定するために、赤外トモグラフにより基板厚み中心の直径換算で0.2μm以上の欠陥の密度を測定したところ9x106個/cm3 であり、0.1μm以上の欠陥密度はさらに多くなる。この基板の表面から深さ0.1μmにおける欠陥密度は1×103 個/cm3 であることから、基板内部に比べ1%以下の欠陥密度であることがわかった。
【0061】
以上の結果から、熱処理後のウエハを1μm研磨して表面のCOPを除去することにより、直径換算で0.1μm以上の結晶欠陥の密度が1×104 個/cm3 以下である無欠陥層の深さが1μm以上であるウエハが作成できることがわかった。
【0062】
なお、このウエハも、基板内部において積層欠陥等の別種の欠陥も認められず、高品質なシリコンウエハであることが確認された。
【0063】
(参考例10)
実施例3の基板をさらに1μm研磨(熱処理前の基板表面から3μm)後、同様に直径換算で0.1μm以上の結晶欠陥の密度を測定すると7×105 個/cm3 であり(表2)、酸化膜耐圧は判定電流1μAでの8MV以上の割合が75%、100mAで11MV以上のものが30%であり(表3)、過剰な研磨を施すと、特性が劣化することもわかった。
【0064】
(比較例1)
参考例の結晶の酸化膜耐圧の特性を上記と同様な方法で評価した。その結果を表4に示す。
【0065】
(比較例2)
参考例1)、2)の結晶に対して実施例1の熱処理を行い、表面及び深さ1μm、3μmのCOP密度及び酸化膜耐圧の測定した結果を表5、6に示す。いずれの場合も深さ1μmでの直径換算で0.1μm以上の結晶欠陥の密度が1×104 個/cm3 をこえており、また酸化膜耐圧の値も実施例に比べ悪くなっていることがわかる。
【0066】
(比較例3)
参考例8)の結晶に対し実施例1の熱処理を行い、表面及び深さ1μm、3μmのCOP密度及び酸化膜耐圧の測定した結果を表5、6に示す。直径換算で0.1μm以上のCOP密度は本発明の範囲であり、また実施例1にくらべ酸化膜耐圧もほぼ同等であったものの、結晶内部に発生した直径約10μmの積層欠陥が基板内部より表面まで突き出していて、基板表面における直径換算0.1μm以上の結晶欠陥の面密度が5個/cm2 であり、深さ1μmまでの直径換算0.1μm以上の結晶欠陥の体積密度としては5×104 個/cm3 となり、デバイスの作成には適さない基板となっていた。
【0067】
(実施例4)
参考例3)、4)の結晶を実施例1の熱処理を行い、表面及び深さ1μm、3μmのCOP密度及び酸化膜耐圧の測定した結果を表7、8に示す。熱処理後に基板を劈開しSIMSにより基板厚み中心の窒素濃度を測定したが、参考例3)、4)いずれの結晶も、窒素の定量はできなかった。しかしながら、バックグラウンドの信号強度の2倍以上の信号強度で窒素の局所的な信号の増大が認められた。
【0068】
【表1】
【0069】
【表2】
【0070】
【表3】
【0071】
【表4】
【0072】
【表5】
【0073】
【表6】
【0074】
【表7】
【0075】
【表8】
【0076】
【発明の効果】
本発明のシリコン半導体基板は、デバイス形成領域の結晶欠陥が極めて少ないので、基板上に作成される半導体デバイスの歩留りが向上するとともに、その信頼性も高まるため、デバイス作成プロセスにおける生産性向上並びにコスト低減に寄与すると言う効果を有する。
【0077】
また、本発明のシリコン半導体基板の製造方法によれば、シリコン半導体基板中の空孔欠陥を効果的に消滅させることができるとともに、酸素析出物もその大きさが小さいために簡便な熱処理によって容易に消滅できることから、半導体デバイス作成に必要な高品質な単結晶表面層を有するシリコン半導体基板を生産性良く製造することが可能となった。
Claims (5)
- 1×1016atoms/cm3以上1.5×1019atoms/cm3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、酸素濃度が5ppm以下であるアルゴンガス雰囲気中で1000℃以上1300℃以下の温度で1時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
- 1×1016atoms/cm3以上1.5×1019atoms/cm3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、酸素濃度が5ppm以下であるアルゴンガス雰囲気中で1000℃以上1300℃以下の温度で1時間以上熱処理し、かつ炉前に設けられたパージボックスによりパージを行なうことを特徴とするシリコン半導体基板の製造方法。
- シリコン単結晶をチョクラルスキー法又は磁場印加チョクラルスキー法により育成する際に、引上速度をV(mm/min)、シリコンの融点から1300℃までの温度範囲における引上軸方向の結晶内温度勾配の平均値をG(℃/mm)とするとき、V/G≧0.2(mm2/℃min)を満足する条件で育成する請求項1または2記載のシリコン半導体基板の製造方法。
- 前記V/Gが0.3(mm2/℃min)以上である請求項1〜3のいずれか一項に記載のシリコン半導体基板の製造方法。
- 半導体基板の少なくとも基板表面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が104個/cm3以下であることを特徴とする請求項1〜4のいずれか一項に記載のシリコン半導体基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08491599A JP4084902B2 (ja) | 1998-05-01 | 1999-03-26 | シリコン半導体基板及びその製造方法 |
PCT/JP1999/002336 WO1999057344A1 (fr) | 1998-05-01 | 1999-04-30 | Plaquette de semi-conducteur en silicium et son procede de fabrication |
US09/508,467 US6548886B1 (en) | 1998-05-01 | 1999-04-30 | Silicon semiconductor wafer and method for producing the same |
DE19983188T DE19983188T1 (de) | 1998-05-01 | 1999-04-30 | Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung |
KR1020007012157A KR100541882B1 (ko) | 1998-05-01 | 1999-04-30 | 실리콘 반도체 기판 및 그의 제조 방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-122284 | 1998-05-01 | ||
JP12228498 | 1998-05-01 | ||
JP08491599A JP4084902B2 (ja) | 1998-05-01 | 1999-03-26 | シリコン半導体基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004153306A Division JP4223437B2 (ja) | 1998-05-01 | 2004-05-24 | シリコン半導体基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000026196A JP2000026196A (ja) | 2000-01-25 |
JP4084902B2 true JP4084902B2 (ja) | 2008-04-30 |
Family
ID=26425877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08491599A Expired - Lifetime JP4084902B2 (ja) | 1998-05-01 | 1999-03-26 | シリコン半導体基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4084902B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4012350B2 (ja) * | 1999-10-06 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
DE10014650A1 (de) * | 2000-03-24 | 2001-10-04 | Wacker Siltronic Halbleitermat | Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe |
JP4102988B2 (ja) * | 2000-06-26 | 2008-06-18 | 信越半導体株式会社 | シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ |
JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
JP4055340B2 (ja) * | 2000-08-31 | 2008-03-05 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
JP4549589B2 (ja) * | 2001-09-14 | 2010-09-22 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
JP4567251B2 (ja) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
DE102005013831B4 (de) * | 2005-03-24 | 2008-10-16 | Siltronic Ag | Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe |
JP5121139B2 (ja) | 2005-12-27 | 2013-01-16 | ジルトロニック アクチエンゲゼルシャフト | アニールウエハの製造方法 |
TWI541864B (zh) * | 2012-12-06 | 2016-07-11 | 世創電子材料公司 | 磊晶晶圓及其製造方法 |
-
1999
- 1999-03-26 JP JP08491599A patent/JP4084902B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000026196A (ja) | 2000-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100541882B1 (ko) | 실리콘 반도체 기판 및 그의 제조 방법 | |
TW507024B (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
EP0942078B1 (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
JP4460671B2 (ja) | シリコン半導体基板及びその製造方法 | |
TWI471940B (zh) | Silicon substrate manufacturing method and silicon substrate | |
JPWO2007013189A1 (ja) | シリコンウェーハおよびその製造方法 | |
JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
JP2006269896A (ja) | シリコンウェーハ及びシリコンウェーハの製造方法 | |
JP4084902B2 (ja) | シリコン半導体基板及びその製造方法 | |
JP3989122B2 (ja) | シリコン半導体基板の製造方法 | |
JP3870293B2 (ja) | シリコン半導体基板及びその製造方法 | |
KR100526427B1 (ko) | 실리콘 반도체기판 및 그 제조방법 | |
JP6241381B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
JPH05291097A (ja) | シリコン基板およびその製造方法 | |
JP4223437B2 (ja) | シリコン半導体基板 | |
JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
WO2021166895A1 (ja) | 半導体シリコンウェーハの製造方法 | |
JP2000281490A (ja) | シリコン半導体基板及びその製造方法 | |
JP2001127067A (ja) | シリコン半導体基板 | |
US20230243069A1 (en) | Method for producing semiconductor wafers | |
JP4069554B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP2001156076A (ja) | シリコン半導体基板の製造方法 | |
JP2002003295A (ja) | 半導体装置用基板及びその製造方法 | |
JP5434239B2 (ja) | シリコンウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050222 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |