JP6241381B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP6241381B2 JP6241381B2 JP2014141551A JP2014141551A JP6241381B2 JP 6241381 B2 JP6241381 B2 JP 6241381B2 JP 2014141551 A JP2014141551 A JP 2014141551A JP 2014141551 A JP2014141551 A JP 2014141551A JP 6241381 B2 JP6241381 B2 JP 6241381B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- silicon wafer
- atoms
- oxygen
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 97
- 229910052710 silicon Inorganic materials 0.000 title claims description 97
- 239000010703 silicon Substances 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000001301 oxygen Substances 0.000 claims description 97
- 229910052760 oxygen Inorganic materials 0.000 claims description 97
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 96
- 238000010438 heat treatment Methods 0.000 claims description 69
- 238000001556 precipitation Methods 0.000 claims description 29
- 230000001629 suppression Effects 0.000 claims description 23
- 230000014509 gene expression Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 119
- 239000002244 precipitate Substances 0.000 description 44
- 239000010410 layer Substances 0.000 description 26
- 230000007547 defect Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 21
- 239000013078 crystal Substances 0.000 description 20
- 238000011156 evaluation Methods 0.000 description 12
- 238000005247 gettering Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
Description
本発明は、エピタキシャルシリコンウェーハの製造方法に関し、より詳しくは、転位クラスターおよびＣＯＰを含まないシリコンウェーハを用いたエピタキシャルシリコンウェーハの製造方法に関する。
シリコンウェーハ中の酸素析出物（ＢＭＤ；Bulk Micro Defect）は、半導体デバイスプロセスで不純物を捕獲するために有用である。この酸素析出物は、たとえば、ウェーハの素材であるシリコン単結晶の育成段階で形成される。しかし、エピタキシャルシリコンウェーハについては、エピタキシャル成長処理時に、ウェーハが高温にさらされることにより、ウェーハ内部の酸素析出物が消失してしまい、不純物捕獲（ＩＧ）能が低くなることが知られている。このため、不純物捕獲能に優れたエピタキシャルウェーハの提供が希求されている。
このようなエピタキシャルシリコンウェーハを得るため、エピタキシャル成長処理前に６００℃以上の温度でウェーハの熱処理を行う技術（プレアニール技術）が知られている（たとえば、特許文献１参照）。この熱処理により、エピタキシャル成長処理後に十分な密度で酸素析出物が残るように、予め、ウェーハ内部の酸素析出物密度が高くされ、これにより、エピタキシャル成長後のウェーハの不純物捕獲能が高められる。
一方、高品質の半導体デバイスを製造するには、基板となるエピタキシャルシリコンウェーハのエピタキシャル層に欠陥が導入されないようにすることが重要である。しかし、エピタキシャル層の薄膜化が進んでおり、エピタキシャル層が形成されるシリコンウェーハの表層部に欠陥が存在すると、この欠陥に起因する積層欠陥等のエピタキシャル欠陥が、エピタキシャル層に発生してしまうおそれがある。
シリコンウェーハに含まれる欠陥でエピタキシャル欠陥の原因となるものには、転位クラスターおよびＣＯＰ（Crystal Originated Particle）がある。転位クラスターは、格子間に過剰に取り込まれた格子間シリコンの凝集体であり、サイズが、たとえば１０μｍ程度と大きな欠陥（転位ループ）である。ＣＯＰは、結晶格子を構成すべき原子の欠けた空孔の凝集体（空孔凝集空洞欠陥）である。エピタキシャル欠陥が生じないようにするためには、転位クラスターおよびＣＯＰが存在しないウェーハを用いることが有用である。
シリコンウェーハにおいて、ＣＯＰおよび転位クラスターが存在しない領域として、酸素析出促進領域（以下、「Ｐｖ領域」ともいう。）、および酸素析出抑制領域（以下、「Ｐｉ領域」ともいう。）がある。Ｐｖ領域は、空孔型点欠陥が優勢な無欠陥領域であり、Ｐｉ領域は、格子間シリコン型点欠陥が優勢な無欠陥領域である。
シリコン単結晶の引き上げ速度をＶ、引き上げ直後の単結晶内の成長方向の温度勾配をＧとすると、ＣＯＰが現れるか、転位クラスターが現れるか、これらのいずれも現れないかは、Ｖ／Ｇに依存する。シリコン単結晶の中心軸からの距離が同じであれば、Ｖ／Ｇが大きくなるに従って、転位クラスターを含む領域、Ｐｉ領域、Ｐｖ領域、およびＣＯＰを含む領域が順に現れる。ウェーハに複数種類の領域が混在するとき、各領域は、ウェーハの中心に対して同心状に分布する。
ＣＯＰおよび転位クラスターが存在しない領域からなるシリコンウェーハは、エピタキシャル成長用の基板ウェーハとして有用である。ただし、ウェーハの全域にわたって同種の結晶領域（たとえば、Ｐｖ領域およびＰｉ領域の一方のみ）となるようにシリコン単結晶を育成することは、非常に困難である。これは、制御プロセスマージン幅、具体的には、許容されるＶ／Ｇの範囲が狭いためである。Ｐｖ領域およびＰｉ領域の双方が得られる育成条件の範囲で単結晶を育成することを許容すると、制御プロセスマージン幅が広がり、転位クラスターおよびＣＯＰを含まない結晶を安定的に生産することが可能となる。
ところが、ウェーハが加熱されると、Ｐｖ領域では、酸素が析出しやすい一方、Ｐｉ領域では、酸素が析出しにくい。Ｐｖ領域およびＰｉ領域が混在するウェーハでは、これらの領域は、ウェーハの径方向に関して異なる領域に存在している。このため、このようなウェーハをエピタキシャル成長用基板として用いると、ウェーハ径方向で酸素析出物密度が大きくばらつくことになり、エピタキシャル成長処理でウェーハが加熱されると、得られたエピタキシャルシリコンウェーハにおいて、径方向に関してゲッタリング能力が異なってしまうという問題がある。特許文献１では、Ｐｖ領域およびＰｉ領域が混在するウェーハについては考慮されていない。
本発明は、上記問題に鑑みてなされたものであり、エピタキシャルシリコンウェーハであって、ウェーハの全面にわたってゲッタリング能力に優れるウェーハの製造方法を提供することを目的とする。
本発明は、下記（Ｉ）のエピタキシャルシリコンウェーハの製造方法を要旨とする。
エピタキシャルシリコンウェーハは、転位クラスターおよびＣＯＰを含まないシリコンウェーハの表面上にエピタキシャル層を有してもよく、この場合、当該エピタキシャルシリコンウェーハに対して、１０００℃で１６時間の熱処理を行う酸素析出物評価熱処理を施して酸素析出物密度を評価した場合に、当該シリコンウェーハの厚み方向中央部での酸素析出物の密度が、当該シリコンウェーハの径方向全域にわたって、５×１０4個／ｃｍ2以上であってもよい。
（Ｉ）エピタキシャルシリコンウェーハの製造方法であって、
酸素濃度が９×１０17ａｔｏｍｓ／ｃｍ3〜１６×１０17ａｔｏｍｓ／ｃｍ3の範囲にあり、転位クラスターおよびＣＯＰを含まず、かつ酸素析出抑制領域を含むシリコンウェーハに対して、酸素析出物の密度を高くするための熱処理を施す予備熱処理工程と、
前記予備熱処理工程の後、前記シリコンウェーハの表面上にエピタキシャル層を形成するエピタキシャル層形成工程とを含み、
前記予備熱処理工程を実施する前の前記シリコンウェーハの酸素析出抑制領域の割合に基づいて、前記予備熱処理工程での熱処理条件を決定する熱処理条件決定工程をさらに含み、
前記熱処理条件決定工程では、前記予備熱処理工程での熱処理の温度（℃）をＴとし、前記シリコンウェーハの半径に対する前記シリコンウェーハ半径方向の酸素析出抑制領域の幅の割合（％）をＸとし、前記シリコンウェーハの酸素濃度(ａｔｏｍｓ／ｃｍ 3 )をＣｏとすると、下記（１）〜（３）の関係式のいずれかを満足するように前記熱処理条件を決定する、エピタキシャルシリコンウェーハの製造方法。
９×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ＜１１．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦８００ （１）
１１．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ＜１３．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦９００−（１３．５×１０ 17 −Ｃｏ）×５×１０ -16 （２）
１３．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ≦１６×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦９００ （３）
酸素濃度が９×１０17ａｔｏｍｓ／ｃｍ3〜１６×１０17ａｔｏｍｓ／ｃｍ3の範囲にあり、転位クラスターおよびＣＯＰを含まず、かつ酸素析出抑制領域を含むシリコンウェーハに対して、酸素析出物の密度を高くするための熱処理を施す予備熱処理工程と、
前記予備熱処理工程の後、前記シリコンウェーハの表面上にエピタキシャル層を形成するエピタキシャル層形成工程とを含み、
前記予備熱処理工程を実施する前の前記シリコンウェーハの酸素析出抑制領域の割合に基づいて、前記予備熱処理工程での熱処理条件を決定する熱処理条件決定工程をさらに含み、
前記熱処理条件決定工程では、前記予備熱処理工程での熱処理の温度（℃）をＴとし、前記シリコンウェーハの半径に対する前記シリコンウェーハ半径方向の酸素析出抑制領域の幅の割合（％）をＸとし、前記シリコンウェーハの酸素濃度(ａｔｏｍｓ／ｃｍ 3 )をＣｏとすると、下記（１）〜（３）の関係式のいずれかを満足するように前記熱処理条件を決定する、エピタキシャルシリコンウェーハの製造方法。
９×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ＜１１．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦８００ （１）
１１．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ＜１３．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦９００−（１３．５×１０ 17 −Ｃｏ）×５×１０ -16 （２）
１３．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ≦１６×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦９００ （３）
厚み方向中央部で径方向全域にわたって５×１０4個／ｃｍ2以上の酸素析出物密度を有するエピタキシャルシリコンウェーハは、ウェーハの全面にわたってゲッタリング能力に優れる。
また、本発明の製造方法で用いるシリコンウェーハは、転位クラスターおよびＣＯＰを含まないので、エピタキシャル層には、転位クラスターまたはＣＯＰを起点とした積層欠陥等のエピタキシャル欠陥が導入されることが、防止または抑制される。
本発明のエピタキシャルシリコンウェーハの製造方法では、酸素析出抑制領域の割合に基づいて、予備熱処理工程での熱処理（酸素析出物の密度を高めるための熱処理）の条件が決定される。酸素析出抑制領域の割合は、ウェーハ全体としての酸素析出物の発生および成長のし難さの指標となる。したがって、酸素析出抑制領域の割合に基づいて予備熱処理工程での熱処理の条件を決定することにより、径方向全体にわたって酸素析出物密度が高いエピタキシャルシリコンウェーハを得ることができる。このようなエピタキシャルシリコンウェーハは、適切な条件での熱処理により、酸素析出物を成長させて、優れたゲッタリング能力を有するものとすることができる。本発明の製造方法により、上述のエピタキシャルシリコンウェーハを製造することができる。
ＣＯＰの存否は、以下の評価方法により判断することができる。チョクラルスキー（ＣＺ）法により、シリコン単結晶を育成し、この単結晶インゴットから、シリコンウェーハを切り出す。この単結晶インゴットから切り出したシリコンウェーハに対して、ＳＣ−１（アンモニア水と過酸化水素水と超純水とを１：１：１５（体積比）で混合した混合液）による洗浄を行う。洗浄後のシリコンウェーハ表面を、表面欠陥検査装置として、ＫＬＡ−Ｔｅｎｃｈｏｒ社製のＳｕｒｆｓｃａｎ ＳＰ−２を用いて観察評価し、表面に形成されたピット（凹部）と推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、輝点欠陥がピットであるか否かの推定を、Ｗｉｄｅ Ｎａｒｒｏｗチャンネルの検出サイズ比に基づいて行う。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて、ＣＯＰであるか否かを評価する。その際、ピットの形状が八面体の一部をなす場合は、そのピットはＣＯＰであると判断する。この観察評価により、ＣＯＰの存否を判断することができる。したがって、「ＣＯＰを含まない」シリコンウェーハであるか否かは、上記の評価方法により特定することができる。
シリコンウェーハが「転位クラスターを含まない」とは、セコエッチングなどのエッチング処理またはＣｕデコレーションにより顕在化して目視レベルで認識できる欠陥を含まないことをいうものとする。
ＣＯＰおよび転位クラスターを含まないシリコンウェーハは、酸素析出抑制領域（Ｐｉ領域）および酸素析出促進領域（Ｐｖ領域）を含む。これらのうち、Ｐｉ領域は、酸化性ガス雰囲気中で、シリコンウェーハを、１０００℃で１６時間加熱する熱処理（以下、「酸素析出物評価熱処理」という。）を行い、その後、厚み方向に沿う断面が見えるようにへき開し、Wrightエッチング（クロム酸を使用）により、当該断面の表層部を厚さ２μｍ分除去した場合に、光学顕微鏡により厚み方向中心に観察される酸素析出物の密度が１×１０4個／ｃｍ2未満である結晶領域をいうものとする。
Ｐｖ領域は、上記Ｐｉ領域の定義に従って結晶領域がＰｉ領域であるか否かを評価するときと同様の観察を行った場合に、酸素析出物の密度が１×１０4個／ｃｍ2以上である結晶領域をいうものとする。この要件を満たす限り、ＯＳＦ(Oxidation induced Stacking Fault)領域（１０００〜１２００℃でＯＳＦとして顕在化する板状酸素析出物（ＯＳＦ核）をａｓ−ｇｒｏｗｎ状態で含む領域）も、Ｐｖ領域に含まれるものとする。
上述のように、本発明の製造方法により得られるエピタキシャルシリコンウェーハは、転位クラスターおよびＣＯＰを含まないシリコンウェーハの表面上にエピタキシャル層を有する。当該エピタキシャルシリコンウェーハに対して、１０００℃で１６時間の酸素析出物評価熱処理を施して酸素析出物密度を評価した場合に、当該シリコンウェーハの厚み方向中央部での酸素析出物の密度が、当該シリコンウェーハの径方向全域にわたって、５×１０4個／ｃｍ2以上である。
本発明の製造方法により得られるエピタキシャルシリコンウェーハは、厚み方向中央部で径方向全域にわたって５×１０4個／ｃｍ2以上の酸素析出物密度を有するようにすることができる。このような密度の酸素析出物を有するエピタキシャルシリコンウェーハは、その全面にわたってゲッタリング能力に優れる。
上述のように、本発明のエピタキシャルシリコンウェーハの製造方法は、酸素濃度が９×１０17ａｔｏｍｓ／ｃｍ3〜１６×１０17ａｔｏｍｓ／ｃｍ3の範囲にあり、転位クラスターおよびＣＯＰを含まず、かつ酸素析出抑制領域を含むシリコンウェーハに対して、酸素析出物の密度を高くするための熱処理を施す予備熱処理工程と、前記予備熱処理工程の後、前記シリコンウェーハの表面上にエピタキシャル層を形成するエピタキシャル層形成工程とを含む。この製造方法は、前記予備熱処理工程を実施する前の前記シリコンウェーハの酸素析出抑制領域の割合に基づいて、前記予備熱処理工程での熱処理条件を決定する熱処理条件決定工程をさらに含む。
シリコンウェーハについて、「酸素濃度」とは、ＡＳＴＭ Ｆ１２１−１９７９によるものとする。
予備熱処理工程で熱処理をするシリコンウェーハは、酸素析出抑制領域と酸素析出促進領域とが混在したものであってもよい。このため、シリコンウェーハを切り出すべきシリコン単結晶の製造時に、制御プロセスマージン幅を広くすることができる。予備熱処理工程で熱処理をするシリコンウェーハは、酸素析出抑制領域のみからなるものであってもよい。
予備熱処理工程で熱処理をするシリコンウェーハは、酸素析出抑制領域と酸素析出促進領域とが混在したものであってもよい。このため、シリコンウェーハを切り出すべきシリコン単結晶の製造時に、制御プロセスマージン幅を広くすることができる。予備熱処理工程で熱処理をするシリコンウェーハは、酸素析出抑制領域のみからなるものであってもよい。
予備熱処理工程を実施する前のシリコンウェーハの酸素濃度が９×１０17ａｔｏｍｓ／ｃｍ3以上であれば、酸素析出促進領域のみならず、酸素析出抑制領域においても、予備熱処理により、酸素析出物の密度を高くすることができる。予備熱処理工程を実施する前のシリコンウェーハの酸素濃度が１６×１０17ａｔｏｍｓ／ｃｍ3より高いと、酸素析出過多となって、エピタキシャル層が形成されるウェーハ表面側にまで酸素析出物が形成され、酸素析出物に起因したエピタキシャル欠陥が発生するおそれがある。
本発明の要件に従って予備熱処理工程での熱処理が施されたシリコンウェーハは、エピタキシャル層形成工程で加熱されても、酸素析出物は消失せず、エピタキシャル層形成工程実施後に適切な条件で加熱することにより、ウェーハの厚み方向中央部で径方向全域にわたって５×１０４個／ｃｍ ２ 以上の密度で酸素析出物が形成される。したがって、本発明の方法により、全面にわたってゲッタリング能力に優れるエピタキシャルシリコンウェーハを製造することができる。
予備熱処理工程での熱処理の時間（所定の熱処理温度に維持する時間；以下、「予備熱処理保持時間」という。）は、目的とする酸素析出物密度に応じて、概ね０．５〜１６時間の範囲で設定すればよい。予備熱処理保持時間として、この範囲の時間が好ましい理由は、以下の通りである。予備熱処理保持時間が０．５時間未満では、酸素析出抑制領域における酸素析出物の成長が不十分となり、エピタキシャル層形成工程での高温熱処理により、酸素析出物が消失してしまう。また、予備熱処理保持時間が１６時間を越えると、酸素析出過多になり、ウェーハ表面に存在する酸素析出物を起点としたエピタキシャル欠陥(積層欠陥)が発生しやすくなってしまう。
エピタキシャル層形成工程で形成するエピタキシャル層としては、シリコンエピタキシャル層が挙げられる。エピタキシャル層を形成する方法は、特に限定されず、たとえば、ＣＶＤ法などにより一般的な条件で形成することができる。たとえば、水素ガスをキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスを、シリコンウェーハが収容されたチャンバー内に導入し、概ね１０００〜１２００℃の範囲の温度（成長温度）でＣＶＤ法によりシリコンウェーハ上にシリコンエピタキシャル層を成長させることができる。成長温度は、使用するソースガスの種類によっても異なる。エピタキシャル層の厚みは、０．５〜１５μｍの範囲内とすることが好ましい。
好適には、熱処理条件決定工程では、下記（１）〜（３）の関係式のいずれかを満足するように、予備熱処理工程での熱処理条件を決定する。
９×１０17ａｔｏｍｓ／ｃｍ3≦Ｃｏ＜１１．５×１０17ａｔｏｍｓ／ｃｍ3の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦８００ （１）
１１．５×１０17ａｔｏｍｓ／ｃｍ3≦Ｃｏ＜１３．５×１０17ａｔｏｍｓ／ｃｍ3の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００−（１３．５×１０17−Ｃｏ）×５×１０-16 （２）
１３．５×１０17ａｔｏｍｓ／ｃｍ3≦Ｃｏ≦１６×１０17ａｔｏｍｓ／ｃｍ3の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００ （３）
上記（１）〜（３）の関係式において、Ｔ、ＸおよびＣｏの意味は、以下の通りである。
Ｔ：予備熱処理工程での熱処理の温度（℃）
Ｘ：シリコンウェーハの半径に対するシリコンウェーハ半径方向の酸素析出抑制領域の幅の割合（％）
Ｃｏ：シリコンウェーハの酸素濃度（ａｔｏｍｓ／ｃｍ3）
９×１０17ａｔｏｍｓ／ｃｍ3≦Ｃｏ＜１１．５×１０17ａｔｏｍｓ／ｃｍ3の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦８００ （１）
１１．５×１０17ａｔｏｍｓ／ｃｍ3≦Ｃｏ＜１３．５×１０17ａｔｏｍｓ／ｃｍ3の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００−（１３．５×１０17−Ｃｏ）×５×１０-16 （２）
１３．５×１０17ａｔｏｍｓ／ｃｍ3≦Ｃｏ≦１６×１０17ａｔｏｍｓ／ｃｍ3の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００ （３）
上記（１）〜（３）の関係式において、Ｔ、ＸおよびＣｏの意味は、以下の通りである。
Ｔ：予備熱処理工程での熱処理の温度（℃）
Ｘ：シリコンウェーハの半径に対するシリコンウェーハ半径方向の酸素析出抑制領域の幅の割合（％）
Ｃｏ：シリコンウェーハの酸素濃度（ａｔｏｍｓ／ｃｍ3）
本発明の効果を確認するために、以下の試験および評価を行った。
チョクラルスキー法により、ＣＯＰおよび転位クラスターを含まない、直径が約３００ｍｍの複数のシリコン単結晶を製造し、これらのシリコン単結晶の各部位から、シリコンウェーハを切り出した。シリコン単結晶の育成に際しては、酸素濃度および酸素析出抑制領域の割合が種々異なるように育成条件を変更した。
チョクラルスキー法により、ＣＯＰおよび転位クラスターを含まない、直径が約３００ｍｍの複数のシリコン単結晶を製造し、これらのシリコン単結晶の各部位から、シリコンウェーハを切り出した。シリコン単結晶の育成に際しては、酸素濃度および酸素析出抑制領域の割合が種々異なるように育成条件を変更した。
表１に、得られたシリコンウェーハの酸素濃度、および酸素析出抑制領域の割合を示す。酸素析出抑制領域の割合は、シリコンウェーハの半径に対するシリコンウェーハ半径方向の酸素析出抑制領域の幅の割合（％；以下、「Ｐｉ割合」という。）で示す。このように、得られたシリコンウェーハでは、酸素濃度は５水準あり、Ｐｉ割合は４水準あり、酸素濃度とＰｉ割合との組み合わせは２０水準あった。いずれのシリコンウェーハも、酸素析出抑制領域を含む（Ｐｉ割合が０ではない）ものであった。
これらのシリコンウェーハに対して、温度を変えて、１６時間、熱処理（予備熱処理）をした。熱処理の温度を、表１に示す。その後、各シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして、１１５０℃でＣＶＤ法により、シリコンウェーハ上に厚み４μｍのシリコンエピタキシャル層を成長させ、エピタキシャルシリコンウェーハを得た。
続いて、これらのエピタキシャルシリコンウェーハに対して、１０００℃で１６時間の酸素析出物評価熱処理を行った。その後、これらのエピタキシャルシリコンウェーハを、ウェーハの厚み方向にウェーハの中心を含む面でへき開して、このへき開面をライトエッチング液で２μｍエッチングし、このエッチング面に顕在化したピットの密度を、倍率が５００倍の光学顕微鏡にて測定し、酸素析出物密度とした。酸素析出物密度の測定は、ウェーハの径方向に沿う複数の部位で行った。
図１〜図５に、各酸素濃度のウェーハ毎の特性を示す。いずれの図でも、予備熱処理の温度Ｔの逆数（１／Ｔ（／℃））、および１００−Ｐｉ割合と、酸素析出物評価熱処理後の酸素析出物密度が、ウェーハ全面にわたって、５×１０4個／ｃｍ2以上であるか否かとの関係を示す。図１〜図５の各々で、横軸に１／Ｔをとり（併せて、Ｔの値（「℃」を付した数値）を示す）、縦軸に１００−Ｐｉ割合、すなわち、Ｐｉ領域ではない領域の割合をとっている。また、図１〜図５の各々において、酸素析出物密度がウェーハ全面にわたって５×１０4個／ｃｍ2以上である条件領域に、ハッチングを付している。
各図において、酸素析出物密度がウェーハ全面にわたって５×１０4個／ｃｍ2以上である条件領域（以下、「高ＢＭＤ濃度条件領域」という。）は、右上がりの曲線より高温側（各図において左側）、かつ、横軸に垂直な直線より低温側（各図において右側）である。すなわち、これらの線の少なくとも一部は、高ＢＭＤ濃度条件領域と、それ以外の領域との境界をなす。
予備熱処理の温度Ｔ（℃）であって、酸素析出物評価熱処理後の酸素析出物密度が、ウェーハ全面にわたって、５×１０4個／ｃｍ2以上となる温度範囲は、以下の通りである。以下の式で、ＸはＰｉ割合である。
ウェーハの酸素濃度Ｃｏが、９×１０17ａｔｏｍｓ／ｃｍ3以上、かつ１１．５×１０17ａｔｏｍｓ／ｃｍ3未満の場合（図１参照）は、
（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦８００ （１）
である。
（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦８００ （１）
である。
ウェーハの酸素濃度Ｃｏが、１１．５×１０17ａｔｏｍｓ／ｃｍ3以上、かつ１３．５×１０17ａｔｏｍｓ／ｃｍ3未満の場合（図２および図３参照）は、
（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００−（１３．５×１０17−Ｃｏ）×５×１０-16 （２）
である。
（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００−（１３．５×１０17−Ｃｏ）×５×１０-16 （２）
である。
ウェーハの酸素濃度Ｃｏが１３．５×１０17ａｔｏｍｓ／ｃｍ3以上、かつ１６×１０17ａｔｏｍｓ／ｃｍ3以下の場合（図４および図５参照）は、
（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００ （３）
である。
（Ｃｏ×（１００−Ｘ）／５．３×１０51）(-1/11.29)＜Ｔ≦９００ （３）
である。
以上のように、ウェーハの酸素濃度Ｃｏ、およびＰｉ割合Ｘによって、上記（１）〜（３）のいずれかの式に従って、エピタキシャル層形成前の熱処理の温度Ｔを決定することにより、ウェーハの全面にわたって、酸素析出物評価熱処理後の酸素析出物密度が５×１０4個／ｃｍ2以上のエピタキシャルシリコンウェーハを作製できることが判明した。このようなエピタキシャルシリコンウェーハは、ゲッタリング能力が高い。
また、表１に示す各水準それぞれで作製したエピタキシャルシリコンウェーハについて、エピタキシャル層の表面で観察されるＬＰＤの密度を測定した。具体的には、各エピタキシャルシリコンウェーハのエピタキシャル層表面について、ＬＰＤ評価装置として、ＫＬＡ−Ｔｅｎｃｏｒ社製のＳｕｒｆｓｃａｎ ＳＰ１を用いて、Ｎｏｒｍａｌモードにて、ＬＰＤの測定を行い、９０ｎｍ以上のＬＰＤとしてカウントされるもののうち、ＬＰＤ−Ｎとしてカウントされるものをエピタキシャル欠陥として検出した。その結果、いずれのエピタキシャルシリコンウェーハのエピタキシャル欠陥も、ウェーハ１枚あたり１０個以下であり、エピタキシャル欠陥の少ないことが確認された。
Claims (1)
- エピタキシャルシリコンウェーハの製造方法であって、
酸素濃度が９×１０17ａｔｏｍｓ／ｃｍ3〜１６×１０17ａｔｏｍｓ／ｃｍ3の範囲にあり、転位クラスターおよびＣＯＰを含まず、かつ酸素析出抑制領域を含むシリコンウェーハに対して、酸素析出物の密度を高くするための熱処理を施す予備熱処理工程と、
前記予備熱処理工程の後、前記シリコンウェーハの表面上にエピタキシャル層を形成するエピタキシャル層形成工程とを含み、
前記予備熱処理工程を実施する前の前記シリコンウェーハの酸素析出抑制領域の割合に基づいて、前記予備熱処理工程での熱処理条件を決定する熱処理条件決定工程をさらに含み、
前記熱処理条件決定工程では、前記予備熱処理工程での熱処理の温度（℃）をＴとし、前記シリコンウェーハの半径に対する前記シリコンウェーハ半径方向の酸素析出抑制領域の幅の割合（％）をＸとし、前記シリコンウェーハの酸素濃度(ａｔｏｍｓ／ｃｍ 3 )をＣｏとすると、下記（１）〜（３）の関係式のいずれかを満足するように前記熱処理条件を決定する、エピタキシャルシリコンウェーハの製造方法。
９×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ＜１１．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦８００ （１）
１１．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ＜１３．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦９００−（１３．５×１０ 17 −Ｃｏ）×５×１０ -16 （２）
１３．５×１０ 17 ａｔｏｍｓ／ｃｍ 3 ≦Ｃｏ≦１６×１０ 17 ａｔｏｍｓ／ｃｍ 3 の場合：（Ｃｏ×（１００−Ｘ）／５．３×１０ 51 ） (-1/11.29) ＜Ｔ≦９００ （３）
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014141551A JP6241381B2 (ja) | 2014-07-09 | 2014-07-09 | エピタキシャルシリコンウェーハの製造方法 |
| PCT/JP2015/002157 WO2016006145A1 (ja) | 2014-07-09 | 2015-04-21 | エピタキシャルシリコンウェーハおよびその製造方法 |
| KR1020177000133A KR101939129B1 (ko) | 2014-07-09 | 2015-04-21 | 에피택셜 실리콘 웨이퍼의 제조 방법 |
| CN201580036994.5A CN106663628B (zh) | 2014-07-09 | 2015-04-21 | 外延硅晶片和其制造方法 |
| US15/311,307 US10192754B2 (en) | 2014-07-09 | 2015-04-21 | Epitaxial silicon wafer and method for producing the epitaxial silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014141551A JP6241381B2 (ja) | 2014-07-09 | 2014-07-09 | エピタキシャルシリコンウェーハの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016018927A JP2016018927A (ja) | 2016-02-01 |
| JP2016018927A5 JP2016018927A5 (ja) | 2016-11-24 |
| JP6241381B2 true JP6241381B2 (ja) | 2017-12-06 |
Family
ID=55063808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014141551A Active JP6241381B2 (ja) | 2014-07-09 | 2014-07-09 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10192754B2 (ja) |
| JP (1) | JP6241381B2 (ja) |
| KR (1) | KR101939129B1 (ja) |
| CN (1) | CN106663628B (ja) |
| WO (1) | WO2016006145A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108505114B (zh) * | 2017-02-28 | 2021-03-05 | 胜高股份有限公司 | 外延生长晶圆及其制造方法 |
| KR20200094882A (ko) | 2019-01-30 | 2020-08-10 | 삼성전자주식회사 | 에피택셜 웨이퍼 및 그의 제조 방법 |
| JP6867718B1 (ja) * | 2020-02-20 | 2021-05-12 | Ｅａｇｌｙｓ株式会社 | 情報処理システム、情報処理装置、情報処理方法、および、情報処理プログラム |
| TWI828442B (zh) * | 2022-11-25 | 2024-01-01 | 日商Ｓｕｍｃｏ股份有限公司 | 磊晶晶圓 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994761A (en) | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
| JP4473571B2 (ja) | 2001-07-10 | 2010-06-02 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP4682508B2 (ja) * | 2003-11-14 | 2011-05-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP2006054350A (ja) * | 2004-08-12 | 2006-02-23 | Komatsu Electronic Metals Co Ltd | 窒素ドープシリコンウェーハとその製造方法 |
| US7977216B2 (en) | 2008-09-29 | 2011-07-12 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| KR20100036155A (ko) * | 2008-09-29 | 2010-04-07 | 매그나칩 반도체 유한회사 | 실리콘 웨이퍼 및 그의 제조방법 |
| JP5163459B2 (ja) * | 2008-12-05 | 2013-03-13 | 株式会社Ｓｕｍｃｏ | シリコン単結晶の育成方法及びシリコンウェーハの検査方法 |
| KR101389058B1 (ko) | 2009-03-25 | 2014-04-28 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그 제조방법 |
| JP5515406B2 (ja) | 2009-05-15 | 2014-06-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| KR101461531B1 (ko) | 2010-02-08 | 2014-11-13 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그 제조 방법, 그리고, 반도체 디바이스의 제조 방법 |
| JP2011243923A (ja) * | 2010-05-21 | 2011-12-01 | Sumco Corp | シリコンウェーハの製造方法 |
| DE102010034002B4 (de) * | 2010-08-11 | 2013-02-21 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| JP6458551B2 (ja) | 2015-02-25 | 2019-01-30 | 株式会社Sumco | シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ |
| JP6413952B2 (ja) | 2015-06-26 | 2018-10-31 | 株式会社Sumco | シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ |
-
2014
- 2014-07-09 JP JP2014141551A patent/JP6241381B2/ja active Active
-
2015
- 2015-04-21 KR KR1020177000133A patent/KR101939129B1/ko active IP Right Grant
- 2015-04-21 WO PCT/JP2015/002157 patent/WO2016006145A1/ja active Application Filing
- 2015-04-21 CN CN201580036994.5A patent/CN106663628B/zh active Active
- 2015-04-21 US US15/311,307 patent/US10192754B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170013984A (ko) | 2017-02-07 |
| WO2016006145A1 (ja) | 2016-01-14 |
| KR101939129B1 (ko) | 2019-01-16 |
| JP2016018927A (ja) | 2016-02-01 |
| US10192754B2 (en) | 2019-01-29 |
| US20170076959A1 (en) | 2017-03-16 |
| CN106663628A (zh) | 2017-05-10 |
| CN106663628B (zh) | 2019-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6599009B2 (ja) | 単結晶シリコンから作製される半導体ウェハおよびその製造方法 | |
| US10177008B2 (en) | Silicon wafer and method for manufacturing the same | |
| JP6241381B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
| JP4196602B2 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| KR20210125942A (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JP6052189B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| JP2001217251A (ja) | シリコンウェーハの熱処理方法 | |
| JP4131077B2 (ja) | シリコンウェーハの製造方法 | |
| JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2000026196A (ja) | シリコン半導体基板及びその製造方法 | |
| JP4107628B2 (ja) | シリコンウェーハにｉｇ効果を付与するための前熱処理方法 | |
| JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
| JP6052188B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| JP6493105B2 (ja) | エピタキシャルシリコンウェーハ | |
| JP2009218620A (ja) | シリコンウェーハの製造方法 | |
| JP2017014080A (ja) | シリコン単結晶の検査方法および製造方法 | |
| JP2011243923A (ja) | シリコンウェーハの製造方法 | |
| JP2001102385A (ja) | 点欠陥の凝集体が存在しないシリコンウェーハ | |
| WO2021166895A1 (ja) | 半導体シリコンウェーハの製造方法 | |
| JP2023070067A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP5434239B2 (ja) | シリコンウェーハの製造方法 | |
| JP4223437B2 (ja) | シリコン半導体基板 | |
| JP2004172391A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2002134513A (ja) | シリコンウェーハの熱処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161004 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6241381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |