KR101939129B1 - 에피택셜 실리콘 웨이퍼의 제조 방법 - Google Patents

에피택셜 실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101939129B1
KR101939129B1 KR1020177000133A KR20177000133A KR101939129B1 KR 101939129 B1 KR101939129 B1 KR 101939129B1 KR 1020177000133 A KR1020177000133 A KR 1020177000133A KR 20177000133 A KR20177000133 A KR 20177000133A KR 101939129 B1 KR101939129 B1 KR 101939129B1
Authority
KR
South Korea
Prior art keywords
heat treatment
silicon wafer
atoms
wafer
epitaxial
Prior art date
Application number
KR1020177000133A
Other languages
English (en)
Other versions
KR20170013984A (ko
Inventor
준 후지세
토시아키 오노
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20170013984A publication Critical patent/KR20170013984A/ko
Application granted granted Critical
Publication of KR101939129B1 publication Critical patent/KR101939129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

산소 농도가 9×1017atoms/㎤∼16×1017atoms/㎤의 범위에 있고, 전위 클러스터 및 COP를 포함하지 않고, 또한 산소 석출 억제 영역을 포함하는 실리콘 웨이퍼에 대하여, 산소 석출물의 밀도를 높게 하기 위한 열처리를 실시하는 예비 열처리 공정과, 예비 열처리 공정 후, 실리콘 웨이퍼의 표면 상에 에피택셜층을 형성하는 에피택셜층 형성 공정을 포함하는, 에피택셜 실리콘 웨이퍼의 제조 방법이다. 이 제조 방법은, 예비 열처리 공정을 실시하기 전의 실리콘 웨이퍼의 산소 석출 억제 영역의 비율에 기초하여, 예비 열처리 공정에서의 열처리 조건을 결정하는 열처리 조건 결정 공정을 추가로 포함한다. 이 제조 방법에 의해, 에피택셜 결함의 밀도가 적고, 웨이퍼의 지름 방향 전역에 걸쳐 게터링(gettering) 능력이 우수한 에피택셜 실리콘 웨이퍼를 제조할 수 있다.

Description

에피택셜 실리콘 웨이퍼의 제조 방법{METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER}
본 발명은, 에피택셜 실리콘 웨이퍼(epitaxial silicon wafer) 및 그 제조 방법에 관한 것이며, 보다 상세하게는, 전위 클러스터(dislocation cluster) 및 COP(Crystal Originated Particle)를 포함하지 않는 실리콘 웨이퍼를 이용한 에피택셜 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다.
실리콘 웨이퍼 중의 산소 석출물(BMD; Bulk Micro Defect)은, 반도체 디바이스 프로세스에서 불순물을 포획하기 위해 유용하다. 이 산소 석출물은, 예를 들면, 웨이퍼의 소재인 실리콘 단결정의 육성 단계에서 형성된다. 그러나, 에피택셜 실리콘 웨이퍼에 대해서는, 에피택셜 성장 처리시에, 웨이퍼가 고온에 노출됨으로써, 웨이퍼 내부의 산소 석출물이 소실되어버려, 불순물 포획능(게터링(gettering) 능력)이 낮아지는 것이 알려져 있다. 이 때문에, 불순물 포획능이 우수한 에피택셜 웨이퍼의 제공이 희구되고 있다.
이러한 에피택셜 실리콘 웨이퍼를 얻기 위해, 에피택셜 성장 처리 전에 600℃ 이상의 온도에서 웨이퍼의 열처리를 행하는 기술(프리어닐(preanneal) 기술)이 알려져 있다(예를 들면, 특허문헌 1 참조). 이 열처리에 의해, 에피택셜 성장 처리 후에 충분한 밀도로 산소 석출물이 남도록, 미리, 웨이퍼 내부의 산소 석출물 밀도가 높게 되고, 이에 의해, 에피택셜 성장 후의 웨이퍼의 불순물 포획능을 높일 수 있다.
한편, 고품질의 반도체 디바이스를 제조하려면, 기판이 되는 에피택셜 실리콘 웨이퍼의 에피택셜층에 결함이 도입되지 않도록 하는 것이 중요하다. 그러나, 에피택셜층의 박막화가 진행되고 있고, 에피택셜층이 형성되는 실리콘 웨이퍼의 표층부에 결함이 존재하면, 이 결함에 기인하는 적층 결함 등의 에피택셜 결함이, 에피택셜층에 발생해 버릴 우려가 있다.
실리콘 웨이퍼에 포함되는 결함에서 에피택셜 결함의 원인이 되는 것에는, 전위 클러스터 및 COP가 있다. 전위 클러스터는, 격자 간에 과잉으로 취입된 격자 간 실리콘의 응집체이고, 사이즈가, 예를 들면 10㎛ 정도로 큰 결함(전위 루프(loop))이다. COP는, 결정 격자를 구성해야 하는 원자가 결여된 공공(空孔)의 응집체(공공 응집 공동(空洞) 결함)이다. 에피택셜 결함이 발생하지 않도록 하기 위해서는, 전위 클러스터 및 COP가 존재하지 않는 웨이퍼를 이용하는 것이 유용하다.
실리콘 웨이퍼에 있어서, COP 및 전위 클러스터가 존재하지 않는 영역으로서, 산소 석출 촉진 영역(이하, 「Pv영역」이라고도 함) 및, 산소 석출 억제 영역(이하, 「Pi영역」이라고도 함)이 있다. Pv영역은, 공공형 점 결함이 우세한 무결함 영역이고, Pi영역은, 격자 간 실리콘형 점 결함이 우세한 무결함 영역이다.
실리콘 단결정의 인상 속도를 V, 인상 직후의 단결정 내의 성장 방향의 온도 구배를 G로 하면, COP가 나타나는지, 전위 클러스터가 나타나는지, 이들 중 어느 것도 나타나지 않는지는, V/G에 의존한다. 실리콘 단결정의 중심축으로부터의 거리가 동일하면, V/G가 커짐에 따라, 전위 클러스터를 포함하는 영역, Pi영역, Pv영역 및, COP를 포함하는 영역이 순서대로 나타난다. 웨이퍼에 복수 종류의 영역이 혼재할 때, 각 영역은, 웨이퍼의 중심에 대하여 동심(同心)형 상으로 분포한다.
COP 및 전위 클러스터가 존재하지 않는 영역으로 이루어지는 실리콘 웨이퍼는, 에피택셜 성장용의 기판 웨이퍼로서 유용하다. 단, 웨이퍼의 전역에 걸쳐 동종의 결정 영역(예를 들면, Pv영역 및 Pi영역의 일방만)이 되도록 실리콘 단결정을 육성하는 것은, 매우 곤란하다. 이는, 제어 프로세스 마진(margin) 폭, 구체적으로는, 허용되는 V/G의 범위가 좁기 때문이다. Pv영역 및 Pi영역의 쌍방이 얻어지는 육성 조건의 범위에서 단결정을 육성하는 것을 허용하면, 제어 프로세스 마진 폭이 넓어져, 전위 클러스터 및 COP를 포함하지 않는 결정을 안정적으로 생산하는 것이 가능해진다.
국제공개 제2003/009365호
그런데, 웨이퍼가 가열되면, Pv영역에서는, 산소가 석출되기 쉬운 한편, Pi영역에서는, 산소가 석출되기 어렵다. Pv영역 및 Pi영역이 혼재하는 웨이퍼에서는, 이들 영역은, 웨이퍼의 지름 방향에 관하여 상이한 영역에 존재하고 있다. 이 때문에, 이러한 웨이퍼를 에피택셜 성장용 기판으로서 이용하면, 웨이퍼 지름 방향에서 산소 석출물 밀도가 크게 편차가 생기게 되고, 에피택셜 성장 처리에서 웨이퍼가 가열되면, 얻어진 에피택셜 실리콘 웨이퍼에 있어서, 지름 방향에 관하여 게터링 능력이 상이해져 버린다는 문제가 있다. 특허문헌 1에서는, Pv영역 및 Pi영역이 혼재하는 웨이퍼에 대해서는 고려되어 있지 않다.
본 발명은, 상기 문제를 감안하여 이루어진 것으로, 에피택셜 실리콘 웨이퍼로서, 웨이퍼의 전면(全面)에 걸쳐 게터링 능력이 우수한 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 하기 (I)의 에피택셜 실리콘 웨이퍼 및, 하기 (II)의 에피택셜 실리콘 웨이퍼의 제조 방법을 요지로 한다.
(I) 전위 클러스터 및 COP를 포함하지 않는 실리콘 웨이퍼의 표면 상에 에피택셜층을 갖는 에피택셜 실리콘 웨이퍼로서,
당해 에피택셜 실리콘 웨이퍼에 대하여, 1000℃에서 16시간의 열처리를 행하는 산소 석출물 평가 열처리를 실시하여 산소 석출물 밀도를 평가한 경우에, 당해 실리콘 웨이퍼의 두께 방향 중앙부에서의 산소 석출물의 밀도가, 당해 실리콘 웨이퍼의 지름 방향 전역에 걸쳐, 5×104개/㎠ 이상인 에피택셜 실리콘 웨이퍼.
(II) 에피택셜 실리콘 웨이퍼의 제조 방법으로서,
산소 농도가 9×1017atoms/㎤∼16×1017atoms/㎤의 범위에 있고, 전위 클러스터 및 COP를 포함하지 않고, 또한 산소 석출 억제 영역을 포함하는 실리콘 웨이퍼에 대하여, 산소 석출물의 밀도를 높게 하기 위한 열처리를 실시하는 예비 열처리 공정과,
상기 예비 열처리 공정 후, 상기 실리콘 웨이퍼의 표면 상에 에피택셜층을 형성하는 에피택셜층 형성 공정을 포함하고,
상기 예비 열처리 공정을 실시하기 전의 상기 실리콘 웨이퍼의 산소 석출 억제 영역의 비율에 기초하여, 상기 예비 열처리 공정에서의 열처리 조건을 결정하는 열처리 조건 결정 공정을 추가로 포함하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
상기 (II)의 에피택셜 실리콘 웨이퍼의 제조 방법에 있어서, 상기 열처리 조건 결정 공정에서는, 상기 예비 열처리 공정에서의 열처리의 온도(℃)를 T로 하고, 상기 실리콘 웨이퍼의 반경에 대한 상기 실리콘 웨이퍼 반경 방향의 산소 석출 억제 영역의 폭의 비율(％)을 X로 하고, 상기 실리콘 웨이퍼의 산소 농도(atoms/㎤)를 Co로 하면, 하기 (1)∼(3)의 관계식 중 어느 하나를 만족하도록 상기 열처리 조건을 결정하는 것이 바람직하다.
9×1017atoms/㎤≤Co＜11.5×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤800 (1)
11.5×1017atoms/㎤≤Co＜13.5×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900－(13.5×1017－Co)×5×10－16 (2)
13.5×1017atoms/㎤≤Co≤16×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900 (3)
본 발명의 에피택셜 실리콘 웨이퍼는, 두께 방향 중앙부에서 지름 방향 전역에 걸쳐 5×104개/㎠ 이상의 산소 석출물 밀도를 갖도록 할 수 있다. 이러한 산소 석출물 밀도를 갖는 에피택셜 실리콘 웨이퍼는, 웨이퍼의 전면에 걸쳐 게터링 능력이 우수하다.
또한, 본 발명의 제조 방법에서 이용하는 실리콘 웨이퍼는, 전위 클러스터 및 COP를 포함하지 않기 때문에, 에피택셜층에는, 전위 클러스터 또는 COP를 기점으로 한 적층 결함 등의 에피택셜 결함이 도입되는 것이, 방지 또는 억제된다.
본 발명의 에피택셜 실리콘 웨이퍼의 제조 방법에서는, 산소 석출 억제 영역의 비율에 기초하여, 예비 열처리 공정에서의 열처리(산소 석출물의 밀도를 높이기 위한 열처리)의 조건이 결정된다. 산소 석출 억제 영역의 비율은, 웨이퍼 전체로서의 산소 석출물의 발생 및 성장의 어려움의 지표가 된다. 따라서, 산소 석출 억제 영역의 비율에 기초하여 예비 열처리 공정에서의 열처리의 조건을 결정함으로써, 지름 방향 전체에 걸쳐 산소 석출물 밀도가 높은 에피택셜 실리콘 웨이퍼를 얻을 수 있다. 이러한 에피택셜 실리콘 웨이퍼는, 적절한 조건에서의 열처리에 의해, 산소 석출물을 성장시키고, 우수한 게터링 능력을 갖는 것으로 할 수 있다. 본 발명의 제조 방법에 의해, 본 발명의 에피택셜 실리콘 웨이퍼를 제조할 수 있다.
도 1은, 산소 농도가 9×1017atoms/㎤의 웨이퍼의 특성을 나타내는 도면이다.
도 2는, 산소 농도가 11.5×1017atoms/㎤의 웨이퍼의 특성을 나타내는 도면이다.
도 3은, 산소 농도가 12.5×1017atoms/㎤의 웨이퍼의 특성을 나타내는 도면이다.
도 4는, 산소 농도가 13.5×1017atoms/㎤의 웨이퍼의 특성을 나타내는 도면이다.
도 5는, 산소 농도가 16×1017atoms/㎤의 웨이퍼의 특성을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
COP의 존부는, 이하의 평가방법에 의해 판단할 수 있다. 초크랄스키(Czochralski; CZ)법에 의해, 실리콘 단결정을 육성하고, 이 단결정 잉곳(ingot)으로부터, 실리콘 웨이퍼를 절출한다. 이 단결정 잉곳으로부터 절출한 실리콘 웨이퍼에 대하여, SC-1(암모니아수와 과산화수소수와 초순수(ultrapure water)를 1:1:15(체적비)로 혼합한 혼합액)에 의한 세정을 행한다. 세정 후의 실리콘 웨이퍼 표면을, 표면 결함 검사 장치로서, KLA-Tencor사 제조의 Surfscan SP-2를 이용하여 관찰 평가하고, 표면에 형성된 피트(pit; 오목부)로 추정되는 휘점 결함(LPD: Light Point Defect)을 특정한다. 그때, 관찰 모드는 Oblique 모드(경사 입사 모드)로 하고, 휘점 결함이 피트인지의 여부의 추정을, Wide Narrow 채널의 검출 사이즈비에 기초하여 행한다. 이렇게 하여 특정된 LPD에 대하여, 원자간력현미경(AFM: Atomic Force Microscope)을 이용하여, COP의 여부를 평가한다. 그때, 피트의 형상이 팔면체의 일부를 이루는 경우는, 그 피트는 COP라고 판단한다. 이 관찰 평가에 의해, COP의 존부를 판단할 수 있다. 따라서, 「COP를 포함하지 않는」 실리콘 웨이퍼인지의 여부는, 상기의 평가방법에 의해 특정할 수 있다.
실리콘 웨이퍼가 「전위 클러스터를 포함하지 않는다」란, 세코 에칭(secco etching) 등의 에칭 처리 또는 Cu 데코레이션(decoration)에 의해 표면화하여 육안 레벨로 인식할 수 있는 결함을 포함하지 않는 것을 말하는 것으로 한다.
COP 및 전위 클러스터를 포함하지 않는 실리콘 웨이퍼는, 산소 석출 억제 영역(Pi영역) 및 산소 석출 촉진 영역(Pv영역)을 포함한다. 이들 중, Pi영역은, 산화성 가스 분위기 중에서, 실리콘 웨이퍼를, 1000℃에서 16시간 가열하는 열처리(이하, 「산소 석출물 평가 열처리」라고 함)를 행하고, 그 후, 두께 방향을 따르는 단면이 보이도록 벽개하고, Wright 에칭(크롬산을 사용)에 의해, 당해 단면의 표층부를 두께 2㎛분(分) 제거한 경우에, 광학 현미경에 의해 두께 방향 중심으로 관찰되는 산소 석출물의 밀도가 1×104개/㎠ 미만인 결정 영역을 말하는 것으로 한다.
Pv영역은, 상기 Pi영역의 정의에 따라 결정 영역이 Pi영역인지의 여부를 평가할 때와 동일한 관찰을 행한 경우에, 산소 석출물의 밀도가 1×104개/㎠ 이상인 결정 영역을 말하는 것으로 한다. 이 요건을 충족시키는 한, OSF(Oxidation induced Stacking Fault)영역(1000∼1200℃에서 OSF로서 현재화하는 판 형상 산소 석출물(OSF핵)을 as-grown 상태로 포함하는 영역)도, Pv영역에 포함되는 것으로 한다.
전술한 바와 같이, 본 발명의 에피택셜 실리콘 웨이퍼는, 전위 클러스터 및 COP를 포함하지 않는 실리콘 웨이퍼의 표면 상에 에피택셜층을 갖는다. 당해 에피택셜 실리콘 웨이퍼에 대하여, 1000℃에서 16시간의 산소 석출물 평가 열처리를 실시하여 산소 석출물 밀도를 평가한 경우에, 당해 실리콘 웨이퍼의 두께 방향 중앙부에서의 산소 석출물의 밀도가, 당해 실리콘 웨이퍼의 지름 방향 전역에 걸쳐, 5×104개/㎠ 이상이다.
본 발명의 에피택셜 실리콘 웨이퍼는, 두께 방향 중앙부에서 지름 방향 전역에 걸쳐 5×104개/㎠ 이상의 산소 석출물 밀도를 갖도록 할 수 있다. 이러한 밀도의 산소 석출물을 갖는 에피택셜 실리콘 웨이퍼는, 그 전면에 걸쳐 게터링 능력이 우수하다.
전술한 바와 같이, 본 발명의 에피택셜 실리콘 웨이퍼의 제조 방법은, 산소 농도가 9×1017atoms/㎤∼16×1017atoms/㎤의 범위에 있고, 전위 클러스터 및 COP를 포함하지 않고, 또한 산소 석출 억제 영역을 포함하는 실리콘 웨이퍼에 대하여, 산소 석출물의 밀도를 높게 하기 위한 열처리를 실시하는 예비 열처리 공정과, 상기 예비 열처리 공정 후, 상기 실리콘 웨이퍼의 표면 상에 에피택셜층을 형성하는 에피택셜층 형성 공정을 포함한다. 이 제조 방법은, 상기 예비 열처리 공정을 실시하기 전의 상기 실리콘 웨이퍼의 산소 석출 억제 영역의 비율에 기초하여, 상기 예비 열처리 공정에서의 열처리 조건을 결정하는 열처리 조건 결정 공정을 추가로 포함한다.
실리콘 웨이퍼에 대해서, 「산소 농도」는, ASTM F121-1979에 의한 것으로 한다.
예비 열처리 공정에서 열처리를 하는 실리콘 웨이퍼는, 산소 석출 억제 영역과 산소 석출 촉진 영역이 혼재한 것이라도 좋다. 이 때문에, 실리콘 웨이퍼를 절출해야 하는 실리콘 단결정의 제조시에, 제어 프로세스 마진 폭을 넓게 할 수 있다. 예비 열처리 공정에서 열처리를 하는 실리콘 웨이퍼는, 산소 석출 억제 영역만으로 이루어지는 것이라도 좋다.
예비 열처리 공정을 실시하기 전의 실리콘 웨이퍼의 산소 농도가 9×1017atoms/㎤ 이상이면, 산소 석출 촉진 영역 뿐만 아니라, 산소 석출 억제 영역에 있어서도, 예비 열처리에 의해, 산소 석출물의 밀도를 높게 할 수 있다. 예비 열처리 공정을 실시하기 전의 실리콘 웨이퍼의 산소 농도가 16×1017atoms/㎤보다 높으면, 산소 석출 과다가 되고, 에피택셜층이 형성되는 웨이퍼 표면측에까지 산소 석출물이 형성되어, 산소 석출물에 기인한 에피택셜 결함이 발생할 우려가 있다.
본 발명의 요건에 따라 예비 열처리 공정에서의 열처리가 실시된 실리콘 웨이퍼는, 에피택셜층 형성 공정에서 가열되어도, 산소 석출물은 소실하지 않고, 에피택셜층 형성 공정 실시 후에 적절한 조건으로 가열함으로써, 웨이퍼의 두께 방향 중앙부에서 지름 방향 전역에 걸쳐 5×104개/㎠ 이상의 밀도로 산소 석출물이 형성된다. 따라서, 본 발명의 방법에 의해, 전면에 걸쳐 게터링 능력이 우수한 에피택셜 실리콘 웨이퍼를 제조할 수 있다.
예비 열처리 공정에서의 열처리의 시간(소정의 열처리 온도로 유지하는 시간; 이하, 「예비 열처리 보존유지 시간」이라고 함)은, 목적으로 하는 산소 석출물 밀도에 따라서, 대체로 0.5∼16시간의 범위에서 설정하면 좋다. 예비 열처리 보존유지 시간으로서, 이 범위의 시간이 바람직한 이유는, 이하와 같다. 예비 열처리 보존유지 시간이 0.5시간 미만에서는, 산소 석출 억제 영역에 있어서의 산소 석출물의 성장이 불충분하게 되어, 에피택셜층 형성 공정에서의 고온 열처리에 의해, 산소 석출물이 소실해버린다. 또한, 예비 열처리 보존유지 시간이 16시간을 초과하면, 산소 석출이 과다하게 되어, 웨이퍼 표면에 존재하는 산소 석출물을 기점으로 한 에피택셜 결함(적층 결함)이 발생하기 쉬워져 버린다.
에피택셜층 형성 공정에서 형성하는 에피택셜층으로서는, 실리콘 에피택셜층을 들 수 있다. 에피택셜층을 형성하는 방법은, 특별히 한정되지 않고, 예를 들면, CVD법 등에 의해 일반적인 조건으로 형성할 수 있다. 예를 들면, 수소 가스를 캐리어 가스로 하여, 디클로로실란, 트리클로로실란 등의 소스 가스를, 실리콘 웨이퍼가 수용된 챔버 내에 도입하고, 대체로 1000∼1200℃의 범위의 온도(성장 온도)에서 CVD법에 의해 실리콘 웨이퍼 상에 실리콘 에피택셜층을 성장시킬 수 있다. 성장 온도는, 사용하는 소스 가스의 종류에 따라서도 상이하다. 에피택셜층의 두께는, 0.5∼15㎛의 범위 내로 하는 것이 바람직하다.
적합하게는, 열처리 조건 결정 공정에서는, 하기 (1)∼(3)의 관계식 중 어느 하나를 만족하도록, 예비 열처리 공정에서의 열처리 조건을 결정한다.
9×1017atoms/㎤≤Co＜11.5×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤800 (1)
11.5×1017atoms/㎤≤Co＜13.5×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900－(13.5×1017－Co)×5×10－16 (2)
13.5×1017atoms/㎤≤Co≤16×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900 (3)
상기 (1)∼(3)의 관계식에 있어서, T, X 및 Co의 의미는, 이하와 같다.
T: 예비 열처리 공정에서의 열처리의 온도(℃)
X: 실리콘 웨이퍼의 반경에 대한 실리콘 웨이퍼 반경 방향의 산소 석출 억제 영역의 폭의 비율(％)
Co: 실리콘 웨이퍼의 산소 농도(atoms/㎤)
실시예
본 발명의 효과를 확인하기 위해, 이하의 시험 및 평가를 행했다.
초크랄스키법에 의해, COP 및 전위 클러스터를 포함하지 않는, 직경이 약 300㎜의 복수의 실리콘 단결정을 제조하고, 이들 실리콘 단결정의 각 부위로부터, 실리콘 웨이퍼를 절출했다. 실리콘 단결정의 육성시에는, 산소 농도 및 산소 석출 억제 영역의 비율이 여러 가지 상이하도록 육성 조건을 변경했다.
표 1에, 얻어진 실리콘 웨이퍼의 산소 농도 및, 산소 석출 억제 영역의 비율을 나타낸다. 산소 석출 억제 영역의 비율은, 실리콘 웨이퍼의 반경에 대한 실리콘 웨이퍼 반경 방향의 산소 석출 억제 영역의 폭의 비율(％; 이하, 「Pi비율」이라고 함)로 나타낸다. 이와 같이, 얻어진 실리콘 웨이퍼에서는, 산소 농도는 5 가지 수준이 있고, Pi비율은 4 가지 수준이 있고, 산소 농도와 Pi비율의 조합은 20 가지 수준이 있었다. 어느 실리콘 웨이퍼도, 산소 석출 억제 영역을 포함하는(Pi비율이 0이 아님) 것이었다.
Figure 112017000607724-pct00001
이들 실리콘 웨이퍼에 대하여, 온도를 바꾸어, 16시간, 열처리(예비 열처리)를 했다. 열처리의 온도를, 표 1에 나타낸다. 그 후, 각 실리콘 웨이퍼를 매엽식(枚葉式) 에피택셜 성장 장치(어플라이드 머티어리얼즈사 제조) 내로 반송하고, 장치 내에서 1120℃의 온도에서 30초의 수소 베이크(bake) 처리를 실시한 후, 수소를 캐리어 가스, 트리클로로실란을 소스 가스로 하여 1150℃에서 CVD법에 의해, 실리콘 웨이퍼 상에 두께 4㎛의 실리콘 에피택셜층을 성장시켜, 에피택셜 실리콘 웨이퍼를 얻었다.
이어서, 이들 에피택셜 실리콘 웨이퍼에 대하여, 1000℃에서 16시간의 산소 석출물 평가 열처리를 행했다. 그 후, 이들 에피택셜 실리콘 웨이퍼를, 웨이퍼의 두께 방향으로 웨이퍼의 중심을 포함하는 면에서 벽개하고, 이 벽개면을 라이트 에칭액으로 2㎛ 에칭하고, 이 에칭면에 현재화한 피트의 밀도를, 배율이 500배인 광학 현미경으로 측정하고, 산소 석출물 밀도로 했다. 산소 석출물 밀도의 측정은, 웨이퍼의 지름 방향을 따르는 복수의 부위에서 행했다.
도 1∼도 5에, 각 산소 농도의 웨이퍼마다의 특성을 나타낸다. 어느 도면에서도, 예비 열처리의 온도 T의 역수(1/T(/℃)) 및, 100-Pi비율과, 산소 석출물 평가 열처리 후의 산소 석출물 밀도가, 웨이퍼 전면에 걸쳐, 5×104개/㎠ 이상인지의 여부의 관계를 나타낸다. 도 1∼도 5의 각각에서, 횡축에 1/T를 취하고(아울러, T의 값(「℃」를 붙인 수치)을 나타냄), 종축에 100-Pi비율, 즉, Pi영역이 아닌 영역의 비율을 취하고 있다. 또한, 도 1∼도 5의 각각에 있어서, 산소 석출물 밀도가 웨이퍼 전면에 걸쳐 5×104개/㎠ 이상인 조건 영역에, 해칭을 붙이고 있다.
각 도면에 있어서, 산소 석출물 밀도가 웨이퍼 전면에 걸쳐 5×104개/㎠ 이상인 조건 영역(이하, 「고(高) BMD 농도 조건 영역」이라고 함)은, 우측 상승의 곡선보다 고온측(각 도면에 있어서 좌측), 또한, 횡축에 수직인 직선보다 저온측(각 도면에 있어서 우측)이다. 즉, 이들 선의 적어도 일부는, 고 BMD 농도 조건 영역과, 그 이외의 영역의 경계를 이룬다.
예비 열처리의 온도 T(℃)로서, 산소 석출물 평가 열처리 후의 산소 석출물 밀도가, 웨이퍼 전면에 걸쳐, 5×104개/㎠ 이상이 되는 온도 범위는, 이하와 같다. 이하의 식에서, X는 Pi비율이다.
웨이퍼의 산소 농도 Co가, 9×1017atoms/㎤ 이상, 또한 11.5×1017atoms/㎤ 미만인 경우(도 1 참조)는,
(Co×(100－X)/5.3×1051)(－1/11.29)＜T≤800 (1)
이다.
웨이퍼의 산소 농도 Co가, 11.5×1017atoms/㎤ 이상, 또한 13.5×1017atoms/㎤ 미만인 경우(도 2 및 도 3 참조)는,
(Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900－(13.5×1017－Co)×5×10－16 (2)
이다.
웨이퍼의 산소 농도 Co가 13.5×1017atoms/㎤ 이상, 또한 16×1017atoms/㎤ 이하인 경우(도 4 및 도 5 참조)는,
(Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900 (3)
이다.
이상과 같이, 웨이퍼의 산소 농도 Co 및, Pi비율 X에 의해, 상기 (1)∼(3) 중 어느 하나의 식에 따라, 에피택셜층 형성 전의 열처리의 온도 T를 결정함으로써, 웨이퍼의 전면에 걸쳐, 산소 석출물 평가 열처리 후의 산소 석출물 밀도가 5×104개/㎠ 이상인 에피택셜 실리콘 웨이퍼를 제작할 수 있는 것이 판명되었다. 이러한 에피택셜 실리콘 웨이퍼는, 게터링 능력이 높다.
또한, 표 1에 나타내는 각 수준 각각으로 제작한 에피택셜 실리콘 웨이퍼에 대해서, 에피택셜층의 표면에서 관찰되는 LPD의 밀도를 측정했다. 구체적으로는, 각 에피택셜 실리콘 웨이퍼의 에피택셜층 표면에 대해서, LPD 평가 장치로서, KLA-Tencor사 제조의 Surfscan SP1을 이용하여, Normal 모드로, LPD의 측정을 행하여, 90nm 이상의 LPD로서 카운트되는 것 중, LPD-N으로서 카운트되는 것을 에피택셜 결함으로서 검출했다. 그 결과, 어느 에피택셜 실리콘 웨이퍼의 에피택셜 결함도, 웨이퍼 1매당 10개 이하로서, 에피택셜 결함이 적은 것이 확인되었다.

Claims (3)

  1. 삭제
  2. 에피택셜 실리콘 웨이퍼의 제조 방법으로서,
    산소 농도가 9×1017atoms/㎤∼16×1017atoms/㎤의 범위에 있고, 전위 클러스터 및 COP를 포함하지 않고, 또한 산소 석출 억제 영역을 포함하는 실리콘 웨이퍼에 대하여, 산소 석출물의 밀도를 높게 하기 위한 열처리를 실시하는 예비 열처리 공정과,
    상기 예비 열처리 공정 후, 상기 실리콘 웨이퍼의 표면 상에 에피택셜층을 형성하는 에피택셜층 형성 공정을 포함하고,
    상기 예비 열처리 공정을 실시하기 전의 상기 실리콘 웨이퍼의 산소 석출 억제 영역의 비율에 기초하여, 상기 예비 열처리 공정에서의 열처리 조건을 결정하는 열처리 조건 결정 공정을 추가로 포함하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
  3. 제2항에 있어서,
    상기 열처리 조건 결정 공정에서는, 상기 예비 열처리 공정에서의 열처리의 온도(℃)를 T로 하고, 상기 실리콘 웨이퍼의 반경에 대한 상기 실리콘 웨이퍼 반경 방향의 산소 석출 억제 영역의 폭의 비율(％)을 X로 하고, 상기 실리콘 웨이퍼의 산소 농도(atoms/㎤)를 Co로 하면, 하기 (1)∼(3)의 관계식 중 어느 하나를 만족하도록 상기 열처리 조건을 결정하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
    9×1017atoms/㎤≤Co＜11.5×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤800 (1)
    11.5×1017atoms/㎤≤Co＜13.5×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900－(13.5×1017－Co)×5×10－16 (2)
    13.5×1017atoms/㎤≤Co≤16×1017atoms/㎤의 경우: (Co×(100－X)/5.3×1051)(－1/11.29)＜T≤900 (3)
KR1020177000133A 2014-07-09 2015-04-21 에피택셜 실리콘 웨이퍼의 제조 방법 KR101939129B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-141551 2014-07-09
JP2014141551A JP6241381B2 (ja) 2014-07-09 2014-07-09 エピタキシャルシリコンウェーハの製造方法
PCT/JP2015/002157 WO2016006145A1 (ja) 2014-07-09 2015-04-21 エピタキシャルシリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20170013984A KR20170013984A (ko) 2017-02-07
KR101939129B1 true KR101939129B1 (ko) 2019-01-16

Family

ID=55063808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177000133A KR101939129B1 (ko) 2014-07-09 2015-04-21 에피택셜 실리콘 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US10192754B2 (ko)
JP (1) JP6241381B2 (ko)
KR (1) KR101939129B1 (ko)
CN (1) CN106663628B (ko)
WO (1) WO2016006145A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108505114B (zh) * 2017-02-28 2021-03-05 胜高股份有限公司 外延生长晶圆及其制造方法
KR20200094882A (ko) 2019-01-30 2020-08-10 삼성전자주식회사 에피택셜 웨이퍼 및 그의 제조 방법
JP6867718B1 (ja) * 2020-02-20 2021-05-12 Ｅａｇｌｙｓ株式会社 情報処理システム、情報処理装置、情報処理方法、および、情報処理プログラム
TWI828442B (zh) * 2022-11-25 2024-01-01 日商Ｓｕｍｃｏ股份有限公司 磊晶晶圓

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243923A (ja) * 2010-05-21 2011-12-01 Sumco Corp シリコンウェーハの製造方法
KR101102336B1 (ko) 2009-05-15 2012-01-03 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1983562A2 (en) 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Silicon wafer manufacturing method
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
JP5163459B2 (ja) * 2008-12-05 2013-03-13 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法及びシリコンウェーハの検査方法
EP2722423B1 (en) 2009-03-25 2017-01-11 Sumco Corporation Method of manufacturing a silicon wafer
WO2011096489A1 (ja) 2010-02-08 2011-08-11 株式会社Sumco シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
DE102010034002B4 (de) * 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP6458551B2 (ja) 2015-02-25 2019-01-30 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6413952B2 (ja) 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102336B1 (ko) 2009-05-15 2012-01-03 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법
JP2011243923A (ja) * 2010-05-21 2011-12-01 Sumco Corp シリコンウェーハの製造方法

Also Published As

Publication number Publication date
US20170076959A1 (en) 2017-03-16
US10192754B2 (en) 2019-01-29
JP6241381B2 (ja) 2017-12-06
JP2016018927A (ja) 2016-02-01
CN106663628A (zh) 2017-05-10
WO2016006145A1 (ja) 2016-01-14
CN106663628B (zh) 2019-07-16
KR20170013984A (ko) 2017-02-07

Similar Documents

Publication Publication Date Title
KR101715645B1 (ko) 실리콘 단결정 웨이퍼
JP6599009B2 (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
KR101939129B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
JP4460671B2 (ja) シリコン半導体基板及びその製造方法
DE112011105735T5 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
KR102279113B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
US20110052923A1 (en) Method of producing epitaxial wafer as well as epitaxial wafer
US20040180505A1 (en) Epitaxial wafer and a method for producing it
JP2003243404A (ja) アニールウエーハの製造方法及びアニールウエーハ
US10020203B1 (en) Epitaxial silicon wafer
JP4107628B2 (ja) シリコンウェーハにｉｇ効果を付与するための前熱処理方法
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
CN111733455B (zh) 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
WO2015107875A1 (ja) シリコン単結晶ウェーハの熱処理方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP2007070132A (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2003073191A (ja) エピタキシャルウェーハの製造方法
JP2011243923A (ja) シリコンウェーハの製造方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
US6461447B1 (en) Substrate for epitaxial growth
JP4223437B2 (ja) シリコン半導体基板
CN116072515A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant