DE112011105735T5 - Verfahren zum Aufzeigen von kristallbezogenen Defekten - Google Patents

Verfahren zum Aufzeigen von kristallbezogenen Defekten Download PDF

Info

Publication number
DE112011105735T5
DE112011105735T5 DE112011105735.0T DE112011105735T DE112011105735T5 DE 112011105735 T5 DE112011105735 T5 DE 112011105735T5 DE 112011105735 T DE112011105735 T DE 112011105735T DE 112011105735 T5 DE112011105735 T5 DE 112011105735T5
Authority
DE
Germany
Prior art keywords
semiconductor
defects
substrate
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011105735.0T
Other languages
English (en)
Other versions
DE112011105735T8 (de
DE112011105735B4 (de
Inventor
Jeffrey L. Libbert
Lu Fei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of DE112011105735T5 publication Critical patent/DE112011105735T5/de
Publication of DE112011105735T8 publication Critical patent/DE112011105735T8/de
Application granted granted Critical
Publication of DE112011105735B4 publication Critical patent/DE112011105735B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00Sampling; Preparing specimens for investigation
    • G01N1/28Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32Polishing; Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

Diese Erfindung betrifft allgemein ein Verfahren zum detektieren von eingewachsenen Defekten in einem Halbleitersiliziumsubstrat. Das Verfahren umfasst das Kontaktieren einer Oberfläche des Halbleitersiliziumsubstrats mit einer gasförmigen Säure in einer reduzierenden Atmosphäre bei einer Temperatur und Dauer, die ausreichen, um eingewachsenen Defekte, die im Halbleitersiliziumsubstrat eingelagert sind, auf eine Größe wachsen zu lassen, die es ermöglicht mit einer optischen Detektionsvorrichtung detektiert zu werden.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Bewertung der Qualität eines Halbleitersubstrats. Insbesondere betrifft die vorliegende Erfindung ein verbessertes Verfahren zum Aufzeigen und Zählen von kristallbezogenen Defekten auf einer Halbleiteroberfläche.
  • HINTERGRUND DER ERFINDUNG
  • Einkristall-Silizium, das das Ausgangsmaterial für die meisten Verfahren zur Herstellung von elektronischen Halbleiterkomponenten ist, wird üblicherweise durch das sogenannte Czochralski(„Cz”)-Verfahren hergestellt. Bei diesem Verfahren wird polykristallines Silizium („Polysilizium”) in einen Tiegel gefüllt und geschmolzen, ein Impfkristall wird in Kontakt mit dem geschmolzenen Silizium gebracht, und dann wird durch langsames Herausziehen ein Einkristall-Ingot gezüchtet. Nachdem die Bildung einer Verengung beendet ist, wird der Durchmesser des Kristalls durch Verringerung der Ziehgeschwindigkeit und/oder der Schmelztemperatur vergrößert, bis der gewünschte Durchmesser oder der Zieldurchmesser erreicht ist. Der zylindrische Hauptkörper des Kristalls, der einen etwa konstanten Durchmesser hat, wird dann durch Steuerung der Ziehgeschwindigkeit und der Schmelztemperatur gezüchtet, während der abnehmende Schmelzstand kompensiert wird. Gegen Ende des Züchtungsprozesses, jedoch bevor der Tiegel mit dem geschmolzenem Silizium geleert ist, muss der Kristalldurchmesser schrittweise verringert werden, um einen Endkonus zu bilden. Typischerweise wird der Endkonus durch Erhöhen der Kristallziehgeschwindigkeit und durch die Wärme, die dem Schmelztiegel zugeführt wird, geformt. Wenn der Durchmesser klein genug wird, wird der Kristall von der Schmelze getrennt.
  • Czochralski-gezüchtete Ingots werden dann geschnitten, um die grundsätzlich kegelförmigen Enden zu beseitigen, ihre zentralen zylindrischen Abschnitte können in eine Vielzahl von Segmenten unterteilt werden, und jedes Segment kann in eine Vielzahl von Wafern geschnitten werden. Jeder Wafer wird so fertiggestellt, z. B. durch Schleifen und Polieren, dass seine zwei gegenüberliegenden Seiten flach sind, und kann dann geätzt werden, z. B. durch chemische Ätzschritte, so dass Staub, Restpartikel und Bereiche, die bei der vorangegangenen Materialabtragung beschädigt wurden, beseitigt werden.
  • In den letzten Jahren wurde erkannt, dass Czochralski-gezüchtetes Silizium eine Anzahl von verschiedenen Defekten aufweisen kann, die mit diesem Züchtungsverfahren verbundenen sind. Unter diese Defekte fallen Leerstellen, die sich anhäufen, in verschiedenen Größen, interstitielle Anhäufungen in verschiedenen Größen, und Sauerstoffabscheidungen mit einer Größe, die spezifisch vom verwendeten Kristall-Verfahren abhängt. Während die Dichte dieser Defekte in der Regel relativ niedrig ist, können diese Defekte das Leistungspotential des Materials bei der Herstellung von komplexen und hochintegrierten Schaltungen stark beeinträchtigen. Als ein Ergebnis ist eine genaue und effiziente Detektion solcher Defekte entscheidend, sowohl für die Zwecke der Qualitätssicherung, als auch für die Verfahrenssteuerung.
  • Leerstellenartige Defekte sind bekannt dafür, dass sie der Ursprung solcher beobachtbaren Kristalldefekte sind, zum Beispiel D-Defekte. Leerstellenartige Defekte werden oft nach einem oder mehreren der Testmethoden benannt, die in der Regel verwendet werden, um solche Defekte zu identifizieren, einschließlich, aber nicht beschränkt auf Strömungsmuster-Defekte (Flow Pattern Defects (FPDs)), Gateoxid-Integritäts-Defekte (GOI), „Crystal Originated Particle-Defekte” (COP), Kristall-Lichtpunkt-Defekte (crystal originated Light Point Defects (LPDs)), direkte Oberflächenoxidations-Defekte (Direct Surface Oxidation Defects, auch DSOD genannt), sowie bestimmte Klassen von Großdefekten, die durch Infrarot-Lichtstreuungstechniken beobachtet werden, wie Infrarot-Scanning-Mikroskopie, und Laser-Scanning-Tomographie-Defekte (LSTDs). Auch sind in Bereichen mit überschüssigen Leerstellen Defekte vorhanden, die als Kernräume für oxidationsinduzierte Stapelfehler (oxidation induced stacking faults (OISF)) fungieren. Es wird spekuliert, dass dieser besondere Defekt eine hochtemperaturnukleierte Sauerstoffanhäufung ist, die durch die Gegenwart von überschüssigen Leerstellen katalysiert wird.
  • Defekte bezüglich der Selbsteinlagerung sind weniger gut untersucht. Sie werden im Allgemeinen als niedrige Dichten von interstitialartigen Versetzungsschleifen oder Netzwerken angesehen. Solche Defekte sind für Gateoxid-Integritäts-Defekte, ein wichtiges Leistungskriterium für Wafer, nicht verantwortlich, jedoch gelten sie weithin als die Ursache anderer Arten von Geräteausfällen, die gewöhnlich mit Leckstromproblemen verbunden sind. Da viele Defekte relativ klein sind und von sehr niedriger Dichte sein können, kann es ein aufwändiges Verfahren sein, zu bestimmen, ob jeder der möglichen kristallbezogenen Defekte an einem bestimmten Ort in einem Kristall oder auf einem bestimmten Wafer vorhanden ist. Genauer gesagt, obwohl große Leerstellenanhäufungen über Oberflächeninspektion von einem polierten Wafer erkannt werden können, können sehr kleine Leerstellenanhäufungen, Sauerstoffabscheidungen und interstitielle Anhäufungen nicht leicht in polierter Wafer-Form detektiert werden. In solchen Fällen sind mühsame Tests, wie FPD, DSOD, LSTD und/oder thermische Zyklen in Kombination mit Abspalten und Ätzen der ausgesetzten Oberfläche erforderlich, um Defektdichten aufzuzeigen und zu zählen. Zudem erfordern die meisten dieser Verfahren ferner eine manuelle Prüfung und Zählverfahren, um diese Dichten zu quantifizieren.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Kurz gesagt ist die vorliegende Erfindung auf ein Verfahren zur Detektion von eingewachsenen Defekten in einer Oberfläche eines Halbleitersubstrats gerichtet. Das Verfahren umfasst Aussetzen der Oberfläche des Halbleitersubstrats einer reduzierenden Atmosphäre, umfassend ein gasförmiges Ätzmittel, ausgewählt aus der Gruppe bestehend aus Chlorwasserstoff, Bromwasserstoff, Jodwasserstoff, und Kombinationen davon, bei einer Temperatur und Dauer, die ausreichen, um die Oberfläche des Halbleitersiliziumsubstrats zu ätzen und eingewachsene Defekte aufzuzeigen, die im Halbleitersiliziumsubstrat eingelagert sind, und Scannen der Oberfläche des Halbleitersiliziumsubstrats, mit den aufgezeigten Defekten, mit einer optischen Detektionsvorrichtung.
  • Die Erfindung ist weiter auf ein Halbleitersubstrat mit eingewachsenen Defekten gerichtet. Das Halbleitersubstrat wird durch ein Verfahren hergestellt, umfassend Aussetzen der Oberfläche des Halbleitersubstrats einer reduzierenden Atmosphäre, umfassend gasförmigen Chlorwasserstoff bei einer Temperatur und Dauer, die ausreichen, um die Oberfläche des Halbleitersiliziumsubstrats zu ätzen und die eingewachsenen Defekte, die im Halbleitersiliziumsubstrat eingelagert sind, aufzuzeigen.
  • Die Erfindung ist noch weiter auf ein Verfahren zum Sortieren einer Vielzahl von Halbleiterwafern gerichtet. Das Verfahren umfasst Aussetzen der Vielzahl von Halbleiterwafern einer reduzierenden Atmosphäre, umfassend ein gasförmiges Ätzmittel, ausgewählt aus der Gruppe bestehend aus Chlorwasserstoff, Bromwasserstoff, Jodwasserstoff, und Kombinationen davon, bei einer Temperatur und Dauer, die ausreichen, um die Oberfläche des Halbleitersiliziumsubstrats zu ätzen und eingewachsene Defekte aufzuzeigen, die im Halbleitersiliziumsubstrat eingelagert sind, Scannen der Oberfläche der Wafer mit einer optischen Detektionsvorrichtung auf aufgezeigte Defekte, und Sortieren der Wafer aufgrund der Art, Konzentration und Größe der detektierten Defekte.
  • Andere Aufgaben und Merkmale dieser Erfindung sind zum Teil offensichtlich und werden zum Teil im Folgenden erläutert.
  • KURZE BESCHREIBUNG DER ABBILDUNGEN
  • 1A und 1B sind Darstellungen von Sauerstoffabscheidungen auf der Oberfläche eines Wafers vor einer HCl-Ätzung der vorliegenden Erfindung (1A) und nach einer HCl-Ätzung der vorliegenden Erfindung (1B). 1B zeigt Sauerstoffabscheidungen, die durch das Verfahren der vorliegenden Erfindung aufgezeigt wurden.
  • 2 ist eine Abbildung interstitieller Defekte (Bande) und Sauerstoffabscheidungen (in der Mitte) auf der Oberfläche eines Wafers, wobei die interstitiellen Defekte und Sauerstoffabscheidungen durch das Verfahren der vorliegenden Erfindung aufgezeigt wurden.
  • 3 ist eine Abbildung von Sauerstoffabscheidungen niedriger Dichte am Rand eines Wafers, wobei die Sauerstoffabscheidungen niedriger Dichte durch das Verfahren der vorliegenden Erfindung aufgezeigt wurden.
  • 4 ist eine Abbildung von interstitiellen Defekten auf der Oberfläche eines Wafers, wobei die interstitiellen Defekte durch das Verfahren der vorliegenden Erfindung aufgezeigt wurden.
  • 5 ist eine Abbildung von DSODs auf der Oberfläche eines Wafers, wobei die DSODs durch das Verfahren der vorliegenden Erfindung aufgezeigt wurden.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORM(EN) DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Bewertung der Qualität eines Halbleitersubstrats. Insbesondere betrifft die vorliegende Erfindung ein verbessertes Verfahren zum Aufzeigen und Zählen von kristallbezogenen Defekten auf einer Halbleiteroberfläche. Noch spezieller ist das Verfahren der vorliegenden Erfindung auf die Aufzeigung von eingewachsenen Defekten in einem Halbleitersubstrat gerichtet. Mit „eingewachsenen Defekten” werden Defekte bezeichnet, die vom Kristallzüchtungsverfahren, z. B. ein Czochralski-Kristallzüchtungsverfahren, herrühren. Beispielhafte eingewachsene Defekte sind COPs, Sauerstoffabscheidungen, A-Defekte und andere dislokationsbezogene Defekte, ähnlich den A-Defekten (z. B. Stapelfehler, OISF, und Slipfehler) und DSODs.
  • Nach dem Verfahren der vorliegenden Erfindung wird eine Oberfläche eines Halbleitersubstrats durch ein gasförmiges Ätzmittel in einer reduzierenden Atmosphäre geätzt, um eingewachsene Defekte in der Oberfläche des Halbleitersubstrats aufzuzeigen oder sichtbar zu machen. Kurz gesagt beinhaltet das vorliegende Verfahren Aussetzen der Oberfläche des Halbleitersubstrats einer reduzierenden Atmosphäre, die ein gasförmiges Ätzmittel umfasst, bei einer Temperatur und Dauer, die ausreichen, um die Oberfläche des Halbleitersiliziumsubstrats zu ätzen und eingewachsene Defekte aufzuzeigen, die im Halbleitersiliziumsubstrat eingelagert sind. Die Oberfläche des Halbleitersiliziumsubstrats, mit den aufgezeigten eingewachsenen Defekten, wird dann mit einer optischen Detektionsvorrichtung gescannt.
  • Das Halbleitersubstrat umfasst einen Halbleiterwafer, umfassend zwei große, in der Regel parallele Oberflächen, von denen eine eine Vorderseite des Substrats und von denen die andere eine Rückseite des Substrats ist. Ein Umfangsrand, der die Vorder- und Rückseite verbindet und eine Zentralebene liegt zwischen der Vorder- und Rückseite. Vor Beginn jedes Vorgangs, wie hierin beschrieben, können die Vorderseite und die Rückseite des Substrats im Wesentlichen identisch sein. Eine Oberfläche wird als „Vorderseite” oder „Rückseite” nur der Einfachheit halber genannt und in der Regel um die Oberfläche zu unterscheiden, auf der die Vorgänge des Verfahrens der vorliegenden Erfindung durchgeführt werden. In einigen Ausführungsformen der vorliegenden Erfindung werden die Vorgänge der Erfindung auf der Vorderseite des Halbleitersubstrats durchgeführt. In einigen Ausführungsformen der vorliegenden Erfindung werden die Vorgänge der Erfindung sowohl auf der Vorderseite, als auch auf der Rückseite des Halbleitersubstrats durchgeführt.
  • In manchen Ausführungsformen umfasst das Halbleitersubstrat einen Halbleiterwafer. In bevorzugten Ausführungsformen umfasst der Halbleiterwafer ein Material ausgewählt aus der Gruppe bestehend aus Silizium, Siliziumcarbid, Silizium-Germanium, Siliziumnitrid, Siliziumdioxid, Galliumarsenid, Galliumnitrid, Indiumphosphid, Indium-Galliumarsenid, und Germanium. Der Halbleiterwafer kann Kombinationen solcher Materialien umfassen, z. B. in einer Mehrschichtstruktur. In besonders bevorzugten Ausführungsformen umfasst der Halbleiterwafer einen Wafer, der von einem Einkristall-Siliziumwafer geschnitten wurde, aus einem gezüchteten Einkristall-Ingot, der in Übereinstimmung mit herkömmlichen Czochralski-Kristallzüchtungsverfahren gezüchtet wurde. Solche Methoden, sowie Standard-Silizium-Schneide-, Läppe-, Ätz- und Polier-Techniken sind zum Beispiel beschrieben in F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, und Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, N. Y., 1982 (hierin durch Bezugnahme aufgenommen). In einigen bevorzugten Ausführungsformen ist das Halbleitersiliziumsubstrat ein polierter Siliziumwafer, gezüchtet durch das CZ-Verfahren, mit einem nominalen Durchmesser von mindestens etwa 150 mm, mindestens etwa 200 mm, mindestens etwa 300 mm oder sogar 450 mm. Typischerweise hat der Wafer einen nominalen Durchmesser von etwa 150 mm und 450 mm, noch typischer von etwa 200 mm und 450 mm, oder von etwa 300 mm bis etwa 450 mm. In einigen Ausführungsformen ist der nominale Durchmesser 150 mm, 200 mm, 300 mm, oder 450 mm.
  • Das Verfahren der vorliegenden Erfindung umfasst Schritte, die die Vorderseite des Halbleitersubstrats ätzen, um eingewachsene Defekte aufzuzeigen und/oder sichtbar zu machen, die in die Oberfläche einschneiden, oder sich in einer Tiefe von der Vorderseite bis zu einer Höhe der Oberflächenschicht befinden, die durch den Ätzschritt entfernt wird. Der Ätzschritt erfolgt in einer reduzierenden Atmosphäre umfassend ein gasförmiges Ätzmittel. Das gasförmige Ätzmittel schließt jedes gasförmige Material ein, das zum Ätzen von Silizium und Aufzeigen der kristallographischen Defekte geeignet ist. Solche gasförmigen Ätzmittel können beispielsweise Chlorwasserstoff, Bromwasserstoff und/oder Jodwasserstoff umfassen. In bevorzugten Ausführungsformen umfasst das gasförmige Ätzmittel Chlorwasserstoff. In bevorzugten Ausführungsformen erfolgt das Ätzen bei erhöhten Temperaturen.
  • Der Ätzschritt des Halbleitersubstrats kann in einem Reaktor erfolgen, der in der Lage ist, Temperaturen bis zu etwa 1100°C zu erreichen, beispielsweise zwischen etwa 850°C und etwa 1100°C, vorzugsweise zwischen etwa 900°C und etwa 1100°C. Zusätzlich umfasst der Reaktor einen Gaseinlass und einen Gasauslass, der Gaseinlass ist in der Lage, die Umgebungsatmosphäre in der Reaktorkammer einzustellen. In einigen Ausführungsformen des Verfahrens, ist der Reaktor, der für die Durchführung des Verfahrens der vorliegenden Erfindung geeignet ist, ein Epitaxiereaktor. In einigen Ausführungsformen kann daher das Halbleitersubstrat in die Kammer eines Epitaxiereaktors eingebracht werden. Ein beispielhafter Epitaxiereaktor, der für das Verfahren der vorliegenden Erfindung geeignet ist, ist ein von ASM International hergestellter epsilon E3000 Einzelwafer-Epitaxiereaktor. Andere Reaktorkammern sind solche, die unter dem Handelsnamen Centura von Applied Materials vermarktet werden.
  • Nach dem Verfahren der vorliegenden Erfindung wird das Halbleitersubstrat einer reduzierenden Atmosphäre ausgesetzt. In bevorzugten Ausführungsformen der vorliegenden Erfindung umfasst die reduzierende Atmosphäre H2. Die reduzierende Atmosphäre ist geeignet zur Entfernung von Oxid von der Oberfläche des Wafers, so dass Chlorwasserstoff mit der Oberfläche des Wafers reagieren kann. Vorteilhafterweise kann die reduzierende Atmosphäre auch die Oberfläche des Wafers glätten.
  • In einigen Ausführungsformen des Verfahrens der vorliegenden Erfindung wird das Halbleitersubstrat während der Aussetzung einer reduzierenden Atmosphäre erhitzt. In einigen Ausführungsformen kann die Temperatur des Reaktors vor der Aussetzung der reduzierenden Atmosphäre erhöht werden. In einigen Ausführungsformen kann die Temperatur erhöht werden, nachdem die reduzierende Atmosphäre in den Reaktor eingeführt wurde. In der Regel wird das Halbleitersiliziumsubstrat auf eine Temperatur von mindestens etwa 850°C erhitzt, typischerweise von mindestens etwa 900°, und bei dieser Temperatur für eine Dauer von etwa 5 Sekunden bis etwa 180 Sekunden belassen, beispielsweise von etwa 5 Sekunden bis etwa 120 Sekunden, vorzugsweise von etwa 15 Sekunden bis etwa 60 Sekunden, beispielsweise etwa 30 Sekunden. Vorwärmen erfolgt vorzugsweise für eine Dauer, die ausreicht, um Oxid von der Siliziumoberfläche zu entfernen. Vorzugsweise wird das Halbleitersiliziumsubstrat auf eine Temperatur von etwa 900°C bis etwa 1250°C erhitzt, beispielsweise von etwa 900°C bis etwa 1100°C, und noch bevorzugter auf eine Temperatur von etwa 1100°C, für eine Dauer von etwa 30 Sekunden.
  • Nach dem Belassen des Halbleitersubstrats bei erhöhten Temperaturen, wird in einigen Ausführungsformen die Temperatur auf eine Temperatur zwischen etwa 800°C bis etwa 1100°C gesenkt, vorzugsweise zwischen etwa 900°C bis etwa 1050°C. In einer bevorzugten Ausführungsform wird die Temperatur auf 1000°C gesenkt. Die Temperatursenkung erfolgt, da der Ätzschritt für eine bestimmte Ätzmittelkonzentration temperaturempfindlich ist.
  • Vor oder nach Erreichen der gewünschten Temperatur in der Reaktorkammer wird ein gasförmiges Ätzmittel in die reduzierende Atmosphäre eingeführt. In bevorzugten Ausführungsformen umfasst das gasförmige Ätzmittel Chlorwasserstoff, der in den H2-Strom eingeleitet wird, um eine gewünschte HCl-Konzentration zu erreichen. Vorzugsweise wird die HCl-Durchflussrate so eingestellt, um eine HCl-Konzentration zwischen etwa 0,05 Vol.% bis etwa 5 Vol.% zu erreichen, beispielsweise zwischen etwa 0,25 Vol.% bis etwa 1,5 Vol.%, oder zwischen etwa 0,25 Vol.% bis etwa 1 Vol.%. Das Halbleitersiliziumsubstrat wird dann bei der gesenkten Temperatur in der reduzierenden Atmosphäre, umfassend eine gasförmige Säure, für eine ausreichende Dauer belassen, die ausreicht, um die eingewachsenen Defekte sichtbar zu machen, so dass es möglich ist, diese mit einer optischen Detektionsvorrichtung zu detektieren. In der Regel können solche Zeiträume von etwa 30 Sekunden bis etwa 300 Sekunden dauern. Die Aussetzung des Halbleitersubstrats der reduzierenden Atmosphäre, die eine gasförmige Säure umfasst, ätzt in der Regel die Oberfläche des Substrats mit einer Ätzrate von zwischen etwa 1 Ångström/s und etwa 20 Ångström/s, vorzugsweise zwischen etwa 3 Ångström/s und etwa 10 Ångström/s. Die gesamte Oberfläche wird durch den Ätzprozess geätzt und Defekte werden bevorzugt geätzt.
  • In einer bevorzugten Ausführungsform wird ein Halbleitersiliziumsubstrat in einer reduzierenden Atmosphäre, umfassend Wasserstoff und gasförmiges HCl bei einer Konzentration von 0,5% bei einer Temperatur von etwa 1000°C belassen. Die Dauer hängt von der Temperatur und der Ätzrate ab, die eine Funktion der Chlorwasserstoffkonzentration ist. Ätzen erfolgt in der Regel bis zwischen etwa 500 Ångström und etwa 1500 Ångström der Oberfläche geätzt wurden, vorzugsweise zwischen etwa 700 Ångström und etwa 1000 Ångström. Bisher erhaltene empirische Ergebnisse haben gezeigt, dass bei einer bestimmten Temperatur, die Ätzung sichtbarer wird bei einer höheren HCl-Konzentration (höhere Ätzrate). Bei einer bestimmten HCl-Konzentration neigt niedrigere Temperatur dazu, die Ätzung besser sichtbar zu machen.
  • Nach dem Ätzen wird die Temperatur des Halbleitersubstrats auf eine Temperatur von etwa 700°C bis etwa 950°C gesenkt, vorzugsweise von etwa 700°C bis etwa 900°C, so dass das Substrat leichter und sicherer gehandhabt werden kann.
  • In manchen Ausführungsformen des Verfahrens der vorliegenden Erfindung wird das Halbleitersubstrat einen thermischen Zyklus ausgesetzt, bevor es mit dem gasförmigen Ätzmittel in Kontakt gebracht wird. Dieser thermische Zyklus könnte ein eigenständiger thermischer Zyklus sein. Dieser thermische Zyklus ermöglicht es, vorliegende Defekte in dem Halbleitersiliziumsubstrat vor den Defekten aufzuzeigen, die durch die HCl-Ätzung entstehen, z. B. über wachsende Defekte, insbesondere Sauerstoffabscheidungen, A-Defekte und B-Defekte, und dergleichen. Die thermische Zyklustemperatur übersteigt in der Regel etwa 800°C, da Sauerstoffabscheidungen im Allgemeinen zu langsam für kommerziell praktikabel Zwecke bei Temperaturen von weniger als etwa 800°C wachsen. In der Regel ist die maximale Temperatur des Glühens durch die Löslichkeit von Sauerstoff in Silizium eingeschränkt. Das heißt, die maximale Temperatur wird vorzugsweise unterhalb der Temperatur gehalten, bei der Sauerstoffabscheidungen beginnen sich in dem Siliziumwafer-Material aufzulösen. Dementsprechend kann die Glühtemperatur so hoch wie 1150°C sein, für Wafer mit relativ hoher Sauerstoffkonzentration, und ist in der Regel niedriger, beispielsweise 1125°C, oder sogar 1100°C, für Wafer mit geringeren Sauerstoffkonzentrationen. Im Hinblick darauf ist die Glühtemperatur in der Regel zwischen etwa 800°C und etwa 1150°C, vorzugsweise zwischen etwa 800°C und etwa 1125°C, oder zwischen etwa 800°C und etwa 1100°C, oder zwischen etwa 900°C und etwa 1050°C, oder sogar zwischen etwa 900°C und etwa 1000°C. Die Wachstumsgeschwindigkeit von Defekten, z. B. Sauerstoffabscheidungen, hängt von der Glühtemperatur und der Sauerstoffkonzentration des Wafers ab. Niedertemperaturglühen, ausreichend um Defekte wie Sauerstoffabscheidungen wachsen zu lassen, sind in der Regel mindestens etwa 2 Stunden, beispielsweise zwischen etwa 2 Stunden und etwa 20 Stunden. Hochtemperaturglühen kann kürzer sein, beispielsweise zwischen etwa 30 Minuten und etwa 16 Stunden. Glühen kann bei mehreren Temperaturen, die über geneigte oder abgestufte Profile erreicht werden, geschehen. Der thermische Zyklus kann im Rahmen der herkömmlichen Wafer-Verarbeitung auftreten, z. B. ein NEC1, um Sauerstoffabscheidungen wachsen zu lassen, oder DRAM thermischer Zyklus. Ein spezifischer NEC1 Zyklus umfasst Glühen bei 800°C für 4 Stunden, gefolgt von 1000°C für 16 Stunden.
  • Nachdem das Halbleitersubstrat auf eine Temperatur herunter gekühlt wurde, die ausreicht, um die Handhabung zu ermöglichen, wird das Halbleitersubstrat aus dem Reaktor entfernt. In dem nächsten Schritt der vorliegenden Erfindung wird die Oberfläche des Halbleitersiliziumsubstrats gescannt, um die Anzahl und Art der Oberflächendefekte zu bestimmen. In einigen Ausführungsformen kann die Oberfläche des Halbleitersubstrats mit einer optischen Detektionsvorrichtung gescannt werden. Geeignete Vorrichtungen sind Surfscan SP1DLS, SP2 und SP3, alle von KLA-Tencor gefertigt. Das Verfahren der vorliegenden Erfindung kann die eingewachsenen Defekte sichtbar machen, so dass sie durch diese optischen Erfassungsinstrumente leichter detektiert werden können. Defekte sind leichter nachweisbar, entweder durch Entfernen von Silizium um den Defekt, dabei den Defekt bloßlegend, so dass er Licht direkt streuen kann, oder durch die Schaffung einer facettierten Grube um den Defekt, die Licht streuen kann, um ihn detektierbar zu machen. Aktuelle bisherige Ergebnisse haben gezeigt, dass facettierte Grubenbildung der vorherrschende Mechanismus ist, durch den die Defekte detektierbar gemacht werden können.
  • Das Verfahren der vorliegenden Erfindung ist zum Detektieren von Defekten geeignet, die bisher durch konventionelle Methoden nicht detektiert werden können. Zum Beispiel ist es möglich, Sauerstoffabscheidungen von weniger als 20 nm im Durchmesser zu erfassen. Zusätzlich ist es möglich durch Scannen der Oberfläche des Halbleitersiliziumsubstrats, die auf der Oberfläche des Halbleitersiliziumsubstrats vorhandenen Defekte zu klassifizieren. Beispielsweise streuen für eine bestimmte Ätzrate und Ätzdauer verschiedene Arten von Defekten in verschiedenen Latexpartikel-äquivalenten (latex sphere equivalent (LSE)) Größenbereichen. Aktuelle bisher erzielte empirische Ergebnisse haben gezeigt, dass beispielsweise sehr kleine Leerstellenanhäufungen in 0,16–0,2 Mikrometer-LSE-Größenbereiche nach Ätzung streuen, während Sauerstoffabscheidungen in der Regel in 0,12–0,14 Mikrometer-Größenbereiche fallen. A-Defekte bei der gleichen Ätzung fallen in 0,14–0,16 Mikrometer-Größenbereiche. Angesichts dessen stellt die Größe eine zuverlässige Angabe über die Art der Defekte in dem Wafer dar. Defekte können auch auf der Grundlage der breit/schmal Streuverhältnisse klassifiziert werden.
  • Defektklassifizierung kann auch durch Mikroskope, wie SEMs, Rasterkraftmikroskope und Differentialinterferenzkontrast-Mikroskope bestätigt werden.
  • Ferner kann durch die Schaffung eines Verfahrens, mit dem Defekte detektiert und klassifiziert werden können, Wafer leichter nach der Art, der Konzentration und Größe der auf den Oberflächen solcher Wafer vorliegenden Defekte sortiert werden. Ein solches Verfahren würde ein effizientes Verfahren zum Bestimmen eines geeigneten Zwecks für jeden Wafer ermöglichen.
  • Beispiel 1.
  • Ein polierter Siliziumwafer vom p-Typ (Bor) wurde mit dem CZ-Verfahren, mit vorwiegend Leerstellen gezüchtet (ein perfekter Silizium (A Perfect SiliconTM) von MEMC Electronic Materials hergestellt). Der Wafer war frei von COP- und FPD-Defekten. Die Sauerstoffkonzentration betrug etwa 9 ppma. Der Waferdurchmesser war 300 mm und die Dicke etwa 775 Ångström. Der spezifische Widerstand war zwischen 5–20 Ohm cm. Der Wafer wurde mit einem chemisch-mechanischen Polierschritt poliert, gefolgt von SC1, SC2 Reinigung nach Industriestandard.
  • Der gereinigte Wafer wurde mit SP2 untersucht und einem thermischen Zyklus in einem 300 mm Centura Epi-Reaktor, hergestellt von Applied Materials, ausgesetzt. Der Wafer wurde in die Verfahrenskammer gegeben, 30 s bei einer Temperatur von 1130°C H2-geglüht. Die Temperatur wurde auf 1000°C gesenkt und HCl-Gas wurde in den H2-Strom eingeleitet, um eine Konzentration von 1% zu erreichen. Der Wafer wurde bei dieser Temperatur in dieser HCl/H2-Mischung für einen Zeitraum von 100 s belassen, während dieser Zeit wurden etwa 1000 Ångström SI von der Oberfläche geätzt. Das HCl wurde abgeschaltet und die Temperatur auf 900°C gesenkt, und der Wafer wurde aus der Verfahrenskammer genommen.
  • Der Wafer wurde auf einem SP1 DLS Inspektionswerkzeug in Dunkelfeld-senkrechtem Einfall-Modus inspiziert. Die Untersuchung nach der HCl-Ätzung zeigte eine hohe Dichte von LPD Zählern in der Mitte des Wafers mit insgesamt > 0.12 um LPD Zähler von 1469.
  • 1A und 1B sind Darstellungen der Position der Sauerstoffabscheidungen, die auf der Oberfläche eines polierten Siliziumwafers vorhanden sind. 1A zeigt Sauerstoffabscheidungen in dem polierten Wafer vor der HCl-Sichtbarmachung. 1B zeigt Sauerstoffabscheidungen auf der Oberfläche des Wafers, die durch das oben beschriebene Verfahren behandelt wurde. Wie aus 1B entnommen werden kann, konnte unter Verwendung des oben beschriebenen Verfahrens auf diesem bestimmten Wafer festgestellt werden, dass dieser Wafer einen starken Sauerstoffabscheidungskern hatte.
  • Beispiel 2.
  • Zwei polierte Siliziumwafer vom p-Typ (Bor) wurden mit dem CZ-Verfahren, mit vorwiegend Leerstellen gezüchtet (ein perfekter Silizium (A Perfect SiliconTM) von MEMC Electronic Materials hergestellt). Die Wafer wurden angrenzend zueinander vom selben Ingot geschnitten. Die Wafer waren frei von COP- und FPD-Defekten. Die Sauerstoffkonzentration betrug etwa 9 ppma. Die Wafer hatten Durchmesser von 300 mm und Dicken von etwa 775 Ångström. Der spezifische Widerstand war zwischen 5–20 Ohm cm. Vor dem Polieren wurde einer der Wafer 15 Stunden bei 800°C geglüht. Der zweite Wafer wurde nicht geglüht. Die Wafer wurden mit einem chemisch-mechanischen Polierschritt poliert, gefolgt von SC1, SC2 Reinigung nach Industriestandard.
  • Die gereinigten Wafer wurden mit SP2 untersucht und einem thermischen Zyklus in einem 300 mm Centura Epi-Reaktor, hergestellt von Applied Materials, ausgesetzt. Die Wafer wurden in die Verfahrenskammer gegeben, 30 s bei einer Temperatur von 1130°C H2-geglüht. Die Temperatur wurde auf 1000°C gesenkt und HCl-Gas wurde in den H2-Strom eingeleitet, um eine Konzentration von 1% zu erreichen. Die Wafer wurden bei dieser Temperatur in dieser HCl/H2-Mischung für einen Zeitraum von 100 s belassen, während dieser Zeit wurden etwa 1000 Ångström SI von der Oberfläche geätzt. Das HCl wurde abgeschaltet und die Temperatur auf 900°C gesenkt, und die Wafer wurden aus der Verfahrenskammer genommen.
  • Die Wafer wurden auf einem SP1 DLS Inspektionswerkzeug in Dunkelfeld-senkrechtem Einfall-Modus inspiziert. 2A, 2B und 2C sind Darstellungen der Position der Sauerstoffabscheidungen, die auf der Oberfläche eines polierten Siliziumwafers vorhanden sind. 2A zeigt die Defekte und Partikel, die auf dem ungeglühten Wafers vor HCl-Sichtbarmachung detektiert wurden. Keine kristallbezogene Muster wurden detektiert, nur ein paar zufällig positionierte Partikel. 2B zeigt Sauerstoffabscheidungen auf derselben Wafer-Oberfläche, die durch das oben beschriebene HCl-Ätzverfahren behandelt wurde. Wie aus 2B ersichtlich, konnten unter Verwendung des oben beschriebenen Verfahrens auf diesem ungeglühten Wafer Sauerstoffabscheidungen in einem kleinen Bereich in der Nähe der Wafermitte detektiert werden. 2C zeigt Sauerstoffabscheidungen auf der Wafer-Oberfläche des geglühten Wafers, der nach dem oben beschriebenen Verfahren mit HCl behandelt wurde. Wie aus 2C ersichtlich, konnte unter Verwendung des oben beschriebenen Verfahrens auf einem geglühten Wafer festgestellt werden, dass dieser Wafer einen starken Sauerstoffabscheidungskern hatte.
  • Beispiel 3.
  • Ein polierter Siliziumwafer vom p-Typ (Bor) wurde mit dem CZ-Verfahren gezüchtet. Der Ingot wurde mit vorwiegend Leerstellen in einer Leerstellen-Region im Zentrum des Wafer gezüchtet, das von einem vorwiegend interstitiellen Bereich umgeben war, in dem sich A-Defekte bildeten. Vor dem Polieren wurde der Wafer bei 930°C für 65 Minuten geglüht. Der Wafer wurde mit einem chemisch-mechanischen Polierschritt poliert, gefolgt von SC1, SC2 Reinigung nach Industriestandard.
  • Der gereinigte Wafer wurde mit SP2 untersucht und einem thermischen Zyklus in einem 300 mm Centura Epi-Reaktor, hergestellt von Applied Materials, ausgesetzt. Der Wafer wurde in die Verfahrenskammer gegeben, 30 s bei einer Temperatur von 1130°C H2-geglüht. Die Temperatur wurde auf 1000°C gesenkt und HCl-Gas wurde in den H2-Strom eingeleitet, um eine Konzentration von 1% zu erreichen. Der Wafer wurde bei dieser Temperatur in dieser HCl/H2-Mischung für einen Zeitraum von 100 s belassen, während dieser Zeit wurden etwa 1000 Ångström SI von der Oberfläche geätzt. Das HCl wurde abgeschaltet und die Temperatur auf 900°C gesenkt, und der Wafer wurde aus der Verfahrenskammer genommen.
  • Der Wafer wurde auf einem SP1 DLS Inspektionswerkzeug in Dunkelfeld-senkrechtem Einfall-Modus inspiziert. Die Untersuchung nach der HCl-Ätzung zeigte die Anwesenheit einer Bande von LPD-Defekten mit einem Bereich von kleineren LPDs in der Wafermitte. Der gesamte LPD-Zähler > 0,12 um ist in diesem Fall 1480.
  • 3 zeigt die Position der interstitiellen Defekte und Sauerstoffabscheidungen, die auf der Oberfläche eines polierten Siliziumwafers vorhanden sind, der durch das oben beschriebene Verfahren behandelt wurde. Wie aus 3 ersichtlich, konnte unter Verwendung des oben beschriebenen Verfahrens auf diesem bestimmten Wafer festgestellt werden, dass dieser Wafer sowohl eine interstitiellen Bande, als auch einen Sauerstoffabscheidungskern hatte.
  • Beispiel 4.
  • Ein polierter Siliziumwafer vom p-Typ (Bor) wurde mit dem CZ-Verfahren, mit vorwiegend Leerstellen gezüchtet (ein perfekter Silizium (A Perfect SiliconTM) von MEMC Electronic Materials hergestellt). Der Wafer war frei von COP- und FPD-Defekten. Die Sauerstoffkonzentration betrug etwa 9 ppma. Der Waferdurchmesser war 300 mm und die Dicke etwa 775 Ångström. Der spezifische Widerstand war zwischen 5–20 Ohm cm. Vor dem Polieren wurde der Wafer bei 930°C für 65 Minuten geglüht. Der Wafer wurde mit einem chemisch-mechanischen Polierschritt poliert, gefolgt von SC1, SC2 Reinigung nach Industriestandard.
  • Der gereinigte Wafer wurde mit SP2 untersucht und einem thermischen Zyklus in einem 300 mm Centura Epi-Reaktor, hergestellt von Applied Materials, ausgesetzt. Der Wafer wurde in die Verfahrenskammer gegeben, 30 s bei einer Temperatur von 1130°C H2-geglüht. Die Temperatur wurde auf 1000°C gesenkt und HCl-Gas wurde in den H2-Strom eingeleitet, um eine Konzentration von 1% zu erreichen. Der Wafer wurde bei dieser Temperatur in dieser HCl/H2-Mischung für einen Zeitraum von 100 s belassen, während dieser Zeit wurden etwa 1000 Ångström SI von der Oberfläche geätzt. Das HCl wurde abgeschaltet und die Temperatur auf 900°C gesenkt, und der Wafer wurde aus der Verfahrenskammer genommen.
  • Der Wafer wurde auf einem SP1 DLS Inspektionswerkzeug in Dunkelfeld-senkrechtem Einfall-Modus inspiziert. Die Untersuchung nach der HCl-Ätzung zeigte eine Bande von geringer Dichte von Defekten Band in der äußeren Kante des Wafers. Der gesamte LPD-Zähler > 0,12 um in der Bande ist 130.
  • 4 zeigt die Position der niedrigen Dichte von Sauerstoffabscheidungen, die auf der Oberfläche eines polierten Siliziumwafers vorhanden sind, der durch das oben beschriebene Verfahren behandelt wurde. Wie aus 4 ersichtlich, konnte unter Verwendung des oben beschriebenen Verfahrens auf diesem bestimmten Wafer festgestellt werden, dass dieser Wafer eine Bande niedrige Dichte von Sauerstoffabscheidungen hatte.
  • Beispiel 5.
  • Ein Siliziumwafer vom p-Typ (Bor) wurde mit dem CZ-Verfahren gezüchtet. Der Ingot wurde mit vorwiegend Leerstellen im Zentrum des Wafer gezüchtet, das von einem vorwiegend interstitiellen Bereich umgeben war, in dem sich A-Defekte bildeten. Der Wafer wurde durch ein chemisches Ätzen bearbeitet, um Beschädigungen an der Oberfläche des Wafers zu entfernen. Der Wafer wurde SC1, SC2 nach Industriestandard gereinigt. Der Wafer wurde bei 930°C für 65 Minuten geglüht, und anschließend wurde der Wafer poliert und nochmals gereinigt nach Halbleiterstandardmethoden.
  • Der Wafer wurde in einen epsilon E3000 Reaktor, hergestellt von ASM International, gegeben. Der Wafer wurde in einer H2-Gas-Umgebungsatmosphäre bei Atmosphärendruck und einer Durchflussrate von etwa 80 Standardlitern pro Minute (slm) erhitzt. Die Temperatur der Wasserstoffgas-Aussetzung betrug etwa 1100°C für die Dauer von etwa 30 Sekunden. Die Temperatur wurde dann auf 1000°C gesenkt. HCl-Gas wurde in den H2-Strom eingeleitet mit einer Durchflussrate von etwa 0,4 slm, um eine HCl-Konzentration von 0,5% zu erreichen. Der Wafer wurde bei dieser Temperatur und Durchflussrate für einen Zeitraum von 160 Sekunden belassen. Belassen des Wafers bei dieser Temperatur und Durchflussrate ergab einen Ätzabtrag von etwa 550 Ångström für eine Ätzrate von etwa 3,4 Ångström/Sekunde. Die Temperatur wurde dann auf etwa 700–900°C abgesenkt.
  • Der Wafer wurde auf einem SP1 DLS Inspektionswerkzeug in Dunkelfeld-senkrechtem Einfall-Modus inspiziert. Die Untersuchung nach der HCl-Ätzung zeigte eine Bande von Defekten, die der A-Defekt-Bande entsprachen, mit einem gesamten LPD-Zähler von 1099 LPDs mit LSE > 0,12 um.
  • 5 zeigt die Position der interstitiellen Defekte, die auf der Oberfläche eines polierten Siliziumwafers vorhanden sind, der durch das oben beschriebene Verfahren behandelt wurde. Wie aus 5 ersichtlich, konnte unter Verwendung des oben beschriebenen Verfahrens auf diesem bestimmten Wafer festgestellt werden, dass dieser Wafer nur eine Bande interstitieller Defekte hatte. Der obere linke Quadrant der 5 zeigt die Defekte mittels Kupfer-Sichtbarmachung.
  • Beispiel 6.
  • Ein polierter Siliziumwafer vom p-Typ (Bor) wurde mit dem CZ-Verfahren, mit wenigen Leerstellen gezüchtet (ein perfekter Silizium (A Perfect SiliconTM) von MEMC Electronic Materials hergestellt). Dieser Wafer enthielt einen „DSOD”-Kern in der Wafermitte. Es wurde angenommen, dass der Kern sehr kleine Leerstellenanhäufungen hat, die nicht groß genug sind, um von typischen Tests für COPs wie FPD detektiert zu werden.
  • Der Wafer wurde in einen epsilon E3000 Reaktor, hergestellt von ASM International, gegeben. Der Wafer wurde in einer H2-Gas-Umgebungsatmosphäre bei Atmosphärendruck und einer Durchflussrate von etwa 80 Standardlitern pro Minute (slm) erhitzt. Die Temperatur der Wasserstoffgas-Aussetzung betrug etwa 1100°C für die Dauer von etwa 30 Sekunden. Die Temperatur wurde dann auf 1000°C gesenkt. HCl-Gas wurde in den H2-Strom eingeleitet mit einer Durchflussrate von etwa 0,4 slm, um eine HCl-Konzentration von 0,5% zu erreichen. Der Wafer wurde bei dieser Temperatur und Durchflussrate für einen Zeitraum von 160 Sekunden belassen. Belassen des Wafers bei dieser Temperatur und Durchflussrate ergab einen Ätzabtrag von etwa 550 Ångström für eine Ätzrate von etwa 3,4 Ångström/Sekunde. Die Temperatur wurde dann auf etwa 700–900°C abgesenkt.
  • Der Wafer wurde auf einem SP1 TBI Inspektionswerkzeug in Dunkelfeld-senkrechtem Einfall-Modus inspiziert. In diesem Fall war die LPD Inspektion auf LPDs mit einer LSE Größe > 0,16 um, anstelle der normalen Schwelle von 0,12 um, begrenzt. Die ermöglichte die Unterscheidung zwischen diesen Defekten und typischen Sauerstoffabscheidungen, die an der 0,12 um LPD Größe erkannt werden. Die Untersuchung nach der HCl-Ätzung zeigte einen gut definierten Bereich in der Wafermitte mit LPDs der Größenordnung > 0,16 um.
  • 6 zeigt die Position der DSODs, die auf der Oberfläche eines polierten Siliziumwafers vorhanden sind, der durch das oben beschriebene Verfahren behandelt wurde. Wie aus 6 ersichtlich, konnte unter Verwendung des oben beschriebenen Verfahrens auf diesem bestimmten Wafer festgestellt werden, dass dieser Wafer einen DSOD-Kern hatte.
  • In Anbetracht des Vorstehenden ist ersichtlich, dass die verschiedenen Aufgaben der Erfindung gelöst werden. Da verschiedene Änderungen an dem oben beschriebenen Verfahren gemacht werden können, ohne vom Umfang der Erfindung abzuweichen, ist beabsichtigt, dass alle in der obigen Beschreibung enthaltenen Gegenstände als illustrativ und nicht in einem einschränkenden Sinne interpretiert werden. Zusätzlich sollen bei Einführung von Elementen der vorliegenden Erfindung oder der bevorzugten Ausführungsform(en), die Artikel „ein”, „eine”, „der” und „diese” bedeuten, dass es ein oder mehrere dieser Elemente gemeint sind. Die Begriffe „umfassend”, „mit” und „haben” sollen einschließend sein und bedeuten, dass auch andere als die genannten Elemente gemeint sein können.
  • Diese Beschreibung verwendet Beispiele, um die Erfindung, einschließlich ihrer besten Art offen zu legen, und auch einen Fachmann in die Lage zu versetzen, die Erfindung auszuführen, einschließlich der Herstellung und Nutzung jeglicher Geräte oder Systeme und Durchführung aller enthaltenen Verfahren. Der patentierbare Umfang der Erfindung ist durch die Ansprüche definiert und kann weitere Beispiele enthalten, die dem Fachmann auf dem Gebiet einfallen. Solche anderen Beispiele sollen im Umfang der Ansprüche liegen, wenn sie strukturelle Elemente aufweisen, die nicht von der wörtlichen Sprache der Ansprüche unterscheiden, oder wenn sie äquivalente strukturelle Elemente mit unwesentlichen Unterschieden gegenüber dem Wortlaut der Ansprüche haben.

Claims (19)

  1. Ein Verfahren zur Detektion von eingewachsenen Defekten in einer Oberfläche eines Halbleitersubstrats, wobei das Verfahren umfasst: Aussetzen der Oberfläche des Halbleitersubstrats einer reduzierenden Atmosphäre, umfassend ein gasförmiges Ätzmittel, ausgewählt aus der Gruppe bestehend aus Chlorwasserstoff, Bromwasserstoff, Jodwasserstoff, und Kombinationen davon, bei einer Temperatur und Dauer, die ausreichen, um die Oberfläche des Halbleitersiliziumsubstrats zu ätzen und eingewachsene Defekte aufzuzeigen, die im Halbleitersiliziumsubstrat eingelagert sind; und Scannen der Oberfläche des Halbleitersiliziumsubstrats, mit den aufgezeigten Defekten, mit einer optischen Detektionsvorrichtung.
  2. Das Verfahren nach Anspruch 1, wobei das Halbleitersubstrat einen Halbleiterwafer umfasst, umfassend zwei große, in der Regel parallele Oberflächen, von denen eine eine Vorderseite des Substrats und von denen die andere eine Rückseite des Substrats ist, einen Umfangsrand, der die Vorder- und Rückseite verbindet und eine Zentralebene zwischen der Vorder- und Rückseite.
  3. Das Verfahren nach Anspruch 2, wobei der Halbleiterwafer ein Material umfasst, ausgewählt aus der Gruppe bestehend aus Silizium, Siliziumcarbid, Silizium-Germanium, Siliziumnitrid, Siliziumdioxid, Galliumarsenid, Galliumnitrid, Indiumphosphid, Indium-Galliumarsenid, Germanium, und Kombinationen davon.
  4. Das Verfahren nach Anspruch 2, wobei der Halbleiterwafer einen Wafer umfasst, der von einem Einkristall-Ingot geschnitten wurde, der durch das Czochralski-Verfahren gezüchtet wurde.
  5. Das Verfahren nach Anspruch 1, wobei die eingewachsenen Defekte ausgewählt sind aus der Gruppe bestehend aus COPs, Sauerstoffabscheidungen, A-Defekte und DSODs.
  6. Das Verfahren nach Anspruch 1, wobei die reduzierende Atmosphäre Wasserstoff umfasst.
  7. Das Verfahren nach Anspruch 1, wobei die reduzierende Atmosphäre Wasserstoff und gasförmigen Chlorwasserstoff in einer Konzentration zwischen etwa 0,05% und etwa 5% umfasst.
  8. Das Verfahren nach Anspruch 1, wobei die reduzierende Atmosphäre Wasserstoff und gasförmigen Chlorwasserstoff in einer Konzentration zwischen etwa 0,25% und etwa 1% umfasst.
  9. Das Verfahren nach Anspruch 1, weiter umfassend das Aussetzen der Oberfläche des Halbleitersubstrats einer reduzierenden Atmosphäre, umfassend Wasserstoff, vor Aussetzen der Oberfläche des Halbleitersubstrats der reduzierenden Atmosphäre, umfassend gasförmige Chlorwasserstoffsäure.
  10. Das Verfahren nach Anspruch 1, wobei die Temperatur mindestens 900°C beträgt.
  11. Das Verfahren nach Anspruch 1, wobei die Temperatur zwischen etwa 900°C bis etwa 1100°C beträgt.
  12. Das Verfahren nach Anspruch 1, wobei das Verfahren weiter Wärmebehandlung des Halbleitersiliziumsubstrats umfasst, vor Aussetzen der Oberfläche des Halbleitersubstrats der reduzierenden Atmosphäre, umfassend gasförmige Chlorwasserstoffsäure.
  13. Das Verfahren nach Anspruch 11, wobei die Wärmebehandlung des Halbleitersiliziumsubstrats Erhitzen des Halbleitersiliziumsubstrats in einem Wasserstoffgasstrom auf eine Temperatur von mindestens 900°C umfasst.
  14. Ein Halbleitersubstrat, umfassend eingewachsene Defekte, wobei das Halbleitersubstrat durch ein Verfahren hergestellt wird umfassend: Aussetzen der Oberfläche des Halbleitersubstrats einer reduzierenden Atmosphäre, umfassend gasförmigen Chlorwasserstoff bei einer Temperatur und Dauer, die ausreichen, um die Oberfläche des Halbleitersiliziumsubstrats zu ätzen und die eingewachsenen Defekte, die im Halbleitersiliziumsubstrat eingelagert sind, aufzuzeigen.
  15. Das Halbleitersubstrat nach Anspruch 14, wobei das Halbleitersubstrat einen Halbleiterwafer umfasst, umfassend zwei große, in der Regel parallele Oberflächen, von denen eine eine Vorderseite des Substrats und von denen die andere eine Rückseite des Substrats ist, einen Umfangsrand, der die Vorder- und Rückseite verbindet und eine Zentralebene zwischen der Vorder- und Rückseite.
  16. Das Halbleitersubstrat nach Anspruch 14, wobei der Halbleiterwafer ein Material umfasst, ausgewählt aus der Gruppe bestehend aus Silizium, Siliziumcarbid, Silizium-Germanium, Siliziumnitrid, Siliziumdioxid, Galliumarsenid, Galliumnitrid, Indiumphosphid, Indium-Galliumarsenid, Germanium, und Kombinationen davon.
  17. Das Halbleitersubstrat nach Anspruch 14, wobei der Halbleiterwafer einen Wafer umfasst, der von einem Einkristall-Ingot geschnitten wurde, der durch das Czochralski-Verfahren gezüchtet wurde.
  18. Das Halbleitersubstrat nach Anspruch 14, wobei die eingewachsenen Defekte ausgewählt sind aus der Gruppe bestehend aus COPs, Sauerstoffabscheidungen, A-Defekte und DSODs.
  19. Ein Verfahren zum Sortieren einer Vielzahl von Halbleiterwafern, wobei das Verfahren umfasst: Aussetzen der Vielzahl von Halbleiterwafern einer reduzierenden Atmosphäre, umfassend ein gasförmiges Ätzmittel, ausgewählt aus der Gruppe bestehend aus Chlorwasserstoff, Bromwasserstoff, Jodwasserstoff, und Kombinationen davon, bei einer Temperatur und Dauer, die ausreichen, um die Oberfläche des Halbleitersiliziumsubstrats zu ätzen und eingewachsene Defekte aufzuzeigen, die im Halbleitersiliziumsubstrat eingelagert sind; Scannen der Oberfläche der Wafer mit einer optischen Detektionsvorrichtung auf aufgezeigte Defekte; und Sortieren der Wafer aufgrund der Art, Konzentration und Größe der detektierten Defekte.
DE112011105735.0T 2011-10-14 2011-10-14 Verfahren zum Aufzeigen von kristallbezogenen Defekten Active DE112011105735B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/056428 WO2013055368A1 (en) 2011-10-14 2011-10-14 Method to delineate crystal related defects

Publications (3)

Publication Number Publication Date
DE112011105735T5 true DE112011105735T5 (de) 2014-07-31
DE112011105735T8 DE112011105735T8 (de) 2014-09-11
DE112011105735B4 DE112011105735B4 (de) 2020-11-26

Family

ID=44863269

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105735.0T Active DE112011105735B4 (de) 2011-10-14 2011-10-14 Verfahren zum Aufzeigen von kristallbezogenen Defekten

Country Status (4)

Country Link
US (1) US9343379B2 (de)
JP (1) JP5998225B2 (de)
DE (1) DE112011105735B4 (de)
WO (1) WO2013055368A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2986106B1 (fr) * 2012-01-20 2014-08-22 Soitec Silicon On Insulator Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur
JP6327094B2 (ja) 2014-10-02 2018-05-23 株式会社Sumco 気相成長装置の汚染管理方法、エピタキシャルシリコンウェーハの製造方法
JP6402703B2 (ja) * 2015-11-17 2018-10-10 信越半導体株式会社 欠陥領域の判定方法
GB2580858B (en) * 2018-09-07 2021-07-21 Memsstar Ltd A method for detecting defects in thin film layers
CN109708944B (zh) * 2019-02-19 2021-03-26 大连理工大学 一种硅的损伤层透射电镜原位纳米压痕方法
CN111781204A (zh) * 2020-06-16 2020-10-16 天津中环领先材料技术有限公司 一种半导体圆硅片环状层错的测试方法
JP7405070B2 (ja) 2020-12-17 2023-12-26 信越半導体株式会社 エピタキシャルウェーハの欠陥評価方法
KR102536835B1 (ko) * 2021-02-01 2023-05-26 에스케이실트론 주식회사 실리콘 웨이퍼 결함 분석 방법
CN113109363B (zh) * 2021-03-10 2022-09-20 中国科学院上海微系统与信息技术研究所 一种表征硅晶体中缺陷的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089441A (en) * 1990-04-16 1992-02-18 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafers
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
US6221168B1 (en) * 1998-06-16 2001-04-24 Fsi International, Inc. HF/IPA based process for removing undesired oxides form a substrate
JP3451955B2 (ja) * 1998-08-13 2003-09-29 株式会社豊田中央研究所 結晶欠陥の評価方法及び結晶欠陥評価装置
JP2000100730A (ja) * 1998-09-18 2000-04-07 Sumitomo Metal Ind Ltd 半導体基板の評価方法及び製造方法
DE69913731T2 (de) * 1998-10-14 2004-10-14 Memc Electronic Materials, Inc. Im wesentlichen defektfreie epitaktische siliziumscheiben
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP2001000730A (ja) 2000-01-01 2001-01-09 Konami Co Ltd ゲーム機のメダル選別機構およびそれを用いたゲーム機
JP2002255692A (ja) * 2001-03-02 2002-09-11 Nippon Steel Corp 炭化珪素エピタキシャル基板およびその製造方法
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US20080011332A1 (en) * 2002-04-26 2008-01-17 Accretech Usa, Inc. Method and apparatus for cleaning a wafer substrate
JP4089354B2 (ja) 2002-08-30 2008-05-28 株式会社Sumco エピタキシャルウェーハとその製造方法
US20040060899A1 (en) 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
WO2004034453A1 (en) * 2002-10-04 2004-04-22 Silicon Genesis Corporation Method for treating semiconductor material
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
EP1612851B1 (de) * 2004-06-30 2010-03-03 Xycarb Ceramics B.V. Verfahren zur Oberflächenbehandlung eines Metallcarbid-Substrates zur Verwendung in Halbleiterherstellungverfahren und ein Metallcarbid-Substrat an sich
US7888685B2 (en) * 2004-07-27 2011-02-15 Memc Electronic Materials, Inc. High purity silicon carbide structures
JPWO2006049225A1 (ja) * 2004-11-08 2008-05-29 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
DE102004062356A1 (de) * 2004-12-23 2006-07-13 Siltronic Ag Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
WO2008082920A1 (en) * 2006-12-28 2008-07-10 Memc Electronic Materials, Inc. Methods for producing smooth wafers
EP2161741B1 (de) * 2008-09-03 2014-06-11 Soitec Verfahren zur Herstellung eines Halbleiters auf einem Isoliersubstrat mit verringerter SECCO-Fehlerdichte
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Also Published As

Publication number Publication date
JP5998225B2 (ja) 2016-09-28
DE112011105735T8 (de) 2014-09-11
WO2013055368A1 (en) 2013-04-18
DE112011105735B4 (de) 2020-11-26
JP2015501533A (ja) 2015-01-15
US9343379B2 (en) 2016-05-17
US20140327112A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
DE112011105735B4 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
DE60115078T2 (de) Mit stickstoff dotiertes silizium das wesentlich frei von oxidationsinduzierten stapelfehlern ist
DE102007027111B4 (de) Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
JP5268314B2 (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE102006055038A1 (de) Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE112008000486T5 (de) Verfahren für die Fertigung eines Einkristall-Siliziumwafers
DE112012000607B4 (de) Verfahren zum Herstellen eines Siliziumsubstrats und Siliziumsubstrat
TWI580826B (zh) Silicon wafer manufacturing method
DE102014208815B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
JP6802243B2 (ja) ウエハーの欠陥領域を評価する方法
KR101939129B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
US11955386B2 (en) Method for evaluating defective region of wafer
DE112009000569T5 (de) Silizium-Einkristall-Wafer, Verfahren zur Herstellung eines Silizium-Einkristalls oder Verfahren zur Herstellung eines Silizium-Einkristall-Wafers, und Halbleiterbauelement
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
EP3701563B1 (de) Halbleiterscheibe aus einkristallinem silizium
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
US7229496B2 (en) Process for producing silicon single crystal layer and silicon single crystal layer
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
DE10058320B4 (de) Herstellungsverfahren für Silicium-Wafer
KR20020031905A (ko) 반도체 웨이퍼 결함 검출 방법
DE10066120B4 (de) Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer
DE10066107B4 (de) Verfahren zur Wärmebehandlung eines Siliciumwafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: MAIWALD GMBH, DE

Representative=s name: MAIWALD PATENTANWALTS- UND RECHTSANWALTSGESELL, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final