DE10066120B4 - Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer - Google Patents

Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer Download PDF

Info

Publication number
DE10066120B4
DE10066120B4 DE10066120A DE10066120A DE10066120B4 DE 10066120 B4 DE10066120 B4 DE 10066120B4 DE 10066120 A DE10066120 A DE 10066120A DE 10066120 A DE10066120 A DE 10066120A DE 10066120 B4 DE10066120 B4 DE 10066120B4
Authority
DE
Germany
Prior art keywords
domain
silicon
wafer
ingot
interstitial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10066120A
Other languages
English (en)
Inventor
Hiroshi Koya
Yukio Muroi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to DE10052411A priority Critical patent/DE10052411B4/de
Priority claimed from DE10052411A external-priority patent/DE10052411B4/de
Application granted granted Critical
Publication of DE10066120B4 publication Critical patent/DE10066120B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zur Wärmebehandlung eines Siliciumwafers, umfassend die Schritte:
Ziehen eines Silicium-Einkristallingot, bestehend aus einer Mischdomäne von [PV] und [PI], mit einer Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aus einer Siliciumschmelze;
In-Scheiben-Schneiden des Ingot zu Siliciumwafern; und
Halten des geschnittenen Siliciumwafers in einer Stickstoffatmosphäre bei einer Temperatur von 600 bis 850°C für 30 bis 90 min oder 120 bis 250 min unter Erzeugung von Sauerstoff-Abscheidungskeimen, wodurch der Typ eines Wafers erhalten wird, der einen intrinsischen Getter-Effekt ausübt, wenn der Wafer aufeinanderfolgenden Wärmebehandlungen bei 900°C 2 h, 1000°C 0,5 h und 800°C 1,5 h in dieser Reihenfolge unterzogen wird;
wobei [PI] eine Domäne in der Nachbarschaft einer Domäne [I] ist und als perfekte Domäne [P] klassifiziert ist und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die zur Bildung von Zwischengitter-Versetzungen in der Lage ist, und...

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zur Wärmebehandlung eines Siliciumwafers, der durch das Czochralski-Verfahren (im folgenden als "CZ-Verfahren" bezeichnet) hergestellt und zur Herstellung einer Halbleiterschaltung verwendet wird, und einen wärmebehandelten Wafer, der durch ein solches Wärmebehandlungsverfahren erhalten wird.
  • 2. Beschreibung der dazugehörigen Technik
  • In letzter Zeit umfassen Ursachen der Ausbeutenverschlechterung bei den Verfahren zur Herstellung von Halbleiterschaltungen die Existenz von: Mikrodefekten durch Sauerstoffabscheidungen, die zu Oxidationskeim-bedingten Stapelfehlern (im folgenden OSF's genannt) führen; Teilchen kristallinen Ursprungs im (folgenden COP's genannt) und großen zwischengitterartigen Versetzungen (im folgenden "L/D" genannt). Mikrodefekte, wie OSF-Keime, werden während des Kristallwachstums in einen Siliciumingot eingebaut und entstehen beispielsweise bei einem Oxidationsverfahren während der Herstellung von Halbleiterelementen und verursachen bei den hergestellten Bauteilen Fehlfunktionen, wie Zunahme des Verluststroms. Die Reinigung von Hochglanz-polierten Siliciumwafern durch ein Lösungsgemisch von Ammoniak und Wasserstoffperoxid führt dagegen zur Bildung von Vertiefungen auf der Waferoberfläche, und solche Vertiefungen werden als Teilchen, entsprechend reellen oder natürlichen Teilchen, nachgewiesen. Solche Vertiefungen werden zu ihrer Unterscheidung von reellen Teilchen COP's genannt. COP's, die Vertiefungen auf einer Waferoberfläche darstellen, führen zur Verschlechterung der elektrischen Eigenschaften, wie des Merkmals des zeitabhängigen dielektrischen Durchschlags (TDDB) und des Merkmals des dielektrischen Durchschlags zum Zeitpunkt Null (TZDB). Außerdem ist die Existenz von COP's in der Waferoberfläche der Grund für physikalische Schritte während eines Verdrahtungsvorgangs von Bauteilen, und diese Schritte verursachen einen Drahtbruch. Zusätzlich treten Probleme auf, wie Undichtigkeit an einem Bauelement-Trennteil, so dass die Ausbeute von Produkten vermindert wird.
  • Andererseits wird eine L/D als Versetzungscluster oder als Versetzungsgrübchen bezeichnet, da sich ein Grübchen bildet, wenn ein Siliciumwafer mit diesem Fehler in eine selektive Ätzlösung, die Fluorwasserstoffsäure als Hauptbestandteil enthält, eingetaucht wird. Eine solche L/D bewirkt ebenfalls die Verschlechterung der elektrischen Eigenschaften, wie Verluststrom- und Isoliereigenschaft.
  • Aufgrund des oben Genannten ist die Verminderung von OSF's, COP's und L/D's in einem zur Herstellung einer Halbleiterschaltung eingesetzten Siliciumwafer erforderlich.
  • Als Verfahren zur Verminderung solcher OSF's und L/D's wurde bisher in der japanischen offengelegten Patentanmeldung Nr. HEI-11-1393 (1999) ein defektfreier Siliciumwafer, der frei von OSF's, COP's und L/D's ist, offenbart.
  • Das in der japanischen offengelegten Patentanmeldung Nummer HEI-11-1393 (1999) offenbarte Verfahren umfasst den Schritt des Ziehens eines Silicium-Einkristallingot, der eine perfekte Domäne [P] enthält, aus einer Schmelze, wobei von der perfekten Domäne [P] angenommen wird, dass sie in dem Ingot von Agglomeraten und Leerstellen-Punktdefekten und von Agglomeraten von Zwischengitter-Silicium-Punktdefekten frei ist. Der aus dem Ingot geschnittene Siliciumwafer besteht aus dem Bereich der perfekten Domäne [P]. Die perfekte Domäne [P] existiert zwischen einer Zwischengitter-Silicium-Punktdefekt-dominierten Domäne [I] und einer Leerstellen-Punktdefekt-dominierten Domäne [V] in dem Silicium-Einkristallingot. Der Siliciumwafer, der die perfekte Domäne [P] enthält, wird durch Bestimmung eines Wertes V/G (mm2/min°C) gebildet, derart, dass OSF's, die während einer thermischen Oxidationsbehandlung in Ringform erzeugt werden, im Zentrum des Wafers verschwinden, wobei V (mm2/min) eine Ziehgeschwindigkeit des Ingot und G (°C/min) einen vertikalen Temperaturgradienten des Ingot in der Nachbarschaft der Grenzfläche zwischen Siliciumschmelze und Ingot bezeichnet.
  • Andererseits fordern einige Halbleiterhersteller vielleicht Siliciumwafer, die von OSF's, COP's und L/D's frei sind, jedoch über die Fähigkeiten zum Gettern von Metall-Verunreinigungen, die bei dem Bauteil-Herstellungsverfahren entstehen, verfügen. Metall-Verunreinigungen von Wafern mit unzureichender Getterfähigkeit während des Bauteil-Herstellungsverfahrens verursachen undichte Übergänge und Fehlfunktionserscheinungen der Bauteile aufgrund einer eingeschlossenen Konzentration von Metall-Verunreinigungen. Zur Behebung dieses Problems wird ein Siliciumwafer gefordert, der den intrinsischen Getter-Effekt (IG) durch eine Wärmebehandlung während des Bauteil-Herstellungsverfahrens des Bauteilherstellers ausübt.
  • Der aus dem Ingot geschnittene Siliciumwafer, der die vorstehend beschriebene perfekte Domäne [P] enthält, ist frei von OSF's, COP's und L/D's. Allerdings kommt es durch die Wärmebehandlung während eines Bauteil-Herstellungsverfahrens nicht notwendigerweise zu einer Sauerstoffabscheidung in dem Wafer, was den Nachteil verursacht, dass ein unzureichender IG-Effekt entsteht.
  • In der Regel dient der Schritt der Behandlung eines Siliciumwafers dazu, seine Fähigkeiten vollständig auszunutzen. Der IG-Effekt des Siliciumwafers während des Bauteil-Herstellungsverfahrens kann durch die Erzeugung von Defekten in dem Wafer in Voraus oder durch eine beabsichtigte Zugabe von Verunreinigungen im Voraus entstehen. In dem durch einen solchen Schritt behandelten Wafer werden die Verunreinigungen, die während der anschließenden Schritte erzeugt werden, im Umkreis der vorgeformten Defekte in dem Wafer absorbiert. Darum können wir die Erzeugung eines Defekts oder einer Verunreinigung in einem Bereich nahe der Waferoberfläche, auf der ein Bauteil gebildet werden soll, verhindern.
  • Zusammenfassung der Erfindung
  • Die Erfindung betrifft die Lösung der vorgenannten Probleme. Darum besteht eine Aufgabe der Erfindung in der Bereitstellung eines Verfahrens zur Wärmebehandlung eines Siliciumwafers, wobei ein aus einem Ingot geschnittener Siliciumwafer, der aus einer Mischzone von [PV] und [PI] besteht und eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aufweist, durch die Wärmebehandlung während des Bauteil-Herstellungsverfahrens nicht nur Agglomerate von Punktdefekten, sondern auch Sauerstoff-Abscheidungskeime in einer höheren als einer gewünschten Dichte unter Ausübung des IG-Effektes erzeugt.
  • Eine weitere Aufgabe der Erfindung besteht in der Bereitstellung eines Verfahrens zur Wärmebehandlung eines Siliciumwafers, wobei keine Sauerstoffdonor-Beseitigungsbehandlung erforderlich ist.
  • Bei dem Aspekt der Erfindung umfasst ein Verfahren zur Wärmebehandlung eines Siliciumwafers die Schritte: Ziehen eines aus einer Mischdomäne von [PV] und [PI] bestehenden Silicium-Einkristallingot mit einer Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aus einer Siliciumschmelze; In-Scheiben-Schneiden des Ingot zu Siliciumwafern; und Halten des geschnittenen Siliciumwafers in einer Stickstoffatmosphäre bei einer Temperatur von 600 bis 850°C für 30 bis 90 min oder 120 bis 250 min unter Erzeugung von Sauer stoff-Abscheidungskeimen, wodurch der Typ eines Wafers erhalten wird, der einen intrinsischen Getter-Effekt ausübt, wenn der Wafer aufeinanderfolgenden Wärmebehandlungen bei 900°C 2h, 1000°C 0,5 h und 800°C 1,5 h in dieser Reihenfolge unterzogen wird; wobei [PI] eine Domäne in der Nachbarschaft einer Domäne [I] ist, als perfekte Domäne [P] klassifiziert ist und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die Zwischengitter-Versetzungen zu bilden vermag, und wobei [PV] eine Domäne in der Nachbarschaft einer Domäne [V] ist, als perfekte Domäne [P] klassifiziert ist und eine Konzentration von Leerstellen aufweist, die gleich oder kleiner ist als eine Konzentration von Leerstellen, die COP's oder FDP's zu bilden vermag, wobei die Domäne [I] in einem Ingot eine von Zwischengitter-Silicium-Punktdefekten dominierte Domäne ist und Agglomerate von Zwischengitter-Silicium-Punktdefekten enthält, die Domäne [V] in dem Ingot eine von Leerstellen-Punktdefekten dominierte Domäne ist und Agglomerate von Leerstellen-Punktdefekten enthält, und die perfekte Domäne [P] eine Domäne ist, die keine Agglomerate von Leerstellen-Punktdefekten und keine Agglomerate von Zwischengitter-Silicium-Punktdefekten enthält.
  • Bei den obigen Aspekten der Erfindung weist der Ingot eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) auf und besteht aus der Mischdomäne von [PV] und [PI]. Wenn ein aus dem obigen Ingot geschnittener Siliciumwafer unter der obigen Bedingung wärmebehandelt wird, vergrößert sich nicht nur die Dichte der Sauerstoff-Abscheidungskeime in der Domäne [PV], in die die Sauerstoff-Abscheidungskeime während des Kristallwachstums eingebaut werden, sondern auch in der Domäne [PI] treten Sauerstoff-Abscheidungskeime auf, in die während des Kristallwachstums keine Sauerstoff-Abscheidungskeime eingebaut werden. Wenn demnach der obige wärmebehandelte Wafer der Wärmebehandlung während des Bauteil-Herstellungsverfahrens eines Halbleiterherstellers unterzogen wird, wachsen die obigen Sauerstoff-Abscheidungskeime bis zu einer Sauerstoffabscheidung unter Ausübung des IG-Effektes auf der gesamten Waferoberfläche, auch wenn der Wafer aus der Mischdomäne von [PV] und [PI] besteht. In der folgenden Beschreibung wird die Sauerstoffabscheidung als "Bulk-Mikrodefekt (BMD)" bezeichnet.
  • Die obigen und weitere Aufgaben, Wirkungen, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der Ausführungsformen hiervon in Verbindung mit den beigefügten Zeichnungen klarer.
  • Kurze Beschreibung der Zeichnung
  • 1 ist eine Ansicht und zeigt eine Beziehung zwischen einem Verhältnis V/G und einer Leerstellen-Punktdefektdichte oder einer Zwischengitter-Silicium-Punktdefektdichte bei einer Ausführungsform der Erfindung auf der Basis der Voronkov-Theorie;
  • 2 ist ein charakteristisches Diagramm und zeigt einen Übergang einer Ziehgeschwindigkeit zur Bestimmung eines gewünschten Ziehgeschwindigkeitsprofils;
  • 3 ist eine schematische Ansicht eines Röntgenstrahl-Tomografiebildes und zeigt eine Leerstellen-Punktdefekt-dominierte Domäne, eine Zwischengitter-Silicium-Punktdefekt-dominierte Domäne und eine perfekte Domäne eines Referenzingot gemäß der Ausführungsform der Erfindung;
  • 4A ist eine Ansicht und zeigt eine Situation, wobei OSF's in einem Siliciumwafer W1, entsprechend einer Position P1 in 3, auftreten;
  • 4B ist eine Draufsicht und zeigt eine Situation, wobei OSF's in einem Siliciumwafer W2, entsprechend einer Position P2 in 3, auftreten;
  • 5A ist eine mikroskopische Fotografie des Siliciumwafers W2 der Ausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Fe einschließt, zur Bestimmung des Vorliegens oder Fehlens von Dunst nach der Diffusion von Fe in das Volumen;
  • 5B ist eine mikroskopische Fotografie des Siliciumwafers W2 der Ausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Cr einschließt, zur Bestimmung des Vorliegens oder Fehlens von Dunst nach der Diffusion von Cr in das Volumen;
  • 5C ist eine mikroskopische Fotografie des Siliciumwafers W2 der Ausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Ni einschließt, zur Bestimmung des Vorliegens oder Fehlens von Dunst nach der Diffusion von Ni in das Volumen;
  • 5D ist eine mikroskopische Fotografie des Siliciumwafers W2 der Ausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Cu einschließt, zur Bestimmung des Vorliegens oder Fehlens von Dunst nach der Diffusion von Cu in das Volumen;
  • 6A ist eine mikroskopische Fotografie des Siliciumwafers W2 der Vergleichsausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Fe einschließt, zur Bestimmung des Vorliegens oder Fehlens von Dunst nach der Diffusion von Fe in das Volumen;
  • 6B ist eine mikroskopische Fotografie des Siliciumwafers W2 der Vergleichsausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Cr einschließt, zur Bestimmung des Vorliegens oder des Fehlens von Dunst nach der Diffusion von Cr in das Volumen;
  • 6C ist eine mikroskopische Fotografie des Siliciumwafers W2 der Vergleichsausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Ni einschließt, zur Bestimmung des Vorliegens oder des Fehlens von Dunst nach der Diffusion von Ni in das Volumen; und
  • 6D ist eine mikroskopische Fotografie des Siliciumwafers W2 der Vergleichsausführungsform, hergestellt durch das Verfahren, das den Schritt der Verunreinigung des Wafers W2 mit Cu einschließt, zur Bestimmung des Vorliegens oder des Fehlens von Dunst nach der Diffusion von Cu in das Volumen.
  • Ausführliche Beschreibung der Ausführungsformen
  • Ein Siliciumwafer gemäß einer Ausführungsform der Erfindung wird hergestellt durch Ziehen eines Ingot aus einer Siliciumschmelze durch ein CZ-Verfahren bei einem zuvor festgelegtem Ziehgeschwindigkeitsprofil auf der Basis der Voronkov-Theorie und durch In-Scheiben-Schneiden des Ingot.
  • Wenn ein Ingot eines Silicium-Einkristalls aus einer Siliciumschmelze durch ein CZ-Verfahren gezogen wird, kommt es in der Regel zu Punktdefekten und Agglomeraten (dreidimensionale Defekte) als Defekte in dem Silicium-Einkristall. Punktdefekte werden in zwei allgemeine Typen eingeteilt, nämlich einen Leerstellen-Punktdefekt und einen Zwischengitter-Punktdefekt. Der Leerstellen-Punktdefekt ist ein Typ, wobei ein Siliciumatom aus einer regulären Position in einem Siliciumkristallgitter weggelassen wurde. Eine solche Leerstelle führt zu einem Leerstellen-Punktdefekt. Das Vorliegen eines Siliciumatoms an einem Nicht-Gitterpunkt (Zwischengitterstelle) führt hingegen zu einem Zwischengitter-Silicium-Punktdefekt.
  • Punktdefekte werden ferner in der Regel an der Grenzfläche zwischen Siliciumschmelze (geschmolzenes Silicium) und Ingot (festes Silicium) gebildet. Beim Ziehen des Ingot beginnt sich allerdings der Teil, der die Grenzfläche darstellte, abzukühlen. Während des Abkühlens diffundieren die Leerstellen-Punktdefekte oder Zwischengitter-Punktdefekte unter gegenseitiger Verschmelzung und bilden dabei Leerstellen-Agglomerate bzw. Zwischengitter-Agglomerate. Mit anderen Worten, sind Agglomerate dreidimensionale, durch Kombination von Punktdefekten erzeugte Strukturen.
  • Agglomerate von Leerstellen-Punktdefekten umfassen Defekte, die "LSTD (Laser Scattering Tomograph Defects)" oder "FPD (Flow Pattern Defects)" genannt werden, zusätzlich zu den vorgenannten COP's, während Agglomerate von Zwischengitter-Silicium-Punktdefekten Defekte einschließen, die "L/D" genannt werden, wie zuvor erwähnt. Außerdem sind FPD's Quellen von Spuren, die ein einzigartiges Flußbild aufweisen, das auftritt, wenn ein durch In-Scheiben-Schneiden eines Ingot hergestellter Siliciumwafer 30 min ohne Rühren einer Secco-Ätzlösung (d. h. Ätzen mit einer Mischlösung von K2Cr2O7:50% HF:reines Wasser = 44 g:2000 cc:1000 cc) ausgesetzt wird. LSTD's sind Quellen mit Brechungsindizes, die sich von dem Brechungsindex von Silicium unterscheiden und die bei Bestrahlung mit Infrarotstrahlung des Silicium-Einkristalls Streulicht erzeugen.
  • Die zuvor genannte Voronkov-Theorie besteht in der Kontrolle eines V/G-Verhältnisses (mm2/min°C), so dass ein hochreiner Ingot mit weniger Defekten gezüchtet wird, wobei V (mm/min) eine Ziehgeschwindigkeit eines Ingot ist und G (°C/mm) ein Temperaturgradient eines Ingot an der Grenzfläche zwischen Ingot und Siliciumschmelze bei einem CZ-Verfahren ist. Eine Beziehung zwischen V/G und Punktdefektdichte ist nach dieser Theorie diagrammartig in 1 dargestellt, wobei die Abszisse V/G darstellt und die Ordinate eine Leerstellen-Punktdefektdichte und eine Zwischengitter-Silicium-Punktdefektdichte darstellt, um dadurch zu zeigen, dass die Grenze zwischen einer Leerstellendomäne und einer Zwischengitter-Siliciumdomäne durch das V/G-Verhältnis bestimmt wird. Insbesondere wird ein von einer Leerstellen-Punktdefektdichte dominierter Ingot gebildet, wenn das V/G-Verhältnis größer ist als ein kritischer Punkt, während ein von einer Zwischengitter-Silicium-Punktdefektdichte dominierter Ingot gebildet wird, wenn das V/G-Verhältnis kleiner ist als der kritische Punkt. In 1 bedeutet das Zeichen [I] eine von Zwischengitter-Silicium-Punktdefekten dominierte Domäne (ein erstes kritisches Verhältnis ist (V/G)1 oder kleiner), die Zwischengitter-Silicium-Punktdefekte enthält, das Zeichen [V] bedeutet eine von Leerstellen-Punktdefekten dominierte Domäne (ein zweites kritisches Verhältnis ist (V/G)2 oder größer), die Agglomerate von Leerstellen-Punktdefekten in einem Ingot enthält, das Zeichen [P] stellt eine perfekte Domäne dar, die keine Agglomerate von Leerstellen-Punktdefekten und keine Agglomerate von Zwischengitter-Punktdefekten enthält ((V/G)1 bis (V/G)2). Die an die Domäne [P] angrenzende Domäne [V] enthält eine Domäne [OSF]((V/G)2 bis (V/G)3) zur Bildung von OSF-Keimen.
  • Die perfekte Domäne [P] ist ferner als eine Domäne [PI] und eine Domäne [PV] klassifiziert. Die Domäne [PI] weist ein Verhältnis V/G von (V/G)1 bis zum kritischen Punkt auf, und die Domäne [PV] weist ein Verhältnis V/G vom kritischen Punkt bis zu (V/G)2 auf. Die Domäne [PI] grenzt nämlich an die Domäne [PI] an und weist eine Zwischengitter-Silicium-Punktdefektdichte auf, die geringer ist als die geringste Zwischengitter-Silicium-Punktdefektdichte, die Zwischengitter-Versetzungen zu bilden vermag, und die Domäne [PV] grenzt an die Domäne [V] an und weist eine Leerstellen-Punktdefektdichte auf, die geringer ist als die geringste Leerstellen-Punktdefektdichte, die OSF's zu bilden vermag.
  • Das zuvor bestimmte Ziehgeschwindigkeitsprofil der Ausführungsform der Erfindung wird so bestimmt, dass das Verhältnis V/G von Ziehgeschwindigkeit zu Temperaturgradient zur Begrenzung von Leerstellenagglomeraten auf eine Leerstellen-Punktdefekt-dominierte Domäne im Zentrum des Ingot ein erstes kritisches Verhältnis ((V/G)1) weit übersteigt, um das Auftreten von Agglomeraten von Zwischengitter-Silicium-Punktdefektdichte zu vermeiden, und geringer ist als ein zweites kritisches Verhältnis ((V/G)2), um Leerstellen-Agglomerate auf eine Leerstellen-Punktdefekt-dominierte Domäne im Zentrum des Ingot zu begrenzen, wenn der Ingot aus einer Siliciumschmelze gezogen wird.
  • Dieses Ziehgeschwindigkeitsprofil wird bestimmt durch Simulation auf der Basis der Voronkov-Theorie, wie durch empirisches In-Scheiben-Schneiden eines Referenzingot in axialer Richtung, durch empirisches In-Scheiben-Schneiden eines Referenzingot zu Wafern oder durch Kombination dieser Techniken. Diese Bestimmung wird demnach durch Bestätigung der axialen Scheibe des Ingots und der geschnittenen Wafer nach der Simulation und durch anschließendes Wiederholen der Simulation durchgeführt. Es werden eine Vielzahl von Arten von Ziehgeschwindigkeiten in einem zuvor bestimmten Bereich festgelegt, und eine Vielzahl von Referenzingots wird gezüchtet. Das Ziehgeschwindigkeitsprofil für die Simulation wird von einer höheren Ziehgeschwindigkeit, wie 1,2 mm/min, wie in 2(a) gezeigt, über eine niedrigere Ziehgeschwindigkeit, wie 0,5 mm/min, wie in 2(c) gezeigt, auf eine Ziehgeschwindigkeit wie in 2(d) gezeigt eingestellt. Die zuvor genannte niedrigere Ziehgeschwindigkeit kann 0,4 mm/min oder weniger betragen, und die Ziehgeschwindigkeiten (b) und (d) sind vorzugsweise linear.
  • Mehrere Referenzingots, die bei verschiedenen Geschwindigkeiten gezogen wurden, werden jeweils in axialer Richtung in Scheiben geschnitten. Ein optimales V/G-Verhältnis wird auf der Basis einer Korrelation zwischen den axialen Scheiben, der Bestätigung von Wafern und dem Ergebnis der Simulation bestimmt. Anschließend wird ein optimales Ziehgeschwindigkeitsprofil bestimmt, und die Ingots werden auf der Basis eines solchen Profils hergestellt. Das tatsächliche Ziehgeschwindigkeitsprofil hängt von verschiedenen Parametern ab, wie Durchmesser eines gewünschten Ingot, spezielles verwendetes Ziehgerät und Qualität der Siliciumschmelze, ohne darauf beschränkt zu sein.
  • 3 zeigt eine Querschnittsansicht eines Ingot, erhalten durch stufenweise Verminderung der Ziehgeschwindigkeit und dadurch kontinuierliche Absenkung des V/G-Verhältnisses. In 3 stellt das Zeichen [V] eine Domäne dar, in der Leerstellen-Punktdefekte vorherrschen und die Agglomerate von Leerstellen-Punktdefekten in einem Ingot enthält, das Zeichen [I] stellt eine Domäne dar, in der Zwischengitter-Silicium-Punktdefekte vorherrschen und die Agglomerate von Zwischengitter-Silicium-Punktdefekte enthält, und das Zeichen [P] stellt eine perfekte Domäne dar, die keine Agglomerate von Leerstellen-Punktdefekten und keine Agglomerate von Zwischengittersilicumpunktdefekten enthält.
  • Wie vorstehend beschrieben, ist außerdem die perfekte Domäne [P] eingeteilt in eine Domäne [PI] und eine Domäne [Pν]. Die Domäne [PV] enthält Leerstellen-Punktdefekte, die sich in der perfekten Domäne [P] nicht zu Agglomeraten entwickelt haben, und die Domäne [PI] enthält Zwischengitter-Silicium-Punktdefekte, die sich in der perfekten Domäne [P] nicht zu Agglomeraten entwickelt haben.
  • Wie in 3 gezeigt, enthält die Position P1 bei der Ausführungsform in axialer Richtung des Ingot eine zentrale, von Leerstellen-Punktdefekten dominierte Domäne. Die Position P3 enthält einen von Zwischengitter-Silicium-Punktdefekten dominierten Ring und eine zentrale perfekte Domäne. Die Position P2 ist eine vollkommen perfekte Domäne ohne Einschluss von Agglomeraten der Leerstellen-Punktdefekte im Zentrum und auch ohne Einschluss von Agglomeraten der Zwischengitter-Silicium-Punktdefekte am Rand.
  • Wie aus 3 hervorgeht, enthält der Wafer W1, entsprechend Position P1, eine zentrale, von Leerstellen-Punktdefekten dominierte Domäne. Der Wafer W3, entsprechend Position P3, enthält einen von Zwischengitter-Silicium-Punktdefekten dominierten Ring und eine zentrale perfekte Domäne. Der Wafer W2, entsprechend Position P2, ist eine vollkommen perfekte Domäne, in der die Domänen [PV] und [PI] nebeneinander existieren. In einer kleinen, von Leerstellen-Punktdefekten dominierten Domäne ((V/G)2 bis (V/G)3 in 1) in der Nachbarschaft der perfekten Domäne werden keine COP und L/D in der Wafer-Oberfläche erzeugt. Allerdings werden OSF's erzeugt, wenn der Wafer W1 der herkömmlichen OSF-erzeugenden Wärmebehandlung unterzogen wird, wobei der Wafer W1 bei Temperaturen im Bereich von 1000°C + 30°C 2 bis 5 h und anschließend bei Temperaturen im Bereich von 1130°C ± 30°C 1 bis 16 h wärmebehandelt wird. Wie in 4A gezeigt und bei der Ausführungsform beschrieben, wird ein OSF-Ring in der Nachbarschaft des halben Radius des Wafer W1 erzeugt. Es besteht die Neigung zur Erzeugung von COP in der von Leerstellen-Punktdefekten dominierten Domäne, die von einem solchen OSF-Ring umgeben ist.
  • Zu beachten ist, dass Agglomerate von COP's und L/D's je nach Nachweisverfahren für die Nachweisempfindlichkeit und die Nachweis-Untergrenzen verschiedene Werte aufweisen können. Als solches bedeutet der Satz "Agglomerate von Punktdefekten existieren nicht" hier, dass die Anzahl von Agglomeraten von Punktdefekten geringer ist als eine Nachweis-Untergrenze (1 × 103 Agglomerate/cm3), die bestimmt wird, wenn 1 Defektagglomerate eines Flussbildes (Leerstellendefekt) und 1 Versetzungscluster (Zwischengitter-Silicium-Punktdefekt) für ein Testvolumen von 1 × 10–3 cm3 nachgewiesen werden, wenn als Testvolumen ein Produkt aus einer Beobachtungsfläche und einer Ätztiefe durch ein optisches Mikroskop beobachtet wird, nachdem ein Hochglanz-polierter Silicium-Einkristall ohne Rühren mit einer Secco-Ätzlösung angeätzt wurde.
  • Der Wafer gemäß der Ausführungsform ist der Wafer W2, und die Draufsicht darauf ist in 4B gezeigt. Es ist erforderlich, dass der Wafer W2 eine Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aufweist, so dass durch die Wärmebehandlung der Ausführungsform Sauerstoff-Abscheidungskeime in einer höheren als einer gewünschten Dichte erzeugt werden.
  • Anschließend beschreiben wir in der folgenden Beschreibung die Wärmebehandlung des obigen Siliciumwafers W2. Die Wärmebehandlung des obigen Siliciumwafers W2 umfasst die Schritte: Halten des Siliciumwafers in einer Stickstoffatmosphäre bei Temperaturen von 600°C bis 850°C 30 bis 90 min oder bei Temperaturen von 600°C bis 850°C 120 bis 250 min unter Erzeugung von Sauerstoff-Abscheidungskeimen, wodurch der Typ eines Wafers erhalten wird, der einen intrinsischen Getter-Effekt ausübt, wenn der Wafer aufeinanderfolgenden Wärmebehandlungen bei 900°C 2 h, 1000°C 0,5 h und 800°C 1,5 h in dieser Reihenfolge unterzogen wird. Das Erwärmen wird vorzugsweise durchgeführt durch Einbringen des Wafers in einen Wärmebehandlungsofen, der bei 600 bis 850°C gehalten wird, mit einer Geschwindigkeit von 50–100°C/min. Das Halten der Temperaturen unterhalb von 600°C oder Haltezeiten, die kürzer sind als 30 min, führen zu einer unzureichenden Zunahme der Sauerstoff-Abscheidungskeime, was dazu führt, dass die BMD-Dichte, die zur Herbeiführung eines IG-Effektes bei Durchführung der Wärmebehandlung während des Verfahrens der Herstellung eines Bauteils durch den Halbleiterhersteller erforderlich ist, zu gering ist. Haltetemperaturen über 850°C führen bei Durchführung des nächsten zweiten Wärmebehandlungsschrittes aufgrund der geringeren Dichte von Sauerstoff-Abscheidungskeimen der Domäne [PI] dazu, dass die BMD-Dichte, die zur Herbeiführung eines IG-Effektes erforderlich ist, zu gering ist. Haltetemperaturen zwischen 600°C und 850°C und eine Haltezeit über 90 min und unter 120 min fuhren dazu, dass die Menge der Sauerstoff-Abscheidungskeimen aufgrund eines Überschusses an Zwischengitter-Punktdefekten, die die Bildung von Sauerstoff-Abscheidungskeimen begleiten, eingeschränkt ist. Eine Haltezeit von 250 min oder länger führt zu einer verminderten Produktivität.
  • Die obigen Bedingungen der Wärmebehandlung sind in den Bedingungen der Wärmebehandlung zum Bilden einer Polysiliciumschicht auf dem Rücken des Wafers eingeschlossen (d. h. Haltetemperaturen zwischen 650°C + 30°C und Haltezeiten von 5 bis 30 min). Somit kann das Ziel der Ausführungsform der Erfindung durch Bildung einer Polysiliciumschicht gemäß der Ausführungsform der Erfindung erreicht werden. In diesem Fall liegt die Dicke der Polysiliciumschicht im Bereich von 0,1 bis 2,0 μm. Die Menge an Sauerstoff-Abscheidungskeimen in Nähe des mit der Polysiliciumschicht in Kontakt befindlichen Rückens des Wafers wird weiter erhöht. Bei dieser Waferkonfiguration kann übrigens die Polysiliciumschicht so belassen werden, wie sie ist, oder sie kann unter Verwendung einer alkalischen Ätzflüssigkeit, die durch Verdünnen von KOH oder NaOH mit Wasser hergestellt wird, oder einer sauren Ätzflüssigkeit, die durch Verdünnen eines Gemisches von Fluorwasserstoffsäure und Salpetersäure mit Wasser oder Essigsäure hergestellt wird, entfernt werden.
  • Die obige Wärmebehandlung macht eine Sauerstoff-Donor-Beseitigungsbehandlung, die als einer der Schritte des Waferherstellungsverfahrens vorgesehen ist, unnötig.
  • [Beispiele]
  • Im folgenden werden Beispiele der Erfindung zusammen mit Vergleichsbeispielen beschrieben.
  • <Beispiel 1>
  • Bor(B)-dotierte p-Typ-Siliciumingots mit jeweils einem Durchmesser von 8 in. wurden in einem Silicium-Einkristall-Ziehgerät gezogen. Jeder Ingot besaß eine gerade Körperlänge von 1200 mm, eine Kristallorientierung von (100), einen spezifischen Widerstand von etwa 10 Ωcm und eine Sauerstoffkonzentration von 1,0 × 1018 Atome/cm3 (alte ASTM). Die Anzahl der Ingots betrug zwei, und sie wurden unter derselben Bedingung unter kontinuierlicher Abnahme von V/G während des Ziehens von 0,24 mm2/min°C auf 0,18 mm2/min°C gezogen. Einer der Ingots wurde in seinem Zentrum in Ziehrichtung, wie in 3 gezeigt, zur Überprüfung der Positionen der entsprechenden Domänen aufgeschnitten. Der andere Ingot wurde in Scheiben geschnitten, um als Prüfkörper einen Siliciumwafer W2, entsprechend der Position P2 in 3, bereitzustellen. Der Wafer als Prüfkörper in diesem Beispiel ist der in 4B gezeigte Wafer W2 und weist eine zentrale Domäne [PV], eine Domäne [PI], die die Domäne [PV] umgibt, und eine Domäne [PV], die diese Domänen umgibt, auf.
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde durch Erwärmen des Wafers in einer Stickstoffatmosphäre bei einer Temperatur von ungefähr 650°C und Halten des Wafers für 30 min wärmebehandelt.
  • <Beispiel 2>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 650°C mit einer Haltezeit von 90 min durchgeführt wurde.
  • <Beispiel 3>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 650°C mit einer Haltezeit von 210 min durchgeführt wurde.
  • <Beispiel 4>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 750°C mit einer Haltezeit von 60 min durchgeführt wurde.
  • <Beispiel 5>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 750°C mit einer Haltezeit von 90 min durchgeführt wurde.
  • <Beispiel 6>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 850°C mit einer Haltezeit von 30 min durchgeführt wurde.
  • <Beispiel 7>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 850°C mit einer Haltezeit von 120 min durchgeführt wurde.
  • <Vergleichsbeispiel 1>
  • Der Wafer W2 wurde aus dem gleichen Ingot wie der Wafer des Beispiels 1 geschnitten, mit der Ausnahme, dass der Hochglanz-polierte Wafer W2 nicht der Wärmebehandlung unterzogen wurde.
  • <Vergleichsbeispiel 2>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 650°C mit der Haltezeit von 100 min durchgeführt wurde.
  • <Vergleichsbeispiel 3>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 750°C mit der Haltezeit von 20 min durchgeführt wurde.
  • <Vergleichsbeispiel 4>
  • Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W2 wurde auf die gleiche Weise wie in Beispiel 1 wärmebehandelt, mit der Ausnahme, dass die Wärmebehandlung bei einer Temperatur von ungefähr 800°C mit der Haltezeit von 100 min durchgeführt wurde.
  • <Vergleichsbewertung>
  • Es wurden jeweils vier Siliciumwafer W2 der Beispiele 1 bis 7 und der Vergleichsbeispiele 1 bis 4 hergestellt. Anschließend wurden vier verschiedene Lösungen, die jeweils Fe, Cr, Ni bzw. Cu enthielten, auf die Oberfläche der jeweiligen Wafer mittels Drehbeschichten unter Erhalt von vier vollkommen mit Fe, Cr, Ni bzw. Cu verunreinigten Wafer aufgebracht. Alle verunreinigten Wafer W2 wurden schrittweisen Wärmebehandlungen bei 900°C 2 h, 1000°C 0,5 h und 800°C 1,5 h, in dieser Reihenfolge, unterzogen. In jedem Wafer war das metallische Element in dem Wafer-Volumen dispergiert. Die Wärmebehandlung nach dem Schritt der Verunreinigung des Wafers wurde auf die gleiche Weise wie bei dem Bauteil-Herstellungsverfahren der Halbleiter-Herstellungsindustrie durchgeführt.
  • Zur Bestätigung der IG-Effekte der Metall-Verunreinigungen wurden die verunreinigten Wafer bis auf eine Tiefe von etwa 2 um durch eine Secco-Ätzlösung angeätzt. Das Vorliegen oder das Fehlen von Dunst unter einer lichtstarken Lampe wurde nachgewiesen. Die Ergebnisse des Vorliegens oder Fehlens von Dunst bei den Beispielen 1 bis 7 und den Vergleichsbeispielen 1 bis 4 sind in Tabelle 1 aufgeführt. Zusätzlich sind optische mikroskopische Fotografien des Beispiels 1 in 5A bis 5D gezeigt, während optische mikroskopische Fotografien von Vergleichsbeispiel 1 in 6A bis 6D gezeigt sind. In 5A ist ein Viertel des Fe-verunreinigten Wafers von Beispiel 1 gezeigt. In 6A ist der Fe-verunreinigte Wafer von Vergleichsbeispiel 1 gezeigt. Gleichermaßen zeigen die 5B und 6B, die 5C und 6C und 5D und 6D Viertel der Cr-, Ni- bzw. Cu-verunreinigten Wafer des Beispiels 1 bzw. des Vergleichsbeispiels 1. Tabelle 1
    Wärmebehandlungsbedingung Vorliegen oder Fehlen von Dunst
    Temperatur (°C) Zeit (min) Domäne [PV] Domäne [PI]
    Bsp. 1 650 30 fehlt fehlt
    Bsp. 2 650 90 fehlt fehlt
    Bsp. 3 650 210 fehlt fehlt
    Bsp. 4 750 60 fehlt fehlt
    Bsp. 5 750 90 fehlt fehlt
    Bsp. 6 850 30 fehlt fehlt
    Bsp. 7 850 120 fehlt fehlt
    Vergl. 1 - - fehlt vorhanden
    Vergl. 2 650 100 fehlt vorhanden
    Vergl. 3 750 20 fehlt vorhanden
    Vergl. 4 800 100 fehlt vorhanden
    • * In Tabelle 1, ist "Bsp." eine Abkürzung für "Beispiel", und "Vergl." ist eine Abkürzung für "Vergleichsbeispiel".
  • Wie aus Tabelle 1, 5A bis 5D, und 6A bis 6D hervorgeht, wird Dunst nur in der Domäne [PI] der jeweils in Vergleichsbeispiel 1 bis 4 hergestellten Wafer festgestellt. Es wird vermutet, dass die Dichten der Sauerstoff-Abscheidungskeime unter den Wärmebehandlungsbedingungen der Vergleichsbeispiele 1 bis 4 gering sind, so dass die IG-Effekte durch die Wärmebehandlung nach der Verunreinigung nicht ausgeübt werden können. Andererseits zeigen die Wafer der Beispiele 1 bis 7 keinerlei Dunst, so dass jeweils eine hohe Dichte an Sauerstoff-Abscheidungskeimen auf der gesamten Oberfläche sowohl in der Domäne [PV] als auch in der Domäne [PI] möglich ist, was dazu führt, dass sie ihre IG-Effekte ausüben.

Claims (3)

  1. Verfahren zur Wärmebehandlung eines Siliciumwafers, umfassend die Schritte: Ziehen eines Silicium-Einkristallingot, bestehend aus einer Mischdomäne von [PV] und [PI], mit einer Sauerstoffkonzentration von 0,8 × 1018 bis 1,4 × 1018 Atome/cm3 (alte ASTM) aus einer Siliciumschmelze; In-Scheiben-Schneiden des Ingot zu Siliciumwafern; und Halten des geschnittenen Siliciumwafers in einer Stickstoffatmosphäre bei einer Temperatur von 600 bis 850°C für 30 bis 90 min oder 120 bis 250 min unter Erzeugung von Sauerstoff-Abscheidungskeimen, wodurch der Typ eines Wafers erhalten wird, der einen intrinsischen Getter-Effekt ausübt, wenn der Wafer aufeinanderfolgenden Wärmebehandlungen bei 900°C 2 h, 1000°C 0,5 h und 800°C 1,5 h in dieser Reihenfolge unterzogen wird; wobei [PI] eine Domäne in der Nachbarschaft einer Domäne [I] ist und als perfekte Domäne [P] klassifiziert ist und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die zur Bildung von Zwischengitter-Versetzungen in der Lage ist, und wobei [PV] eine Domäne in der Nachbarschaft einer Domäne [V] ist und als perfekte Domäne [P] klassifiziert ist und eine Konzentration von Leerstellen aufweist, die gleich oder kleiner ist als eine Konzentration von Leerstellen, die zur Bildung von Teilchen kristallinen Ursprungs oder Fließmusterdefekten in der Lage ist, wobei die Domäne [I] in einem Ingot eine von Zwischengitter-Silicium-Punktdefekten dominierte Domäne ist und Agglomerate von Zwischengit ter-Silicium-Punktdefekten enthält, die Domäne [V] in dem Ingot eine von Leerstellen-Punktdefekten dominierte Domäne ist und Agglomerate von Leerstellen-Punktdefekten enthält, und die perfekte Domäne [P] eine Domäne ist, die keine Agglomerate von Leerstellen-Punktdefekten und keine Agglomerate von Zwischengitter-Silicium-Punktdefekten enthält.
  2. Verfahren nach Anspruch 1, wobei die Wärmebehandlung eine Wärmebehandlung zur Bildung einer Polysiliciumschicht auf einem Rücken des Siliciumwafers durch chemische Dampfabscheidung ist.
  3. Siliciumwafer, wärmebehandelt durch das Verfahren nach Anspruch 1 oder 2.
DE10066120A 2000-10-23 2000-10-23 Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer Expired - Fee Related DE10066120B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10052411A DE10052411B4 (de) 2000-10-23 2000-10-23 Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10052411A DE10052411B4 (de) 2000-10-23 2000-10-23 Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer

Publications (1)

Publication Number Publication Date
DE10066120B4 true DE10066120B4 (de) 2008-10-16

Family

ID=39719814

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10066121A Expired - Fee Related DE10066121B4 (de) 2000-10-23 2000-10-23 Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer
DE10066120A Expired - Fee Related DE10066120B4 (de) 2000-10-23 2000-10-23 Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer
DE10066123A Expired - Fee Related DE10066123B4 (de) 2000-10-23 2000-10-23 Verfahren zur Wärmebehandlung eines Siliciumwafers

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10066121A Expired - Fee Related DE10066121B4 (de) 2000-10-23 2000-10-23 Verfahren zur Wärmebehandlung eines Siliciumwafers und der wärmebehandelte Siliciumwafer

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10066123A Expired - Fee Related DE10066123B4 (de) 2000-10-23 2000-10-23 Verfahren zur Wärmebehandlung eines Siliciumwafers

Country Status (1)

Country Link
DE (3) DE10066121B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449532A (en) * 1990-10-29 1995-09-12 Nec Corporation Method of manufacturing silicon substrate
DE19806045A1 (de) * 1997-02-13 1998-08-27 Samsung Electronics Co Ltd Verfahren zum Herstellen von einkristallinen Siliziumstäben und Siliziumwafern unter Steuern des Ziehgeschwindigkeitsverlaufs in einem Heißzonenofen, sowie mit dem Verfahren hergestellte Stäbe und Wafer
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3937542B2 (ja) * 1997-12-18 2007-06-27 株式会社Sumco 高品質シリコンウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449532A (en) * 1990-10-29 1995-09-12 Nec Corporation Method of manufacturing silicon substrate
DE19806045A1 (de) * 1997-02-13 1998-08-27 Samsung Electronics Co Ltd Verfahren zum Herstellen von einkristallinen Siliziumstäben und Siliziumwafern unter Steuern des Ziehgeschwindigkeitsverlaufs in einem Heißzonenofen, sowie mit dem Verfahren hergestellte Stäbe und Wafer
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
US6200872B1 (en) * 1997-09-30 2001-03-13 Fujitsu Limited Semiconductor substrate processing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 11168106 A, in Form der elektronischen Übersetzung *

Also Published As

Publication number Publication date
DE10066123B4 (de) 2008-10-02
DE10066121B4 (de) 2008-10-09

Similar Documents

Publication Publication Date Title
DE10047345B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE60115078T2 (de) Mit stickstoff dotiertes silizium das wesentlich frei von oxidationsinduzierten stapelfehlern ist
DE69902494T2 (de) Verfahren zur Herstellung eines einkristallinen Siliciumwafers und durch das Verfahren hergestellter einkristalliner Siliciumwafer
DE69915729T2 (de) Stickstoffdotierte einkristalline Siliziumscheibe mit geringen Fehlstellen und Verfahren zu ihrer Herstellung
DE102007027111B4 (de) Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
DE112013001054B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-Wafers
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE69908965T2 (de) Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
EP0962555A1 (de) Verfahren zur Herstellung eines Einkristalls
DE112011105735B4 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
DE69703028T2 (de) Siliziumeinkristall ohne Kristalldefekte im peripheren Waferteil
DE20118092U1 (de) Vorrichtung zur Herstellung von Siliciumeinkristallen hoher Qualität
DE112014000431B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-lngots
DE112016003025B4 (de) Waferdefekt-Analyseverfahren
DE102008022747A1 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE112006000816T5 (de) Produktionsverfahren für Siliziumeinkristall, getemperter Wafer und Produktionsverfahren für getemperten Wafer
DE112012000607B4 (de) Verfahren zum Herstellen eines Siliziumsubstrats und Siliziumsubstrat
DE112015000282B4 (de) Verfahren für die Wärmebehandlung von Siliziumeinkristall-Wafern
DE102014208815B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE102005039116B4 (de) Verfahren zur Erzeugung eines Siliziumwafers
DE10052411B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer
DE112009000569T5 (de) Silizium-Einkristall-Wafer, Verfahren zur Herstellung eines Silizium-Einkristalls oder Verfahren zur Herstellung eines Silizium-Einkristall-Wafers, und Halbleiterbauelement
DE10047346B4 (de) Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer
DE60019780T2 (de) Verfahren zur herstellung von czochralski-silizium ohne agglomerierte eigenzwischengitteratom-defekte

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Inventor name: KOYA, HIROSHI, TOKYO, JP

Inventor name: MUROI, YUKIO, TOKYO, JP

AC Divided out of

Ref document number: 10052411

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee