JP4069554B2

JP4069554B2 - エピタキシャルシリコンウェーハの製造方法

Info

Publication number: JP4069554B2
Application number: JP27803499A
Authority: JP
Inventors: 正晴二宮
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 1999-09-30
Filing date: 1999-09-30
Publication date: 2008-04-02
Anticipated expiration: 2019-09-30
Also published as: JP2001102384A

Description

【０００１】
【発明の属する技術分野】
この発明は、ULSI/SI等の高集積デバイスの製造に使用するエピタキシャルシリコンウェーハの製造方法の改良に係り、不純物としてカーボンを導入成長したシリコンウェーハに、エピタキシャル成長によりエピタキシャル膜を形成する前に、特定の熱処理を施してシリコンウェーハ内部にBMD(Bulk Micro Defect)を顕在化、残存させてIG能(Intrinsic Gettering)を付与すると同時に、エピキシャル膜を形成するシリコンウェーハ表面の欠陥を少なくして高品質なエピタキシャル膜を有するエピタキシャルシリコンウェーハの製造方法に関する。
【０００２】
【従来の技術】
エピタキシャルシリコンウェーハは、デバイスを作成する表面のエピタキシャル膜に酸素起困の欠陥や単結晶インゴット育成時に導入されるGrown‐in欠陥(COPを含む)が無い優れた特性を有しており、BやAs/Sb等の高濃度シリコンウェーハの使用が可能であることから、近年、MPUやフラッシュメモリー等の高性能デバイスやMOS FET、ICBT等の高性能Powerデバイスにはエピタキシャルシリコンウェーハが使用されつつある。
【０００３】
一方、片面が鏡面研磨されたシリコンウェーハは、D‐RAMなどのデバイス用途に使用されているが、デバイスの微細化が進むに従い、単結晶シリコンインゴット製造プロセスで導入されるGrown‐in欠陥(特にCOP)がデバイス特性、歩留を低下させることが判明し、エピタキシャル膜が形成されたエピタキシャルシリコンウェーハを用いなければならない状況となってきた。
【０００４】
しかし、エピタキシャルシリコンウェーハといえども、最近の高集積、高密度デバイスにおいては、デバイスプロセスでの熱処理が低温化されつつある傾向と相俟って、デバイスプロセスでの汚染や結晶欠陥の発生を防止して高い歩留を得るために、有効なゲッタリング能力が必要とされる。
【０００５】
特に、D-RAMに使用するエピタキシャルシリコンウェーハでは、Bの濃度が1×10¹⁵atoms/cm³と高濃度エピタキシャルシリコンウェーハに比べて低く、Bによるゲッタリング作用が期待できず、従来以上にIG処理によるゲッタリング作用が要求されている。
【０００６】
ゲッタリング効果を持たせるIG処理は、エピタキシャル成長前のシリコンウェーハあるいは単結晶シリコンインゴットにIG処理を施す方法と、エピタキシャル成長後のシリコンウェーハにIG処理を施す方法とに大別される。後者の方法では、エピタキシャル層の厚さ及び比抵抗の深さ分布などの特性が変化してしまうこと、エピタキシャル層にシリコンウェーハから酸素が拡散し欠陥を発生させる可能性が高いこと、熱処理によりエピタキシャル層表面のパーティクルが増大して歩留りが低下するなどの問題があるため、エピタキシャル成長前にIG処理を施す方法が一般的に採用されている。
【０００７】
例えば、エピタキシャル成長前に、(1)600〜800℃の熱処理を実施する1段熱処理法(特開平1-298726号)、(2)400〜550℃の第1熱処理後に、650〜750℃の第2熱処理を実施する2段階熱処理法(特開平5-102167号)、(3)850〜1000℃の第1熱処理、700℃以下の第2熱処理、800〜1000℃の第3熱処理を実施する3段階熱処理法(特開平5-259171号)などが提案されている。
【０００８】
【発明が解決しようとする課題】
ところが、従来から提案されているIG処理方法では、シリコンウェーハ内部に形成されるBMDの成長が不十分であることから、エピタキシャル成長処理の高温熱処理時に、BMDが消滅され、BMD密度が大きく低下するという問題がある。
【０００９】
また、CZ法(チョクラルスキー法(CZ)もしくはマグネティックチョクラルスキー法(MCZ)、以下単にCZ法という)で育成された単緒晶シリコンインゴットは、同一インゴットであっても結晶成長方向において、引上げ中に受ける熱履歴が相違するためにインゴット直胴部の頭部と底部では酸素析出レベルが異なる。このため、IG処理する際はシリコンウェーハ中のBMD密度や、シリコンウェーハ表面の無欠陥層幅(DZ層)にばらつきを生じないように、酸素析出核を結晶成長方向に均一に形成する熱処理が必要となる。
【００１０】
前述した1段階熱処理する方法では、酸素析出核が結晶成長方向に均一に形成されず、BMD密度やDZ層幅にばらつきを生じる問題がある。また、シリコンウェーハ内にBMDは形成されるものの、シリコンウェーハ表面近傍にもBMDが形成されることから、エピタキシャル成長処理によりウェーハ表面に形成されるエピタキシャル層に欠陥が発生する問題がある。
【００１１】
前述した2段階無処理する方法では、酸素析出核の均一化形成の問題はある程度回避されるが、第2熱処型の温度が不適当であることから、シリコンウェーハ表面近傍にもBMDが形成され、その後形成されるエピタキシャル層に欠陥が発生する問題がある。
【００１２】
前述した3段階熱処理する方法では、BMD形成に長時間を要することから生産性向上の観点から好ましい方法とは言えず、また、第1熱処理、第2熱処理の温度が不適当であることから、エピタキシャル層への欠陥発生およびBMD密度やDZ層幅にばらつきを生じる問題がある。
【００１３】
このように、従来より提案、実施されているエピタキシャル成長前のIG処理方法では、処理時間が長く、また、BMD密度やDZ層幅のばらつきを解消できず、さらにはエピタキシャル層表面に欠陥が発生してしまうなどの問題があった。
【００１４】
この発明は、IG能を付与されたエピタキシャルシリコンウェーハの製造方法における従来の問題、すなわち、酸素析出核の不均一化形成を抑制し、シリコンウェーハ表面近傍にBMDが形成することなく、比較的短時間で処理できる、IG能に優れたエピタキシャルシリコンウェーハの製造方法の提供を目的としている。
【００１５】
【課題を解決するための手段】
発明者は、上述した問題を解消できるIG処理について種々検討し、まず、CZ法で作成された単結晶をウェーハに加工した場合には、ウェーハ内部に結晶成長過程で生じる酸素析出核が含まれており、この酸素析出核は、IG処理の温度や時間により、成長してBMDとして顕在化する酸素析出核と、収縮し溶解する酸素析出核が存在する点に着目した。
【００１６】
発明者は、エピタキシャル成長前のシリコンウェーハにIG処理を施す場合、シリコンウェーハを650〜800℃近傍の温度で熱処理すると、酸素析出核の形成とその成長が一度に行われるため、シリコンウェーハ表面近傍に形成される酸素析出核が消滅されないままに、その酸素析出核の成長が促進され、ウェーハ表面近傍にBMDとして顕在化してしまうことを知見した。
【００１７】
また、発明者は、このウェーハ表面近傍に顕在化したBMDは、その後のエピタキシャル成長の高温熱処理を受けても消滅せず、形成されるエピタキシャル層に積層欠陥を発生させたり、エピタキシャル層に欠陥が発生しなくとも、デバイスプロセスで高温熱処理が施された場合に、エピタキシャル層に欠陥発生を誘発させる原因となることを知見した。
【００１８】
さらに、発明者は、単結晶シリコン中にカーボンを添加した場合、酸素析出温度の低下が実現可能であること、また、カーボン濃度調整により、結晶成長方向に酸素析出核を均一に形成することができることを知見した。
【００１９】
すなわち、この発明の要旨とするところは、まず、CZ法によりカーボンが添加された単結晶シリコンを出発原料として低温の熱処理により酸素析出核をウェーハ全体に形成させ、次に中温の熱処理を行ってシリコンウェーハ表面近傍の酸素析出核を収縮、溶解させると同時に、ウェーハ内部の酸素析出核を成長させることで、ウェーハ内部にBMDを顕在化させることにある。
【００２０】
この発明は、CZ法によりカーボンが添加された単結晶シリコンインゴットあるいは加工後のシリコンウェーハに450〜600℃の温度で1時間〜24時間の熱処理を施し、シリコンウェーハに850〜1050℃の温度で30分〜4時側の熱処理を施した後、エピタキシャル成長により成膜することを特徴とするエピタキシャルシリコンウェーハの製造方法である。
【００２１】
【発明の実施の形態】
この発明は、CZ法によりカーボンが添加された単結晶シリコンインゴットに450〜600℃の温度で1時間〜24時間の熱処理と、850〜1050℃の温度で30分〜4時間の熱処理を施すことで、ウェーハ内部にBMDを顕在化させてIG能を付与するもので、そのシリコンウェーハの表面にエピキシャル成長でエピタキャシャル層を形成する。
【００２２】
この発明において、CZ法の育成時に不純物としてカーボンを導入成長するが、炭素濃度の範囲は0.3〜3×10¹⁷atoms/cm³が好ましく、0.3×10¹⁷atoms/cm³未満では、結晶成長方向に酸素析出核を均一に形成することができず、3×10¹⁷atoms/cm³を超えると、シリコン中での固溶度内ではあるが、単結晶育成時の単結晶化率が悪化し、歩留まりが低下してコストアップとなる。さらに好ましい範囲は、0.5〜1.5×10¹⁷atoms/cm³である。
【００２３】
この発明において、前段の熱処理は、単結晶シリコンインゴットの状態で実施してもよい。すなわち、CZ法により成長した単結晶シリコンインゴットに、450〜600℃の温度で1時間〜24時間の前段の熱処理を施しても、シリコンウェーハ状態で同熱処理する場合と同様の酸素析出核の均一化効果が得られ、その後、単結晶シリコンインゴットをシリコンウェーハに加工し、850〜1050℃の温度で30分〜4時間の熱処理を施し、その後エピタキシャル成長によりシリコンウェーハ表面にエピタキシャル膜を形成することで、IG能に優れたエピタキシャルシリコンウェーハを製造することができる。
【００２４】
この発明において、前段の熱処理は、処理温度が450℃未満では、酸素析出核を結晶成長方向に均一に形成するのに非常に時間を要し、生産性が大きく低下するため好ましくなく、600℃を超えると、酸素析出核の成長が顕著となるため、ウェーハ表面近傍に形成される酸素析出核がそのまま成長し、ウェーハ表面にBMDとして顕在化してしまうため、450〜600℃の温度に保持する。
【００２５】
また、処理時間は1時間未満では、この温度範囲内の熱処理においては酸素析出核の均一形成が不十分であり、その後形成されるBMD密度にばらつきを生じるため好ましくなく、24時間を超えても、酸素析出核の形成にあまり変化がなく、生産性の低下を招くため、1時間〜24時間の保持時間とする。
【００２６】
この発明において、後段の熱処理は、処理温度が850℃未満では、ウェーハ表面近傍の酸素析出核やBMDを消滅させることが不十分であり、1050℃を超えると、ウェーハ内部に形成されるBMDが消滅されると同時に、サイズの大きなBMDが成長してしまい、エピタキシャル層に積層欠陥などの欠陥が発生してしまうため、850〜1050℃の温度に保持する。
【００２７】
また、処理時間が30分未満では、BMDの成長が不十分であり、4時間を超えると、ウェーハ表面にBMDが顕在化し、デバイスに必要なエピタキシャル層に欠陥が生じてしまうため、30分〜4時間の保持時間とする。
【００２８】
この発明の前段の熱処理は、不活性ガス雰囲気、例えば窒素ガスあるいはアルゴンガス雰囲気で実施する。酸化性雰囲気で熱処理を行うと、格子間にシリコンが注入されて酸素と結合して酸化物を形成しやすく、また、ウェーハ表面から酸素が拡散し、Grown‐in欠陥(COP)と結合して安定な酸化物を形成してしまうことから、エピタキシャル成長の高温熱処理を受けても、この酸化物は消失せず、エピタキシャル層に欠陥が形成されてしまう。
【００２９】
この発明の後段の熱処理は、酸素または不活性ガスの各々単独又、あるいは混合雰囲気で実施されるが、上述したウェーハ表面への酸化物形成の抑制の観点から、窒素ガスあるいはアルゴンガスなどの不活性ガス雰囲気で実施することが特に望ましい。
【００３０】
この発明において、エピタキシャル成長は、公知のトリクロルシランなどを用いた気相成長法など、公知の気相成長法により形成することができる。特に短時間処理が通常である枚葉式のエピタキシャル成長法に有利である。エピタキャル成長条件としては、1100℃以上の温度で2分〜1時間程度のエピタキシャル成長プロセスが望ましく、特に2〜15分程度の枚葉式のエピタキシャル成長法に適している。
【００３１】
枚葉式のエピタキシャル成長法で作成されたエピタキシャルウェーハは、エピタキシャル層表面の平坦性に優れている。しかし、枚葉式のエピタキシャル成長法は、その生産コストを低減するために、多数枚同時エピタキシャル成長法よりも、成長処理時間が短く、ウェーハ1枚あたり10分程度の処理時間が通常である。この短時間のエピタキシャル成長では、ウェーハ表面近傍の酸素析出核が消滅しにくく、形成されるエピタキシャル層に欠陥を発生しやすい問題がある。
【００３２】
ところが、この発明によるシリコンウェーハは、ウェーハ内部にBMDが強固に形成されており、ウェーハ表面近体の酸素析出核は消滅していることから、短時間のエピタシャル成長であっても、エピタキャル層に欠陥が発生せず、枚葉式のエピタキシャル成長法を採用することができる。
【００３３】
この発明において、酸素濃度の範囲は9〜17×10¹⁷atoms/cm³とすることが望ましい。9×10¹⁷atoms/cm³未満では必要なBMD密度を得るのに時間を要し、17×10¹⁷atoms/cm³を超えるとウェーハ内のBMD密度が1×10¹⁶個/cm³を超えて、ウェーハ表面にも欠陥が析出してしまう。さらに好ましい酸素濃度範囲は、10〜16×10¹⁷atoms/cm³である。
【００３４】
この発明において、前段、後段の熱処理前後に種々の処理を施すことが可能である。また、シリコンウェーハ表面の欠陥発生を低減するために、エピタキシャル成長前、後段の熱処理後のシリコンウェーハに対して、公知の片面、両面の平面研削、あるいは片面、両面研磨を施すことが望ましい。
【００３５】
【実施例】
実施例1
CZ法にて、下記性状の単結晶シリコンを育成した。また、比較例として、炭素をドープしない単結晶を同条件で作成した。
導電型:P型(Boronドープ)、
比抵抗10Ω‐cm、直径:200mm(100)方位、
引き上げ長さ:1000mm、引き上げ速度1mm/min、
酸素濃度:12〜14(×10¹⁷atoms/cc)、カーボン濃度:1×10¹⁷atoms/cc
【００３６】
これら単結晶シリコンインゴットをスライス、ラッピング、エッチングを行ってウェーハに加工し、インゴット直胴部より100mm、900mmの2ヵ所よりウェーハを抜き取り、熱処理温度を300〜1000℃間で種々変更して12時間熱処理した場合の酸素析出量(ΔOi)を調査した結果を図1に示す。
【００３７】
図1から明らかなように、炭素ドープした単結晶の方が酸素析出温度が低下することがわかる。これは本発明の450〜600℃の前段熱処理での酸素析出核の均一形成に寄与することを意味する。
【００３８】
実施例と同条件で育成した単結晶シリコンインゴットをスライス、ラッピング、エッチングを行ってウェーハに加工し、インゴット直胴部頭部より100mm、500mm、900mmの3カ所から抜き取りしたシリコンウェーハに下記のIG処理を実施した。
【００３９】
【表１】

【００４０】
次に、上記熱処理が施されたシリコンウェーハの片面を鏡面加工した後、エピタキシャル成長を下記の条件で実施した。
エピタキシャル成長処理条件は、
エピタキシャル成長投入温度:650℃、昇温速度:15℃/sec、
水素ベーク温度、時間:1150℃、45秒、
エピタキシャル成長温度:1100℃、
エピタキシャル成長時間:60秒(膜厚4μm)、
使用ガス:SiHCl₃、降温速度:7℃/sec、取り出し温度:600〜700℃、である。
【００４１】
IG能を調べるために、デバイスプロセスを模した模擬熱処理を実施した。デバイスプロセス模擬熱処理条件は、処理温度:1000℃、処理時間:16時間、ガス雰囲気:dryO₂雰囲気である。
【００４２】
シリコンウェーハ中のBMD密度を測定するため、シリコンウェーハをへき開し、断面を2μmライトエッチングで除去した後、顕微鏡にて断面を観察して、BMD強度を評価した。その結果を図2に示す。図2に示す各条件は下記の通りである。
【００４３】
【表２】

【００４４】
この図1から明らかなように、後段の熱処理を行わず、エピタキシャル成長処型を施さなかった条件Bでは、BMD密度は良好であったが、その後、エピタキシャル成長処理を施した条件Eでは、大幅なBMD密度低下が見られた。これは低温熱処理の前段熱処理だけでは、ウェーハ内部に形成した酸素析出核の成長が不十分で、あまり成長しなかったサイズの小さなBMDがエピタキシャル成長処理の高温処理によって消滅したと考えられる。
【００４５】
また、炭素が導入されていないシリコンウェーハに対して、前段熱処理および後段熱処理を行った条件Cのシリコンウェーハは、ウェーハ内部に高いBMD密度を示し、その後エピタキシャル成長処理を行った条件Fにおいても、単結晶シリコンの成長方向に均一に1×10⁴個/cm²以上のBMDが観察されるものの、エピタキシャル成長処理によるBMD密度の低下が見られる。
【００４６】
これに対して、炭素が導入されたシリコンウェーハに前段熱処理および後段熱処理を行った条件Dのシリコンウェーハは、ウェーハ内部に高いBMD密度を示し、その後エピタキシャル成長処理を行った条件Gのにおいても、条件Fで得られるBMD密度より高いBMD密度を示し、炭素導入によりエピタキシャル成長処理によるBMD密度低下が抑制されている。
【００４７】
なお、条件Gにおいて、シリコンウェーハヘの前段熱処理を単結晶インゴットヘの熱処理に置き換えて実施し、その後ウェーハに加工して、他の条件(後段熱処理、エピタキシャル成長処理、模擬熱処理)はそのままで行った場合も、BMD密度は条件Gと同様の結果を示した。
【００４８】
実施例2
実施例1における条件E、条件Fおよび条件Gで製作されたエピタキシャルシリコンウェーハ表面の欠陥密度を測定するため、レーザーパーティクルカウンター(SP-1)で測定レンジを＞0.09μmφとして、エピタキシャル層表面の欠陥を観察した。その結果を図2に示す。
【００４９】
この図から明らかなように、条件Eで製作されたエピタキシャルシリコンウェーハは、その表面に平均約50個/ウェーハの表面欠陥が観察された。これは第2熱処理の中温熱処理が施されていないために、第1熱処理の低温熱処理で形成されたシリコンウェーハ表面近傍の酸素析出核が収縮、溶解せずに、この酸素析出核を基点としてエピタキシャル層に欠陥が導入されたものと考えられる。
【００５０】
これに対し、条件Fおよび条件Gで製作されたエピタキシャルシリコンウェーハは、そのエピタキシャル層表面には欠陥はほぼ観察されなかった。
【００５１】
このように、シリコンウェーハ内部への確実なBMD形成とエピタキシャル層への欠陥発生を抑制することを両立するためには、エピタキンャル層形成前に、カーボンが添加されたシリコンウェーハに対して一旦、低温熱処理により酸素析出核をウェーハ全体に均一に形成させた後、中温熱処理を行ってシリコンウェーハ表面の酸素析出核を収縮、溶解させると同時に、ウェーハ内部の酸素析出核を成長させることで、ウェーハ内部にBMDを顕在化させることが必要であることが分かる。
【００５２】
【発明の効果】
この発明は、CZ法によりカーボンが添加された単結晶シリコンインゴットあるいはインゴットから切り出されたシリコンウェーハに特定の低温熱処理を施し、その後シリコンウェーハに特定の中温熱処理を施した後、エピタキシャル成長処理を行うことにより、短時間でウェーハ内部にBMDを確実に顕在化させることができ、IG能に優れたエピタキシャルシリコンウェーハを得ることができる。
【００５３】
この発明は、従来IG処理されたシリコンウェーハにエピタキシャル成長処理を施すと、ウェーハ内部のBMDが大幅に低下するという根本的な問題を解消することができるものである。
【００５４】
また、この発明で得られたエピタキシャルシリコンウェーハは、ウェーハ内部に強固にBMDが形成されていることから、デバイスプロセス中に発生する汚染を確実にゲッタリングでき、デバイスの信頼性が向上することはもちろんのこと、BMD密度にばらつきがなく、デバイスプロセスの熱処理を受けてもエピタキシャル層に欠陥が発生しない効果を有し、飛躍的にデバイスの信頼性を向上させるものである。
【図面の簡単な説明】
【図１】カーボンを添加した単結晶シリコンの酸素析出量の温度依存性を示すグラフである。
【図２】種々熱処理条件で処理したエピタキシャルシリコンウェーハ表面の欠陥密度をインゴット直胴部頭部よりの距離との関係で示すグラフである。
【図３】種々熱処理条件で処理したエピタキシャルシリコンウェーハ表面の欠陥密度をインゴット直胴部頭部よりの距離との関係で示すグラフである。

Claims

不純物としてカーボンを導入成長したCZ法によるシリコンウェーハに対する、450〜600℃の温度で1時間〜24時間の熱処理工程と、850〜1050℃の温度で30分〜4時間の熱処理工程と、エピタキシャル成長による成膜工程を含むエピタキシャルシリコンウェーハの製造方法。
不純物としてカーボンを導入成長したCZ法による単結晶シリコンインゴットに対する450〜600℃の温度で1時間〜24時間の熱処理工程と、加工後のシリコンウェーハに対する、850〜1050℃の温度で30分〜4時間の熱処理工程、エピタキシャル成長による成膜工程を含むエピタキシャルシリコンウェーハの製造方法。
前記単結晶シリコン中の炭素濃度が0.3〜3×10¹⁷atoms/cm³である請求項1又は請求項2記載のエピタキシャルシリコンウェーハの製造方法。
前記450〜600℃の熱処理工程を不活性ガス雰囲気で行う請求項1又は請求項2に記載のエピタキシャルシリコンウェーハの製造方法。
前記850〜1050℃の熱処理工程を酸素及び/又は不活性ガス雰囲気で行う請求項1又は請求項2に記載のエピタキシャルシリコンウェーハの製造方法。
前記成膜工程は1100℃以上で2分〜1時間行う請求項1又は請求項2に記載のエピタキシャルシリコンウェーハの製造方法。