JPS62219529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62219529A JPS62219529A JP6156886A JP6156886A JPS62219529A JP S62219529 A JPS62219529 A JP S62219529A JP 6156886 A JP6156886 A JP 6156886A JP 6156886 A JP6156886 A JP 6156886A JP S62219529 A JPS62219529 A JP S62219529A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- several hours
- epitaxial
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 abstract description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 10
- 239000001301 oxygen Substances 0.000 abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000005247 gettering Methods 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 abstract description 4
- 239000002344 surface layer Substances 0.000 abstract description 4
- 239000011261 inert gas Substances 0.000 abstract description 2
- 239000010802 sludge Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 239000002244 precipitate Substances 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 150000002926 oxygen Chemical class 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基板上に成長させたエピタキシャル層
を有し、その界面の一部に埋込拡散層が設けられる半導
体装置の製造方法に関する。
を有し、その界面の一部に埋込拡散層が設けられる半導
体装置の製造方法に関する。
従来、エピタキシャル層を用いる半導体装置はバイポー
ラデバイスが主でありたが、近年ランチアップ防止のた
め０ＭＯ３にも使用されたり、良品率、特性の向上のた
めＤ−ＲＡＭ等にも使用されている。特にＢｌ−０ＭＯ
３では、はとんどエピタキシャル層が用いられている。 ところが０ＭＯ８やＢｉ−０ＭＯ３では、ウェル形成に
おける１１５０℃以上で数時間ないし数十時間に及ぶ高
温熱処理が原因となり、表面近傍に欠陥層が発生し、リ
ーク電流増加、良品率の低下をまねく事があった。 この欠陥は、引上法によって作成されたＣＺ結晶中に存
在する酸素濃度と関連があり、酸素濃度が高すぎると過
飽、和の酸素がウェル形成における高温熱処理によりエ
ピタキシャル層の表面に拡散し、析出したものといわれ
ている。この欠陥を除去するため従来は、例えば日経マ
グロウヒル社版、徳山、橋本ほか著ｒＭＯ３Ｌｓ１製造
技術」 （昭６０年）５８〜５９ページに記載されてい
るイントリンシック・ゲッタリング（ＩＧ）処理と呼ば
れる無欠陥層形成処理を行った半導体基板を使用してい
た。 しかしＩＣ処理には、１１００℃以上の高温で数時間。 続いて６００〜８００℃の低温で十数時間、さらに１０
００℃程度で十数時間の熱処理を行う必要があり、原価
の上昇の原因となっていた。
ラデバイスが主でありたが、近年ランチアップ防止のた
め０ＭＯ３にも使用されたり、良品率、特性の向上のた
めＤ−ＲＡＭ等にも使用されている。特にＢｌ−０ＭＯ
３では、はとんどエピタキシャル層が用いられている。 ところが０ＭＯ８やＢｉ−０ＭＯ３では、ウェル形成に
おける１１５０℃以上で数時間ないし数十時間に及ぶ高
温熱処理が原因となり、表面近傍に欠陥層が発生し、リ
ーク電流増加、良品率の低下をまねく事があった。 この欠陥は、引上法によって作成されたＣＺ結晶中に存
在する酸素濃度と関連があり、酸素濃度が高すぎると過
飽、和の酸素がウェル形成における高温熱処理によりエ
ピタキシャル層の表面に拡散し、析出したものといわれ
ている。この欠陥を除去するため従来は、例えば日経マ
グロウヒル社版、徳山、橋本ほか著ｒＭＯ３Ｌｓ１製造
技術」 （昭６０年）５８〜５９ページに記載されてい
るイントリンシック・ゲッタリング（ＩＧ）処理と呼ば
れる無欠陥層形成処理を行った半導体基板を使用してい
た。 しかしＩＣ処理には、１１００℃以上の高温で数時間。 続いて６００〜８００℃の低温で十数時間、さらに１０
００℃程度で十数時間の熱処理を行う必要があり、原価
の上昇の原因となっていた。
本発明は、上記の問題を解決するためになされたもので
、基板上に形成されたエピタキシャル層に高温処理を施
した際生ずる表面欠陥を低減させるための処理に要する
費用を低減することを目的とする。
、基板上に形成されたエピタキシャル層に高温処理を施
した際生ずる表面欠陥を低減させるための処理に要する
費用を低減することを目的とする。
本発明は、一導電型のＣＺ結晶よりなる半導体基板の一
面から選択的に不純物を導入して他導電型の領域を形成
した後、その半導体基板を非酸化性雰囲気中で１１００
℃以上の温度で１ないし数時間。 ６００〜８００℃の温度で１ないし数時間、さらに約１
０００℃の温度で１ないし数時間順次熱処理を施し、次
いで基板表面上にエピタキシャル層を成長せしめるもの
で、埋込不純物層のドライブイン拡散工程を兼ねて基板
中の過飽和酸素を減少させ、さらに不純物層中に酸素析
出による欠陥層を構成することにより、その後のエピタ
キシャル成長後の高温熱処理を行っても過飽和酸素が表
面層に拡散する事がなくなり、かつ析出物層による汚染
不純物のゲッタリング効果により表面欠陥が低減できて
上記の目的を達成できる。
面から選択的に不純物を導入して他導電型の領域を形成
した後、その半導体基板を非酸化性雰囲気中で１１００
℃以上の温度で１ないし数時間。 ６００〜８００℃の温度で１ないし数時間、さらに約１
０００℃の温度で１ないし数時間順次熱処理を施し、次
いで基板表面上にエピタキシャル層を成長せしめるもの
で、埋込不純物層のドライブイン拡散工程を兼ねて基板
中の過飽和酸素を減少させ、さらに不純物層中に酸素析
出による欠陥層を構成することにより、その後のエピタ
キシャル成長後の高温熱処理を行っても過飽和酸素が表
面層に拡散する事がなくなり、かつ析出物層による汚染
不純物のゲッタリング効果により表面欠陥が低減できて
上記の目的を達成できる。
第１図は本発明の一実施例のエピタキシャル層形成まで
の工程を順次示す。第１図（ａ）には、ＣＺ単結晶から
切り出されたＰ型半導体基板１の表面に酸化膜２を成長
させ、フォトリソグラフィ法により窓２１を明け、そこ
にＮ型不純物３をイオン注入等により導入した図を示す
、なお半導体基板１には、微小欠陥４が内在している。 第２図（ｂ）には、酸化膜２を除去後、不活性ガス雰囲
気中で１１００℃以上の高温で数時間熱処理した図を示
す。この高温処理によりＮ型層５が形成されるとともに
基板１の表面層２〜６−には、デヌーデッドゾーンと呼
ばれる酸素濃度の低い無欠陥層６が形成されて理により
析出核７が形成された状態を第２図（Ｃ１に示す。次に
第２図（ｄ）に示すように、Ｎ型エピタキシャル層９を
成長させる。このエピタキシャル層９成長前に、さらに
１０００℃付近で数時間熱処理することにより、析出核
７が酸素を集めて析出物８に成長する。同時に汚染不純
物や微小欠陥に対するゲッタリング効果が増大する。こ
うして形成されたウェハでは、基板１とエピタキシャル
層９の間に無欠陥層６ができるが、生じた埋込拡散層５
の中は基板１と比較すると、大量の析出物８が形成され
ている。これは、イオン注入等により不純物を導入した
ため、析出核が多数発生したためである。ゲッタリング
効果は析出物の量と相関があり、埋込層５の真上の方が
ゲッタリング効果が大きい、このようにエピタキシャル
層９と基板１の界面に無酸素の無欠陥層６ができるため
、エピタキシャル層には酸素が拡散せず、従ってこのあ
と第２図に示すようなＰウェル１０形成のための１１５
０℃以上の高温熱処理によってもウェハ表面に欠陥層が
生ずることがない。
の工程を順次示す。第１図（ａ）には、ＣＺ単結晶から
切り出されたＰ型半導体基板１の表面に酸化膜２を成長
させ、フォトリソグラフィ法により窓２１を明け、そこ
にＮ型不純物３をイオン注入等により導入した図を示す
、なお半導体基板１には、微小欠陥４が内在している。 第２図（ｂ）には、酸化膜２を除去後、不活性ガス雰囲
気中で１１００℃以上の高温で数時間熱処理した図を示
す。この高温処理によりＮ型層５が形成されるとともに
基板１の表面層２〜６−には、デヌーデッドゾーンと呼
ばれる酸素濃度の低い無欠陥層６が形成されて理により
析出核７が形成された状態を第２図（Ｃ１に示す。次に
第２図（ｄ）に示すように、Ｎ型エピタキシャル層９を
成長させる。このエピタキシャル層９成長前に、さらに
１０００℃付近で数時間熱処理することにより、析出核
７が酸素を集めて析出物８に成長する。同時に汚染不純
物や微小欠陥に対するゲッタリング効果が増大する。こ
うして形成されたウェハでは、基板１とエピタキシャル
層９の間に無欠陥層６ができるが、生じた埋込拡散層５
の中は基板１と比較すると、大量の析出物８が形成され
ている。これは、イオン注入等により不純物を導入した
ため、析出核が多数発生したためである。ゲッタリング
効果は析出物の量と相関があり、埋込層５の真上の方が
ゲッタリング効果が大きい、このようにエピタキシャル
層９と基板１の界面に無酸素の無欠陥層６ができるため
、エピタキシャル層には酸素が拡散せず、従ってこのあ
と第２図に示すようなＰウェル１０形成のための１１５
０℃以上の高温熱処理によってもウェハ表面に欠陥層が
生ずることがない。
本発明によれば、エピタキシャル層の表面欠陥の生成を
防ぐためのイントリンシック・ゲラクリングをエピタキ
シャル成長前の埋込拡散層形成工程を兼ねて行うことに
より、従来のエピタキシャル成長後のＩＣ処理にくらべ
て短時間で効果をあげることができ、酸素濃度の高いＣ
２結晶を用いての０ＭＯ３，Ｂｉ−０ＭＯ３製造におけ
る工数低減、特性改良が同時に行われ、原価低減が可能
になる。
防ぐためのイントリンシック・ゲラクリングをエピタキ
シャル成長前の埋込拡散層形成工程を兼ねて行うことに
より、従来のエピタキシャル成長後のＩＣ処理にくらべ
て短時間で効果をあげることができ、酸素濃度の高いＣ
２結晶を用いての０ＭＯ３，Ｂｉ−０ＭＯ３製造におけ
る工数低減、特性改良が同時に行われ、原価低減が可能
になる。
【図面の簡単な説明】
第１図は本発明の一実施例におけるエピタキシャル層形
成までの工程を順次示す断面図、第２図はＰウェル形成
工程を示す断面図である。
成までの工程を順次示す断面図、第２図はＰウェル形成
工程を示す断面図である。
Claims (1)
- １）半導体基板上に成長させたエピタキシャル層を有し
、基板とエピタキシャル層の界面の一部に埋込拡散層が
設けられるものの製造のために、一導電型のＣＺ結晶よ
りなる半導体基板の一面から選択的に不純物を導入して
他導電型の領域を形成したのち、非酸化性雰囲気中で１
１００℃以上の温度で１ないし数時間、６００〜８００
℃の温度で１ないし数時間、さらに約１０００℃の温度
で１ないし数時間順次熱処理を施し、次いで基板表面上
にエピタキシャル層を成長せしめることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156886A JPS62219529A (ja) | 1986-03-19 | 1986-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156886A JPS62219529A (ja) | 1986-03-19 | 1986-03-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219529A true JPS62219529A (ja) | 1987-09-26 |
Family
ID=13174855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6156886A Pending JPS62219529A (ja) | 1986-03-19 | 1986-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219529A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355959A (ja) * | 1990-08-30 | 1992-12-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11145146A (ja) * | 1997-11-10 | 1999-05-28 | Nec Corp | 半導体基板及びその製造方法 |
| WO2013153724A1 (ja) * | 2012-04-12 | 2013-10-17 | 信越半導体株式会社 | エピタキシャルウェーハとその製造方法 |
-
1986
- 1986-03-19 JP JP6156886A patent/JPS62219529A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355959A (ja) * | 1990-08-30 | 1992-12-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11145146A (ja) * | 1997-11-10 | 1999-05-28 | Nec Corp | 半導体基板及びその製造方法 |
| WO2013153724A1 (ja) * | 2012-04-12 | 2013-10-17 | 信越半導体株式会社 | エピタキシャルウェーハとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPS62219529A (ja) | 半導体装置の製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPS6326541B2 (ja) | ||
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPH023539B2 (ja) | ||
| JPH0479228A (ja) | 半導体層の形成方法 | |
| JP3086836B2 (ja) | 半導体装置の製造方法 | |
| KR0154191B1 (ko) | 반도체 소자의 무결점 영역 형성방법 | |
| JPH1192300A (ja) | 半導体基板の製造方法 | |
| JPH0350737A (ja) | 半導体装置の製造方法 | |
| JPS60198736A (ja) | 半導体装置の製造方法 | |
| JPS5885537A (ja) | 半導体装置の製造方法 | |
| JPS6089931A (ja) | 半導体装置の製造方法 | |
| JPS61174197A (ja) | エピタキシヤル・ウエ−ハの製造方法 | |
| JPH04328845A (ja) | 半導体装置の製造方法 | |
| JPH0878427A (ja) | 半導体基板及びその製造方法 | |
| JPH02284427A (ja) | 半導体基板の処理方法 |