JPH02284427A - 半導体基板の処理方法 - Google Patents
半導体基板の処理方法Info
- Publication number
- JPH02284427A JPH02284427A JP10567189A JP10567189A JPH02284427A JP H02284427 A JPH02284427 A JP H02284427A JP 10567189 A JP10567189 A JP 10567189A JP 10567189 A JP10567189 A JP 10567189A JP H02284427 A JPH02284427 A JP H02284427A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- gettering
- semiconductor substrate
- hours
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000005247 gettering Methods 0.000 claims abstract description 19
- 238000005498 polishing Methods 0.000 claims abstract description 10
- 230000007547 defect Effects 0.000 claims description 13
- 239000002244 precipitate Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000002253 acid Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000006061 abrasive grain Substances 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体基板の処理方法、特にイントリンシッ
クゲッタリング処理を施したシリコンウェハの処理方法
に関する。
クゲッタリング処理を施したシリコンウェハの処理方法
に関する。
[発明の概要]
本発明は、半導体基板の処理方法において、熱処理によ
り半導体基板に内部欠陥を発生はせるゲッタリング工程
と、市1記半導体基板の素子形成面表面を研磨し、前記
ゲッタリングにより発生した表面析出物を除去する工程
を備えたことにより、 高品位の基板表面を得ることが出来、半導体デバイスの
製造における歩留低下を防止するようにしたものである
。
り半導体基板に内部欠陥を発生はせるゲッタリング工程
と、市1記半導体基板の素子形成面表面を研磨し、前記
ゲッタリングにより発生した表面析出物を除去する工程
を備えたことにより、 高品位の基板表面を得ることが出来、半導体デバイスの
製造における歩留低下を防止するようにしたものである
。
[従来の技術]
通常、デバイス製造工程途中において、若しくは出発材
料の状態で、デバイスの特性の向−1−や歩留りの向上
のためにゲッタリング処理が行なわれている。特に、近
年、月刊Sem1conductor World19
87.1の第88頁〜第96頁に記載されているように
、超LSIデバイスの高集積化に伴なって、イントリン
シックゲッタリング技術が、デバイスプロセスの実用的
な欠陥制御法として定着している。このイントリンシッ
クゲッタリング法では、基板シリコン中に含有されてい
る酸素の濃度が関連している。結晶成長時に、ルツボや
雰囲気から混入し、シリコン中に溶解している週刊の酸
素は熱処理によって結晶内部に析出し、その周囲に0.
1〜1μm程度の大きさの欠陥を形成する。それにより
結晶格子には歪が生じ、ゲッタリング中心として作用す
るようになる。
料の状態で、デバイスの特性の向−1−や歩留りの向上
のためにゲッタリング処理が行なわれている。特に、近
年、月刊Sem1conductor World19
87.1の第88頁〜第96頁に記載されているように
、超LSIデバイスの高集積化に伴なって、イントリン
シックゲッタリング技術が、デバイスプロセスの実用的
な欠陥制御法として定着している。このイントリンシッ
クゲッタリング法では、基板シリコン中に含有されてい
る酸素の濃度が関連している。結晶成長時に、ルツボや
雰囲気から混入し、シリコン中に溶解している週刊の酸
素は熱処理によって結晶内部に析出し、その周囲に0.
1〜1μm程度の大きさの欠陥を形成する。それにより
結晶格子には歪が生じ、ゲッタリング中心として作用す
るようになる。
従来、このイントリンシックゲッタリング(以下TGと
称する)工程を備える半導体基板の処理方法としては、
シリコン結晶引上げを行なった後、スライシングを行な
ってウェハを形成し、次に、遊離砥粒による両面研磨(
ラッピング)処理を施し、さらに、酸エツチングによる
両面の加工歪層の除去(エツチング工程)を行なって第
3図Aに示ずようなウェハlを形成し、次に第3図Bに
示すように、片面(又は両面)の鏡面研磨(ポリッシン
グ工程)を施し、そして、第3図Cに示すIG処理を行
なってウェハl内部に欠陥層を作りゲッタリング部1a
としている。
称する)工程を備える半導体基板の処理方法としては、
シリコン結晶引上げを行なった後、スライシングを行な
ってウェハを形成し、次に、遊離砥粒による両面研磨(
ラッピング)処理を施し、さらに、酸エツチングによる
両面の加工歪層の除去(エツチング工程)を行なって第
3図Aに示ずようなウェハlを形成し、次に第3図Bに
示すように、片面(又は両面)の鏡面研磨(ポリッシン
グ工程)を施し、そして、第3図Cに示すIG処理を行
なってウェハl内部に欠陥層を作りゲッタリング部1a
としている。
[発明が解決しようとする課題]
しかしながら、このような従来の半導体基板の処理方法
にあっては、IG処理において、先ず高温での酸素の外
方拡散による無欠陥層の形成、次に低温での核形成、中
、高温での欠陥サイズの増大の順序での熱処理か行なわ
れるため、ウェハ1表面に析出物2等が発生する問題点
がある。
にあっては、IG処理において、先ず高温での酸素の外
方拡散による無欠陥層の形成、次に低温での核形成、中
、高温での欠陥サイズの増大の順序での熱処理か行なわ
れるため、ウェハ1表面に析出物2等が発生する問題点
がある。
また、このような析出物等をウェハ製造工程で除去する
ことは困難であり、歩留低下を来していた。
ことは困難であり、歩留低下を来していた。
本発明は、このような従来の問題点に着目して創案され
たものであって、高品位のシリコン面を有し、デバイス
製造における歩留の低下を防止する半導体基板の処理方
法を得んとするものである。
たものであって、高品位のシリコン面を有し、デバイス
製造における歩留の低下を防止する半導体基板の処理方
法を得んとするものである。
[課題を解決するための手段]
そこで、本発明は、熱処理により半導体基板に内部欠陥
を発生させるゲッタリング工程と、l’jl iig半
導体基板の素子形成面表面を研磨し、前記ゲッタリング
により発生した表面析出物を除去する二l二程を備えた
ことを、その解決手段としている。
を発生させるゲッタリング工程と、l’jl iig半
導体基板の素子形成面表面を研磨し、前記ゲッタリング
により発生した表面析出物を除去する二l二程を備えた
ことを、その解決手段としている。
[作用]
ゲッタリング工程における熱処理により発生した半導体
基板表面の析出物は、研磨により除去されるため、基板
表面が高品位化される。
基板表面の析出物は、研磨により除去されるため、基板
表面が高品位化される。
[実施例〕
以下、本発明に係る半導体装置の処理方法の詳細を図面
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
本実施例においては、第2図に示すように、シリコン基
板の処理を、結晶用」二げ工程、スライシング工程、酸
エツチング工程、TG処理工程、ポリッシング工程の順
序で行なうものである。
板の処理を、結晶用」二げ工程、スライシング工程、酸
エツチング工程、TG処理工程、ポリッシング工程の順
序で行なうものである。
先ず、結晶引上げ工程において、ルツボ内のシリコン原
料を加熱により溶かし、」一方より単結晶シーズ(種)
を融液につけ、充分なじませた後、回転させながらゆっ
くり引き上げ、融液を固体化させながらシリコン単結晶
を成長させC7,結晶を得る。このC7,結晶は、はぼ
1.4〜]、8XIOI8cm−3の酸化原子を含んで
いる。
料を加熱により溶かし、」一方より単結晶シーズ(種)
を融液につけ、充分なじませた後、回転させながらゆっ
くり引き上げ、融液を固体化させながらシリコン単結晶
を成長させC7,結晶を得る。このC7,結晶は、はぼ
1.4〜]、8XIOI8cm−3の酸化原子を含んで
いる。
次に、スライシング工程にてC7,結晶をダイヤモンド
ブレードによる切断を行なう。
ブレードによる切断を行なう。
その後、ラッピング工程において遊離砥粒によりウェハ
1の両面研磨を行ない、次に、酸工・ソチング工程にて
ウェハI両面の加工歪層を除去する。
1の両面研磨を行ない、次に、酸工・ソチング工程にて
ウェハI両面の加工歪層を除去する。
そして、内部欠陥を発生させるゲッタリングとしてのI
G処理工程において、先ず、非酸化性雰囲気を用いて1
100°C−1200℃の温度で数時間の高温処理を施
し、次に、650℃〜700℃の温度で10〜16時間
の低温処理を施し、ざらに、約l000℃の温度で16
時間の中温処理を施して第1図Aに示すように、ウェハ
Iの内部にゲッタリング部+aを形成する。」1記した
CZ結晶の酸素濃度(+ 、8 X I O18cm−
3)は、1300℃以上でのシリコン結晶における酸素
の固溶度であって、それ以上の温度では酸素の過飽和と
なる。従って、熱処理を行えば、第1図Aに示すように
、酸素は析出し、析出物を作ると共に、積層欠陥や転位
などの微小欠陥を誘起する。し、かじ、素子等を形成す
るウェハ1の表面領域には欠陥は発生してほしくないた
め、酸素を析出させる熱処理の前に、予め非酸化性雰囲
気でアニールを行なった。このため、ウェハ1の素子形
成領域には欠陥が発生しない。しかし、ウェハ1表面に
は、第1図Aに示すように、析出物2が発生する。
G処理工程において、先ず、非酸化性雰囲気を用いて1
100°C−1200℃の温度で数時間の高温処理を施
し、次に、650℃〜700℃の温度で10〜16時間
の低温処理を施し、ざらに、約l000℃の温度で16
時間の中温処理を施して第1図Aに示すように、ウェハ
Iの内部にゲッタリング部+aを形成する。」1記した
CZ結晶の酸素濃度(+ 、8 X I O18cm−
3)は、1300℃以上でのシリコン結晶における酸素
の固溶度であって、それ以上の温度では酸素の過飽和と
なる。従って、熱処理を行えば、第1図Aに示すように
、酸素は析出し、析出物を作ると共に、積層欠陥や転位
などの微小欠陥を誘起する。し、かじ、素子等を形成す
るウェハ1の表面領域には欠陥は発生してほしくないた
め、酸素を析出させる熱処理の前に、予め非酸化性雰囲
気でアニールを行なった。このため、ウェハ1の素子形
成領域には欠陥が発生しない。しかし、ウェハ1表面に
は、第1図Aに示すように、析出物2が発生する。
そこで、次に、ポリッシング工程を行ない、ウェハ1を
鏡面研磨(メカノ・ケミカルポリッシング)して、」1
記析出物2を完全に除去する。
鏡面研磨(メカノ・ケミカルポリッシング)して、」1
記析出物2を完全に除去する。
以上、実施例にって説明したか、本発明は、その方法の
要旨に不随して各種の設計変更が可能である。
要旨に不随して各種の設計変更が可能である。
第1図A及び第1図Bは本発明に係る半導体基板の処理
方法の実施例を示ず工程図、第2図は本実施例の工程を
示すフローチャート、第3図Δ〜第3図Cは従来例の工
程図である。 l・・・ウェハ(半導体基板)、1a・・ゲッタリング
(内部欠陥)、2・・・析出物。 [発明の効果] 以」二の説明から明らかなように、本発明に係る半導体
基板の処理方法にあっては、熱処理により半導体基板に
内部欠陥を発生させるゲッタリング工程と、前記半導体
基板の素子形成面表面を研磨し、前記ゲッタリングによ
り発生した表面析出物を除去する工程を備えたことによ
り、基板表面を高品位なものとして、各種の半導体装置
の特性を向」ニし得る効果があり、また歩留りの低下を
防止する効果がある。 本突脂イ列の1零!を示すフローチャ斗第2図 従来イ列の工程図 第8図△ イA1 果 イ列 第3図B 旋 釆 4タリ
方法の実施例を示ず工程図、第2図は本実施例の工程を
示すフローチャート、第3図Δ〜第3図Cは従来例の工
程図である。 l・・・ウェハ(半導体基板)、1a・・ゲッタリング
(内部欠陥)、2・・・析出物。 [発明の効果] 以」二の説明から明らかなように、本発明に係る半導体
基板の処理方法にあっては、熱処理により半導体基板に
内部欠陥を発生させるゲッタリング工程と、前記半導体
基板の素子形成面表面を研磨し、前記ゲッタリングによ
り発生した表面析出物を除去する工程を備えたことによ
り、基板表面を高品位なものとして、各種の半導体装置
の特性を向」ニし得る効果があり、また歩留りの低下を
防止する効果がある。 本突脂イ列の1零!を示すフローチャ斗第2図 従来イ列の工程図 第8図△ イA1 果 イ列 第3図B 旋 釆 4タリ
Claims (1)
- (1)熱処理により半導体基板に内部欠陥を発生させる
ゲッタリング工程と、 前記半導体基板の素子形成面表面を研磨し、前記ゲッタ
リングにより発生した表面析出物を除去する工程を備え
たことを特徴とする半導体基板の処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10567189A JPH02284427A (ja) | 1989-04-25 | 1989-04-25 | 半導体基板の処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10567189A JPH02284427A (ja) | 1989-04-25 | 1989-04-25 | 半導体基板の処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02284427A true JPH02284427A (ja) | 1990-11-21 |
Family
ID=14413905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10567189A Pending JPH02284427A (ja) | 1989-04-25 | 1989-04-25 | 半導体基板の処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02284427A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065611A (ja) * | 1992-06-16 | 1994-01-14 | Mitsubishi Materials Corp | シリコンウェーハの製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6120337A (ja) * | 1984-07-09 | 1986-01-29 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-04-25 JP JP10567189A patent/JPH02284427A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6120337A (ja) * | 1984-07-09 | 1986-01-29 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065611A (ja) * | 1992-06-16 | 1994-01-14 | Mitsubishi Materials Corp | シリコンウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3412636B2 (ja) | 珪素ウェーハの処理方法 | |
JP2726583B2 (ja) | 半導体基板 | |
KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
JPH04163920A (ja) | Si基板の製造方法 | |
JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
JP3172389B2 (ja) | シリコンウエーハの製造方法 | |
JPH0518254B2 (ja) | ||
JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
JPH02284427A (ja) | 半導体基板の処理方法 | |
JPS5821829A (ja) | 半導体装置の製造方法 | |
JP2779556B2 (ja) | エピタキシャル基板およびその製造方法 | |
JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JPH06310517A (ja) | 半導体基板及びその製造方法 | |
JPH0119265B2 (ja) | ||
JPS6344720B2 (ja) | ||
JPS58138034A (ja) | 半導体装置の製造方法 | |
JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
JPH023539B2 (ja) | ||
JPS60148127A (ja) | 半導体基板の製造方法 | |
JPS60176241A (ja) | 半導体基板の製造方法 | |
JP2004221435A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
JPH04273128A (ja) | 半導体ウエハの製造方法および半導体集積回路装置 | |
JP3171308B2 (ja) | シリコンウエーハ及びその製造方法 |