JP3203740B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3203740B2 JP3203740B2 JP03379992A JP3379992A JP3203740B2 JP 3203740 B2 JP3203740 B2 JP 3203740B2 JP 03379992 A JP03379992 A JP 03379992A JP 3379992 A JP3379992 A JP 3379992A JP 3203740 B2 JP3203740 B2 JP 3203740B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- gettering
- carbon
- region
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、更に詳しくは、エクストリンシックゲ
ッタリング技術に係わる。
製造方法に関し、更に詳しくは、エクストリンシックゲ
ッタリング技術に係わる。
【０００２】
【従来の技術】ゲッタリングは、デバイス製造工程途中
において、あるいは出発材料の状態でシリコンウエハに
ある種の処理を行ない、素子形成領域にある欠陥を除去
したり、有害な不純物を不活性化させる能力をもたせる
技術である。現在の半導体デバイスの製造工程は、クラ
ス１００以下の超クリーンルーム内で行われているが、
ガス，水や装置などからの不純物汚染はある程度避けら
れず、時としてウエハ表面で１０12ａｔｍｓ／ｃｍ2に
も達する。そして、電界効果トランジスタ（ＦＥＴ）や
電荷結合形撮像素子（ＣＣＤ）が形成される素子活性領
域に、これら不純物や欠陥などが存在すると素子の電気
特性が著しく低下する。従って、高品質の半導体デバイ
スを歩留り良く製造するためには、上記不純物や欠陥を
制御あるいは除去し、素子活性領域を清浄化する必要が
ある。この目的で行われるのがゲッタリング技術であ
り、エクストリンシックゲッタリング（ＥＧ）とイント
リンシックゲッタリング（ＩＧ）に大別される。
において、あるいは出発材料の状態でシリコンウエハに
ある種の処理を行ない、素子形成領域にある欠陥を除去
したり、有害な不純物を不活性化させる能力をもたせる
技術である。現在の半導体デバイスの製造工程は、クラ
ス１００以下の超クリーンルーム内で行われているが、
ガス，水や装置などからの不純物汚染はある程度避けら
れず、時としてウエハ表面で１０12ａｔｍｓ／ｃｍ2に
も達する。そして、電界効果トランジスタ（ＦＥＴ）や
電荷結合形撮像素子（ＣＣＤ）が形成される素子活性領
域に、これら不純物や欠陥などが存在すると素子の電気
特性が著しく低下する。従って、高品質の半導体デバイ
スを歩留り良く製造するためには、上記不純物や欠陥を
制御あるいは除去し、素子活性領域を清浄化する必要が
ある。この目的で行われるのがゲッタリング技術であ
り、エクストリンシックゲッタリング（ＥＧ）とイント
リンシックゲッタリング（ＩＧ）に大別される。
【０００３】イントリンシックゲッタリングは、結晶中
の酸素濃度の比較的高いシリコンウエハを用い、特定の
熱処理を行なうことで、酸素が結晶内で析出し、この析
出に伴なって微小欠陥（ＳｉＯ2析出物，積層欠陥な
ど）が形成されてゲッタリング層となり、プロセス中に
混入する重金属不純物を捕獲（ゲッタ）すると同時に、
素子を形成する表面近傍に無欠陥層を形成する方法であ
る。このイントリンシックゲッタリング（ＩＧ）は、一
般にエクストリンシックゲッタリング（ＥＧ）に比べ持
続性が良い。図５は、このイントリンシックゲッタリン
グを施して、シリコンウエハ１の内部（表裏面の中間
部）に高密度欠陥領域でなるゲッタリング層１Ａを形成
し、シリコンウエハ１表面にエピタキシャル層２を形成
した例を示している。
の酸素濃度の比較的高いシリコンウエハを用い、特定の
熱処理を行なうことで、酸素が結晶内で析出し、この析
出に伴なって微小欠陥（ＳｉＯ2析出物，積層欠陥な
ど）が形成されてゲッタリング層となり、プロセス中に
混入する重金属不純物を捕獲（ゲッタ）すると同時に、
素子を形成する表面近傍に無欠陥層を形成する方法であ
る。このイントリンシックゲッタリング（ＩＧ）は、一
般にエクストリンシックゲッタリング（ＥＧ）に比べ持
続性が良い。図５は、このイントリンシックゲッタリン
グを施して、シリコンウエハ１の内部（表裏面の中間
部）に高密度欠陥領域でなるゲッタリング層１Ａを形成
し、シリコンウエハ１表面にエピタキシャル層２を形成
した例を示している。
【０００４】他の一つの方法は、エクストリンシックゲ
ッタリング（ＥＧ）である。この方法は、ウエハ裏面に
意図的に加工キズや、ＣＶＤ多結晶層などを形成してゲ
ッタリング層としたものであり、上記したイントリンシ
ックゲッタリングと同様の効果を奏する。図６は、この
エクストリンシックゲッタリングを施した例を示してお
り、シリコンウエハ１の裏面に、意図的に多結晶シリコ
ン膜３とＳｉＯ2膜４をＣＶＤ法にて形成してゲッタリ
ング層となし、シリコンウエハ１の表面にエピタキシャ
ル層２を成長させた例を示している。
ッタリング（ＥＧ）である。この方法は、ウエハ裏面に
意図的に加工キズや、ＣＶＤ多結晶層などを形成してゲ
ッタリング層としたものであり、上記したイントリンシ
ックゲッタリングと同様の効果を奏する。図６は、この
エクストリンシックゲッタリングを施した例を示してお
り、シリコンウエハ１の裏面に、意図的に多結晶シリコ
ン膜３とＳｉＯ2膜４をＣＶＤ法にて形成してゲッタリ
ング層となし、シリコンウエハ１の表面にエピタキシャ
ル層２を成長させた例を示している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
たイントリンシックゲッタリングは、ＭＣＺ−Ｓｉ結晶
のように酸素濃度が低い（＜２５ｐｐｍａ）と結晶内部
に微小欠陥を形成することができず、このため、ウエハ
裏面にリン（Ｐ）拡散（リンの高濃度拡散により転位を
形成しゲッタサイトとする）や、多結晶シリコン形成
（多結晶シリコンと基板単結晶シリコンとの間のストレ
スで転位を形成しゲッタサイトとする）によるエクスト
リンシックゲッタリングが一般に使用されている。しか
しながら、このようなエクストリンシックゲッタリング
は、素子形成プロセス中に歪が緩和されたりしてゲッタ
能力の持続性に問題がある。
たイントリンシックゲッタリングは、ＭＣＺ−Ｓｉ結晶
のように酸素濃度が低い（＜２５ｐｐｍａ）と結晶内部
に微小欠陥を形成することができず、このため、ウエハ
裏面にリン（Ｐ）拡散（リンの高濃度拡散により転位を
形成しゲッタサイトとする）や、多結晶シリコン形成
（多結晶シリコンと基板単結晶シリコンとの間のストレ
スで転位を形成しゲッタサイトとする）によるエクスト
リンシックゲッタリングが一般に使用されている。しか
しながら、このようなエクストリンシックゲッタリング
は、素子形成プロセス中に歪が緩和されたりしてゲッタ
能力の持続性に問題がある。
【０００６】本発明は、このような従来のエクストリン
シックゲッタリングの問題点に着目して創案されたもの
であり、持続性の高いゲッタ能力を有する半導体装置及
びその製造方法を得んとするものである。
シックゲッタリングの問題点に着目して創案されたもの
であり、持続性の高いゲッタ能力を有する半導体装置及
びその製造方法を得んとするものである。
【０００７】
【課題を解決するための手段】そこで、本発明は、半導
体ウエハの裏面にエクストリンシックゲッタリング層を
形成し、該エクストリンシックゲッタリング層と素子形
成領域との間に酸素析出核となる元素の注入領域が形成
された半導体ウエハの素子活性（形成）領域に素子を形
成したことを、その解決手段としている。
体ウエハの裏面にエクストリンシックゲッタリング層を
形成し、該エクストリンシックゲッタリング層と素子形
成領域との間に酸素析出核となる元素の注入領域が形成
された半導体ウエハの素子活性（形成）領域に素子を形
成したことを、その解決手段としている。
【０００８】
【作用】半導体ウエハに形成した、酸素析出核となる元
素の注入領域は、酸素析出に伴ない、ＳｉＯ2析出物，
積層欠陥などで成る微小欠陥をウエハ内に形成させる。
この微小欠陥は、半導体ウエハに施すプロセス中に混入
する重金属不純物等をゲッタする作用があり、エクスト
リンシックゲッタリング層のゲッタ作用に加え、半導体
装置のゲッタ能力の持続性を高める作用がある。
素の注入領域は、酸素析出に伴ない、ＳｉＯ2析出物，
積層欠陥などで成る微小欠陥をウエハ内に形成させる。
この微小欠陥は、半導体ウエハに施すプロセス中に混入
する重金属不純物等をゲッタする作用があり、エクスト
リンシックゲッタリング層のゲッタ作用に加え、半導体
装置のゲッタ能力の持続性を高める作用がある。
【０００９】
【実施例】以下、本発明に係る半導体装置及びその製造
方法の詳細を図面に示す実施例に基づいて説明する。
方法の詳細を図面に示す実施例に基づいて説明する。
【００１０】図１は、本発明に係る半導体装置の実施例
を示す断面図である。図中、１０はＭＣＺ−Ｓｉ結晶で
成るシリコンウエハであり、このシリコンウエハ１０裏
面に炭素をイオン注入して成る炭素注入領域１０Ａを形
成し、さらに、炭素注入領域１０Ａの外側にリン（Ｐ）
拡散を施した転位領域１０Ｂが形成されている。上記炭
素注入領域１０Ａの炭素は、酸素析出を加速する作用が
あり、この酸素析出に伴ない微小欠陥をウエハ内に形成
し、この微小欠陥がイントリンシックゲッタリングと同
様にプロセス中に混入する重金属不純物等をゲッタする
効果がある。
を示す断面図である。図中、１０はＭＣＺ−Ｓｉ結晶で
成るシリコンウエハであり、このシリコンウエハ１０裏
面に炭素をイオン注入して成る炭素注入領域１０Ａを形
成し、さらに、炭素注入領域１０Ａの外側にリン（Ｐ）
拡散を施した転位領域１０Ｂが形成されている。上記炭
素注入領域１０Ａの炭素は、酸素析出を加速する作用が
あり、この酸素析出に伴ない微小欠陥をウエハ内に形成
し、この微小欠陥がイントリンシックゲッタリングと同
様にプロセス中に混入する重金属不純物等をゲッタする
効果がある。
【００１１】図２は、本発明に係る半導体装置の製造方
法の実施例の各工程を示す断面図である。
法の実施例の各工程を示す断面図である。
【００１２】先ず、酸素密度２０ｐｐｍａのＭＣＺ−Ｓ
ｉ結晶で成るシリコンウエハ１０の素子形成面即ち鏡面
側に、例えばＣＶＤ−ＳｉＯ2膜やシリコンナイトライ
ド（Ｓｉ3Ｎ4）膜などの表面保護膜１１を堆積させる。
次に、図２（Ａ）に示すように、シリコンウエハ１０裏
面に炭素を３ＭｅＶで１０13ｃｍ-2注入して炭素注入領
域１０Ａを形成する。この時の炭素の分布は、およそＲ
ｐ〜４μｍ，ピーク濃度〜１０17ａｔｍｓ／ｃｍ3とな
り、２０ｐｐｍａの酸素を続く素子形成プロセスの熱処
理で析出させるには十分である。
ｉ結晶で成るシリコンウエハ１０の素子形成面即ち鏡面
側に、例えばＣＶＤ−ＳｉＯ2膜やシリコンナイトライ
ド（Ｓｉ3Ｎ4）膜などの表面保護膜１１を堆積させる。
次に、図２（Ａ）に示すように、シリコンウエハ１０裏
面に炭素を３ＭｅＶで１０13ｃｍ-2注入して炭素注入領
域１０Ａを形成する。この時の炭素の分布は、およそＲ
ｐ〜４μｍ，ピーク濃度〜１０17ａｔｍｓ／ｃｍ3とな
り、２０ｐｐｍａの酸素を続く素子形成プロセスの熱処
理で析出させるには十分である。
【００１３】次に、図２（Ｂ）に示すように、ＰＯＣｌ
3，Ｏ2，Ｎ2ガスを用いて１１００℃でリン（Ｐ）拡散
を行なって転位領域（エクストリンシックゲッタリング
層）１０Ｂを形成する。
3，Ｏ2，Ｎ2ガスを用いて１１００℃でリン（Ｐ）拡散
を行なって転位領域（エクストリンシックゲッタリング
層）１０Ｂを形成する。
【００１４】また、図２（Ｃ）は、プロセス工程中にリ
ン（Ｐ）が外拡散しないように、転位領域１０Ｂ上に、
順次、Ｓｉ3Ｎ4膜１２，多結晶シリコン膜１３を例えば
ＣＶＤ法で形成し、シリコンウエハ１０の鏡面側の表面
保護膜１１をエッチオフした状態を示している。
ン（Ｐ）が外拡散しないように、転位領域１０Ｂ上に、
順次、Ｓｉ3Ｎ4膜１２，多結晶シリコン膜１３を例えば
ＣＶＤ法で形成し、シリコンウエハ１０の鏡面側の表面
保護膜１１をエッチオフした状態を示している。
【００１５】このようにして、シリコンウエハ１０の裏
面側のエクストリンシックゲッタリング層と鏡面側の素
子形成領域との間に炭素注入領域１０Ａが形成される。
図４は、シリコンウエハにおける酸素析出量の炭素濃度
依存性を示すグラフであり、炭素が酸素析出を加速する
不純物であることを示している。これにより、エクスト
リンシックゲッタリングで形成される転位領域より内部
酸素の析出に起因した微小欠陥（ＳｉＯ2析出物，積層
欠陥等）が形成でき、半導体装置に持続性の高いゲッタ
能力を持たせることが可能となる。
面側のエクストリンシックゲッタリング層と鏡面側の素
子形成領域との間に炭素注入領域１０Ａが形成される。
図４は、シリコンウエハにおける酸素析出量の炭素濃度
依存性を示すグラフであり、炭素が酸素析出を加速する
不純物であることを示している。これにより、エクスト
リンシックゲッタリングで形成される転位領域より内部
酸素の析出に起因した微小欠陥（ＳｉＯ2析出物，積層
欠陥等）が形成でき、半導体装置に持続性の高いゲッタ
能力を持たせることが可能となる。
【００１６】図３（Ａ），（Ｂ）は、本発明に係る半導
体基板の製造方法の他の実施例を示す断面図である。こ
の実施例においては、先ず、図３（Ａ）に示すように、
上記実施例と同様にシリコンウエハ１０の裏面側に炭素
を注入し、炭素注入領域１０Ａを形成する。
体基板の製造方法の他の実施例を示す断面図である。こ
の実施例においては、先ず、図３（Ａ）に示すように、
上記実施例と同様にシリコンウエハ１０の裏面側に炭素
を注入し、炭素注入領域１０Ａを形成する。
【００１７】続いて、図３（Ｂ）に示すように、多結晶
シリコン膜１３をＣＶＤ法にて堆積させる。一般にこの
工程は、ウエハ加工工程で行なった方が効率よく以下に
説明するように行う。
シリコン膜１３をＣＶＤ法にて堆積させる。一般にこの
工程は、ウエハ加工工程で行なった方が効率よく以下に
説明するように行う。
【００１８】先ず、シリコンウエハ１０をスライスした
後、ラップ処理を施し、エッチングの通常加工工程終了
後、ウエハ裏面とする側に炭素を注入又は拡散する。次
に、同じ裏面に多結晶シリコン膜１３をＣＶＤで１〜２
μｍの厚に形成する。そして、通常の加工工程と同じく
表面側を一次研磨，２次研磨して完成する。
後、ラップ処理を施し、エッチングの通常加工工程終了
後、ウエハ裏面とする側に炭素を注入又は拡散する。次
に、同じ裏面に多結晶シリコン膜１３をＣＶＤで１〜２
μｍの厚に形成する。そして、通常の加工工程と同じく
表面側を一次研磨，２次研磨して完成する。
【００１９】以上、実施例について説明したが、本発明
は、これらに限定されるものではなく構成の要旨に付随
する各種の設計変更が可能である。
は、これらに限定されるものではなく構成の要旨に付随
する各種の設計変更が可能である。
【００２０】例えば、上記実施例では、炭素注入領域を
イオン注入で形成したが、拡散で形成してもよく、例え
ば１２００℃−１時間の熱処理で炭素は約４μｍ拡散で
きる。
イオン注入で形成したが、拡散で形成してもよく、例え
ば１２００℃−１時間の熱処理で炭素は約４μｍ拡散で
きる。
【００２１】また、上記実施例においては、酸素析出核
となる不純物として炭素を用いたが、実質的に酸素の析
出を加速する不純物で素子特性に直接影響を与えないも
のであれば、これに限られるものではなく、例えばゲル
マニウム（Ｇｅ）等を用いてもよい。
となる不純物として炭素を用いたが、実質的に酸素の析
出を加速する不純物で素子特性に直接影響を与えないも
のであれば、これに限られるものではなく、例えばゲル
マニウム（Ｇｅ）等を用いてもよい。
【００２２】さらに、用いるシリコン結晶は、ＭＣＺに
限らず、酸素濃度の高いＣＺ結晶でも、イントリンシッ
クゲッタリング法に比べゲッタ能力を向上することが可
能である。なお、本発明によるゲッタ効果の向上は、酸
素濃度の低い結晶ほど大きくなる。
限らず、酸素濃度の高いＣＺ結晶でも、イントリンシッ
クゲッタリング法に比べゲッタ能力を向上することが可
能である。なお、本発明によるゲッタ効果の向上は、酸
素濃度の低い結晶ほど大きくなる。
【００２３】また、上記実施例においては、エクストリ
ンシックゲッタリング層としてＰ拡散領域，多結晶シリ
コンを適用したが、Ｓｉ3Ｎ4などを用いても、ゲッタ能
力の向上が可能である。
ンシックゲッタリング層としてＰ拡散領域，多結晶シリ
コンを適用したが、Ｓｉ3Ｎ4などを用いても、ゲッタ能
力の向上が可能である。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、持続性の高いゲッタ能力を半導体装置に付与
することができる効果を奏し、デバイスの歩留りを大き
く向上する効果がある。
によれば、持続性の高いゲッタ能力を半導体装置に付与
することができる効果を奏し、デバイスの歩留りを大き
く向上する効果がある。
【図１】本発明に係る半導体装置の実施例を示す断面
図。
図。
【図２】（Ａ），（Ｂ），（Ｃ）は本発明に係る半導体
装置の製造方法の実施例の各工程を示す断面図。
装置の製造方法の実施例の各工程を示す断面図。
【図３】（Ａ），（Ｂ）は本発明の他の実施例の各工程
を示す断面図。
を示す断面図。
【図４】シリコンウエハにおける酸素析出量の炭素濃度
依存性を示すグラフ。
依存性を示すグラフ。
【図５】イントリンシックゲッタリング法を用いた従来
例の断面図。
例の断面図。
【図６】エクストリンシックゲッタリング法を用いた従
来例の断面図。
来例の断面図。
１０…シリコンウエハ、１０Ａ…炭素注入領域、１０Ｂ
…転位領域、１１…表面保護膜、１２…Ｓｉ3Ｎ4膜、１
３…多結晶シリコン膜。
…転位領域、１１…表面保護膜、１２…Ｓｉ3Ｎ4膜、１
３…多結晶シリコン膜。
Claims (4)
- 【請求項１】 半導体ウエハの裏面にエクストリンシッ
クゲッタリング層が形成され、該エクストリンシックゲ
ッタリング層と素子形成領域との間に酸素析出核となる
元素の注入領域が形成された半導体ウエハの素子活性領
域に素子が形成されて成ることを特徴とする半導体装
置。 - 【請求項２】 前記酸素析出核となる元素が炭素である
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体ウエハの裏面にエクストリンシッ
クゲッタリング層を形成する工程と、 前記エクストリンシックゲッタリング層と前記半導体ウ
エハの素子形成領域との間に酸素析出核となる元素を注
入する工程と、を備えることを特徴とする半導体装置の
製造方法。 - 【請求項４】 前記酸素析出核となる元素が炭素である
ことを特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03379992A JP3203740B2 (ja) | 1992-02-21 | 1992-02-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03379992A JP3203740B2 (ja) | 1992-02-21 | 1992-02-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235005A JPH05235005A (ja) | 1993-09-10 |
| JP3203740B2 true JP3203740B2 (ja) | 2001-08-27 |
Family
ID=12396525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03379992A Expired - Fee Related JP3203740B2 (ja) | 1992-02-21 | 1992-02-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203740B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060633A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 웨이퍼 제조방법 |
| EP1045434A1 (en) * | 1999-04-15 | 2000-10-18 | STMicroelectronics S.r.l. | Method for realizing integrated electronic devices on semiconductor substrates having gettering centres |
| US6451672B1 (en) | 1999-04-15 | 2002-09-17 | Stmicroelectronics S.R.L. | Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites |
| US6709955B2 (en) | 2000-04-17 | 2004-03-23 | Stmicroelectronics S.R.L. | Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method |
| JP2010016099A (ja) * | 2008-07-02 | 2010-01-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法 |
| CN103779372A (zh) * | 2014-02-10 | 2014-05-07 | 中国电子科技集团公司第四十四研究所 | 基于非本征吸杂技术的ccd制作工艺 |
| JP6971622B2 (ja) * | 2017-05-10 | 2021-11-24 | グローバルウェーハズ・ジャパン株式会社 | 半導体ウェハの製造方法及び半導体ウェハ |
-
1992
- 1992-02-21 JP JP03379992A patent/JP3203740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235005A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
| US5734195A (en) | Semiconductor wafer for epitaxially grown devices having a sub-surface getter region | |
| US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
| US5138421A (en) | Semiconductor substrate and method of producing the same, and semiconductor device | |
| US20090017291A1 (en) | Silicon epitaxial wafer and production method for same | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| US6277193B1 (en) | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device | |
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US20060281280A1 (en) | Method for producing bonded wafer | |
| JPH1074771A (ja) | シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| US8102052B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JP2978318B2 (ja) | エピタキシャル層の形成方法 | |
| JP2022067962A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH0650739B2 (ja) | 半導体装置のゲッタリング方法 | |
| JPH04277629A (ja) | 半導体装置の製造方法 | |
| JPH01173727A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |