JPH0650739B2

JPH0650739B2 - 半導体装置のゲッタリング方法

Info

Publication number: JPH0650739B2
Application number: JP22473087A
Authority: JP
Inventors: 芳明鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-09-08
Filing date: 1987-09-08
Publication date: 1994-06-29
Anticipated expiration: 2009-06-29
Also published as: JPS6467922A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は有害不純物又は微小欠陥等をゲッタリングする
半導体装置のゲッタリング方法に関する。

［従来の技術］従来、この種の半導体装置のゲッタリング方法として
は、イントリンシック・ゲッタリングといわれる半導体
基板内部の欠陥を利用するものと、エクストリンシック
・ゲッタリングといわれる半導体基板の裏面に外因的な
ゲッタリング源を導入するものとがある。

イントリンシック・ゲッタリング方法は、チョクラルス
キー法で育成された半導体基板中に過飽和に存在する格
子間酸素を熱処理により析出させ、半導体基板の内部に
転位や積層欠陥を形成する方法である。

一方、エクストリンシック・ゲッタリング方法として
は、サンドブラスト又は研磨等により半導体基板の裏
面に機械的損傷を導入するもの、半導体基板の裏面に
リンを拡散させてミスフィット転位網を導入するもの、
レーザー光を半導体基板の裏面に照射して欠陥を導入
すもの、アルゴン等の不純物を半導体基板の裏面にイ
オン注入するもの、及び多結晶半導体膜等の薄膜を半
導体基板の裏面に被着させるもの等がある。

［発明が解決しようとする問題点］しかしながら、上述した従来の半導体装置のゲッタリン
グ方法は、いずれも以下に示すような欠点を有する。先
ず、最もゲッター効果が大きいイントリンシック・ゲッ
タリング方法においては、半導体基板中に存在する過飽
和格子間酸素の析出機構が複雑且つ多用な要因を含んで
いるため、半導体基板の内部に形成される欠陥の大きさ
及び密度の制御性が極めて悪いという問題点がある。

一方、エクストリンシック・ゲッタリング方法における
サンドブラストによる機械的損傷を半導体基板の裏面に
導入する方法においては、砥粒及び損傷により半導体素
子の活性領域に対する汚染が生じるため、半導体装置製
造の途中工程には適用できない。このため、この方法
は、半導体装置の製造に先立つ半導体基板の製造工程に
しか適用することができない。従って、この方法により
導入されたゲッタリング源（機械的損傷）は半導体装置
の製造過程で消滅してしまうことがある。また、機械的
損傷が大きすぎると半導体基板の反りが発生したり、半
導体素子の活性領域にまで到達する結晶欠陥が導入され
てしまうことがある。

また、半導体基板の裏面にリンを拡散させる方法におい
て、半導体素子活性領域をリン拡散処理から保護する必
要があるため、工程が複雑になるという欠点がある。更
に、一般的には、リン拡散温度がゲッター効果の重要な
要因であり、リン拡散温度が低いとゲッター効果が得ら
れない。しかしながら、最近の微細な半導体装置の製造
方法においては低温化が進行しており、このため、リン
拡散による方法は近時の半導体装置の微細化の傾向と整
合性がない。

更に、レーザー光を半導体基板の裏面に照射する方法に
おいては、大量処理が困難であると共に、半導体装置の
製造工程でアニールアウトされ易く、ゲッタリング源の
持続性の点で問題がある。

更にまた、アルゴン等の不純物を半導体基板の裏面にイ
オン注入する方法においては、半導体素子活性領域をイ
オン注入から保護する必要があるため、工程が複雑にな
ると共に、得られたゲッタリング源は半導体装置の製造
工程でアニールアウトされ易い。また、この方法の実施
に使用する装置の構造が複雑で高価である。

更にまた、多結晶半導体膜等の薄膜を半導体基板の裏面
に被着する方法は、通常薄膜被着温度が約６００℃乃至
９００℃と高温であるため、半導体基板中の過飽和格子
間酸素の析出を促進して表面欠陥を増大させてしまうと
いう欠点がある。更に、半導体基板と薄膜との熱膨張係
数が異なるために、半導体基板の反りが発生したり、半
導体素子活性領域にまで結晶欠陥が到達してしまうとい
う問題点がある。

以上のように、従来のいずれの方法も、制御性、清浄処
理及び大量処理の要求を同時に満足するものではない。

本発明はかかる問題点に鑑みてなされたものであって、
半導体装置の清浄度を維持しつつ大量に処理することが
可能であり、高制御性で有害不純物及び微小欠陥をゲッ
ターすることができる半導体装置のゲッタリング方法を
提供することを目的とする。

［問題点を解決するための手段］本発明に係る半導体装置のゲッタリング方法は、半導体
基板の表面に耐超音波性被膜を被着した後この半導体基
板に超音波を照射する工程と、前記耐超音波被膜を除去
する工程と、ゲッタリング源を形成する工程と、を有す
ることを特徴とする。

［作用］本発明においては、半導体基板の表面に耐超音波性被膜
を被着した後、この半導体基板を純水等の媒体中に浸漬
して超音波を照射する。これにより、半導体基板の裏面
に超音波損傷を導入する。次いで、例えば、半導体基板
を酸化性雰囲気中で熱処理するか、又はリン等の不純物
を拡散させることにより、半導体基板の裏面にゲッタリ
ング源としての結晶欠陥を形成する。

［実施例］次に、本発明の実施例について添付の図面を参照して詳
細に説明する。第１図（ａ）乃至（ｃ）は本発明をシリ
コン基板に設けたＣＭＯＳ型半導体装置に適用した場合
の実施例を工程順に示す縦断面図である。

先ず、第１図（ａ）に示すように、例えば、Ｎ型のシリ
コン基板１の表面に、Ｐウエル２を、例えばイオン注入
した後熱処理することにより形成する。そして、シリコ
ン基板１の表面上にゴム系のフォトレジスト３を、例え
ば、約５０μｍの厚さで被着する。

次に、このシリコン基板１に超音波水洗を施す。第２図
は超音波水洗を使用する装置を示す縦断面図である。処
理槽１１内には超音波媒体としての純水１０が貯留され
ており、基板１を処理槽１１内の純水１０中に浸漬す
る。超音波振動子１３が処理槽１１の底面に取付けられ
ており、この超音波振動子１３には超音波発振器１４か
ら周波数が２８KHz、出力が２００Ｗの駆動電圧が供給
される。

このように構成される超音波水洗装置において、シリコ
ン基板１を処理槽１１の純水１０中に浸漬した後、超音
波損傷の均一性を向上させるためにシリコン基板１を揺
動しつつ、超音波振動子１３を駆動してシリコン基板１
を超音波水洗する。超音波水洗時間は、例えば、１５分
間である。

この超音波水洗により、シリコン基板１の裏面にはキャ
ビテーション効果により超音波損傷が導入される。

その後、第１図（ｂ）に示すように、基板１の表面上の
フォトレジスト３を除去し、通常の水素及び酸素ガスの
雰囲気下の熱酸化法によりフィールド酸化膜４を選択的
に形成する。この場合に、この熱酸化膜形成の熱処理に
より、同時にシリコン基板１の裏面の超音波損傷が積層
欠陥５となる。

次いで、通常の方法により、第１図（ｃ）に示すよう
に、ＭＯＳトランジスタのゲート６とソースドレイン７
とを形成し、ＣＭＯＳ型半導体装置を製造する。

第３図は横軸に逆バイアス電圧（Ｖ）をとり、縦軸に逆
方向電流（Ａ／cm²）をとって、ＣＭＯＳ型半導体装置
のＰＮ接合の逆方向電圧電流特性を示すグラフ図であ
る。図中、曲線Ａは従来方法によりゲッタリングしたＣ
ＭＯＳ型半導体装置の特性であり、曲線Ｂは前述の本発
明の第１の実施例に係る方法によりゲッタリングした場
合の特性である。なお、この従来方法は、シリコン基板
の裏面に予めサンドブラスト法により機械的損傷を導入
したものである。

第３図から明らかなように、従来の方法（曲線Ａ）に比
して本実施例方法（曲線Ｂ）においては、逆バイアスに
対する逆方向電流は極めて小さい。

これは、従来の方法ではＣＭＯＳ型半導体装置の製造過
程において、Ｐウエル２を形成するための高温且つ長時
間の熱処理によって、機械的損傷が消滅してしまったた
めである。

本願発明者が曲線Ａ，Ｂの測定結果が得られた試料の表
面の結晶欠陥を選択エッチング法により観察したとこ
ろ、本実施例方法により作成した試料には１０^５個／cm
²の積層欠陥が観察されたが、従来方法により作成した
試料には１０個／cm²の積層欠陥と１２０個／cm²の機械
傷しか観察されなかった。一般的に、サンドブラストに
より機械的損傷を導入した半導体基板に酸化処理を施す
と、積層欠陥と、逆汚染及び半導体基板の反りの原因と
なる機械傷とが観察される。しかしながら、本願発明者
の実験結果によると、超音波水洗により超音波損傷を導
入した半導体基板の場合には、積層欠陥しか観察され
ず、清浄度が高い処理が可能となることが判明した。ま
た、超音波損傷の導入は超音波水洗の時間を調整するこ
とにより容易に制御することができる。

以上のように、本実施例によれば、ＰＮ接合の逆方向電
流が減少し、高性能且つ高品質の半導体装置を高歩留り
で得ることができる。

次に、第４図（ａ），（ｂ）を参照して本発明の第２の
実施例について説明する。この実施例は本発明をシリコ
ン基板に設けたシリコンゲートを有するＭＯＳダイオー
ドに適用した場合の実施例を示す縦断面図である。第４
図（ａ）に示すように、シリコン基板２１の表面を水素
及び酸素ガスの雰囲気下で熱酸化させて厚さ２０_ｎｍの
ゲート酸化膜２２を形成し、次いで、ゲート酸化膜２２
上に、例えば、減圧ＣＶＤ法により多結晶シリコン膜２
３を５００_ｎｍの厚さで被着する。その後、多結晶シリ
コン膜２３の表面にポリエチレンシート２４を被着し、
前述の第３図に示す装置により、基板２１に超音波水洗
を１０分間施す。

その後、第４図（ｂ）に示すように、ポリエチレンシー
ト２４を除去し、全面にリン拡散を施す。なお、このリ
ン拡散は、例えば、基板２１を９００℃の温度に３０分
間加熱すればよい。また、リンソースとしてはオキシ塩
化リンを使用することができる。このリン拡散処理によ
り、基板２１の裏面の超音波損傷はミスフィット転位網
２５となる。しかる後、多結晶シリコン膜２３を選択的
にエッチングして除去し、ＭＯＳダイオードを得る。

第５図（ａ）は、上述の如くしてミスフィット転位網２
５を形成した場合のゲート酸化膜２２の耐圧（破壊電
界）を測定した結果を示すグラフ図である。一方、第５
図（ｂ）は超音波水洗を施さずにリン拡散処理した場合
のゲート酸化膜の耐圧を測定した結果を示すグラフ図で
ある。第５図（ａ），（ｂ）から明らかなように、従来
のリン拡散のみによる場合に比して、本実施例において
はゲート酸化膜の耐圧分布が改善されている。この耐圧
を測定した試料の裏面の結晶欠陥を選択エッチング法に
より観察したところ、本発明の実施例方法により作成し
た試料には全面にわたってミスフィット転位が観察され
たが、リン拡散のみの従来方法により作成した試料に
は、リン拡散温度が９００℃と低いために、局所的にし
かもミスフィット転位が観察されなかった。

なお、本実施例は、ＭＯＳダイオードのゲート酸化膜の
耐圧分布を改善する場合のものであるが、ＰＮ接合の場
合においても同様の効果を奏する。

［発明の効果］以上説明したように本発明によれば、半導体基板を超音
波照射処理して、超音波損傷を導入した後、酸化又は不
純物の拡散等により、半導体基板の裏面に結晶欠陥を形
成するから、ゲッタリング源の形成工程において、半導
体装置の清浄度を維持することができると共に、大量処
理が可能である。また、本発明によれば、高制御性で有
害不純物及び微小欠陥をゲッターすることができ、更
に、その処理に要する装置も構造が簡素で低廉である。

従って、本発明に係る半導体装置のゲッタリング方法に
より、高性能及び高品質の半導体装置を高歩留りで得る
ことができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｃ）は、本発明の第１の実施例を工
程順に示す縦断面図、第２図は超音波水洗に使用する装
置を示す縦断面図、第３図は第１の実施例におけるＰＮ
接合の逆方向電圧電流特性を示すグラフ図、第４図
（ａ），（ｂ）は本発明の第２の実施例を工程順に示す
縦断面図、第５図（ａ），（ｂ）は第２の実施例におけ
るゲート酸化膜の耐圧分布を従来例と比較して示すグラ
フ図である。１，２１；シリコン基板、２；Ｐウエル、３；フォトレ
ジスト、４；フィールド酸化膜、５；積層欠陥、１０；
純水、１１；処理槽、１３；超音波振動子、１４；超音
波発振器、２２；ゲート酸化膜、２３；多結晶シリコン
膜、２４；ポリエチレンシート、２５；ミスフィット転
位網

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面に耐超音波性被膜を被着
した後この半導体基板に超音波を照射する工程と、前記
耐超音波性被膜を除去する工程と、ゲッタリング源を形
成する工程と、を有することを特徴とする半導体装置の
ゲッタリング方法。
【請求項２】前記ゲッタリング源を形成する工程は、前
記半導体基板の裏面を酸化性雰囲気中で熱処理するもの
であることを特徴とする特許請求の範囲第１項に記載の
半導体装置のゲッタリング方法。
【請求項３】前記ゲッタリング源を形成する工程は、前
記半導体基板の裏面に不純物を拡散させるものであるこ
とを特徴とする特許請求の範囲第１項に記載の半導体装
置のゲッタリング方法。