JP2006210900A - Soiウエーハの製造方法及びsoiウェーハ - Google Patents

Soiウエーハの製造方法及びsoiウェーハ Download PDF

Info

Publication number
JP2006210900A
JP2006210900A JP2005374892A JP2005374892A JP2006210900A JP 2006210900 A JP2006210900 A JP 2006210900A JP 2005374892 A JP2005374892 A JP 2005374892A JP 2005374892 A JP2005374892 A JP 2005374892A JP 2006210900 A JP2006210900 A JP 2006210900A
Authority
JP
Japan
Prior art keywords
wafer
soi
region
single crystal
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005374892A
Other languages
English (en)
Other versions
JP5183874B2 (ja
Inventor
Atsuo Ito
厚雄 伊藤
Yoshihiro Kubota
芳宏 久保田
Kiyoshi Mitani
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2005374892A priority Critical patent/JP5183874B2/ja
Priority to KR1020087017451A priority patent/KR20080086893A/ko
Priority to EP06781031.7A priority patent/EP1981065B1/en
Priority to PCT/JP2006/313911 priority patent/WO2007074552A1/ja
Publication of JP2006210900A publication Critical patent/JP2006210900A/ja
Priority to US12/163,785 priority patent/US20080305318A1/en
Application granted granted Critical
Publication of JP5183874B2 publication Critical patent/JP5183874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】透明絶縁性基板とSOI層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を簡易な工程で防止でき、さらにSOI層に半導体デバイスを作製した際に光リークを低減できるSOIウエーハの製造方法を提供する。
【解決手段】チョクラルスキー法により全面がOSF領域の外側のN領域となる単結晶シリコンを育成してこれをスライスして作製したN領域単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンを注入してウェーハ中にイオン注入層を形成し、N領域単結晶シリコンウェーハのイオン注入面及び/又は透明絶縁性基板の表面をプラズマ及び/又はオゾンで処理し、N領域単結晶シリコンウェーハのイオン注入面と前記透明絶縁性基板の表面とを前記処理をした表面を接合面として室温で密着させて接合し、イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離して透明絶縁性基板上にSOI層を形成する。
【選択図】図1

Description

本発明は、SOIウエーハの製造方法及びSOIウェーハに関するものであり、特に透明絶縁性基板上にSOI層を形成するSOIウエーハの製造方法及びSOIウェーハに関するものである。
絶縁体上にシリコン単結晶層が形成されたSOI(Silicon On Insulator)構造を有するSOIウェーハは、高密度の半導体集積回路を作製するのに適し、例えばTFT−LCD(Thin Film Transistor−Liquid Crystal Display、薄膜トランジスタ液晶ディスプレイ)などの光学デバイスにも期待されている。
このような光学デバイスには、例えば透明な石英基板上にSOI層を形成したSOIウェーハを用いる。この場合、基板が完全な絶縁体であるから、SOI層中のキャリアの移動度が基板に影響されず、極めて高くなり、特に高周波で駆動した場合の効果が著しい。
例えば石英基板上に多結晶シリコンの薄膜をCVD法等で形成した場合、LCDの表示の高速化と高精彩化の指標である電子の移動度の最大値がP型で100cm/V・sec、N型で200cm/V・sec程度であったが、SOI層の場合はこれと比較してより高速化が期待できる。しかも、このようなSOIウェーハではTFT領域の周辺に駆動回路を一体に形成することもでき、高密度の実装が可能である。
このような光学デバイスに用いるSOIウェーハは、SOI層の厚さを例えば0.5μm以下程度に薄くしなければならない。従って、石英基板とSOI層との接合は、このような厚さまでSOI層を薄膜化するための研削、研磨や、デバイス作製時にSOI層に掛かる熱的、機械的応力に耐えるように強固に接合している必要があり、そのため、高温熱処理により結合力を高めることが必要であった。
しかし、石英基板とSOI層では熱膨張係数が相違するため、接合するための加熱処理中、あるいは接合後の冷却中または研削、研磨中に熱歪による応力が生じ、石英基板やSOI層にひび割れが発生したり、これらが剥離して破損することがあった。このような問題は絶縁性透明基板が石英基板の場合に限らず、単結晶シリコンウェーハを熱膨張係数が異なる基板と接合する場合に必然的に生じる問題である。
この問題を解決するため、水素イオン注入剥離法を用いるSOIウェーハの製造方法において、結合熱処理工程と薄膜化工程とを交互に段階的に行い、熱処理時に発生する熱応力の影響を緩和する技術が開示されている(例えば特許文献1参照)。
一方、このようなSOIウェーハのSOI層にTFTとしてMOSFET(Metal Oxide Semiconductor Field Effect Transistor、金属酸化物半導体電界効果トランジスタ)を作製した場合、基板が透明であるため、基板の裏面からMOSFETのチャンネル領域に光が入射することによりリーク電流(光リーク電流)が発生し、デバイスの特性が劣化することがある。
これに対して、基板とSOI層との間に遮光層を形成し、基板裏面からの光の入射を遮り、光リーク電流の発生を防止する技術が開示されている(例えば特許文献2参照)。
特開平11−145438号公報 特開平10−293320号公報
本発明は、透明絶縁性基板上にSOI層を形成するSOIウエーハの製造方法において、透明絶縁性基板とSOI層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を簡易な工程で防止でき、さらにSOI層に半導体デバイスを作製した際に光リーク電流を抑制できるSOIウエーハの製造方法及びSOIウェーハを提供することを目的とする。
上記目的達成のため、本発明は、単結晶シリコンウェーハと透明絶縁性基板とを接合後、前記単結晶シリコンウェーハを薄膜化することにより前記透明絶縁性基板上にSOI層を形成してSOIウェーハを製造する方法において、少なくとも、
チョクラルスキー法により、全面がOSF領域の外側のN領域となる単結晶シリコンを育成し、これをスライスしてウェーハを作製する工程、
前記作製したN領域単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウェーハ中にイオン注入層を形成する工程、
前記N領域単結晶シリコンウェーハのイオン注入面及び/又は前記透明絶縁性基板の表面を、プラズマ及び/又はオゾンで処理する工程、
前記N領域単結晶シリコンウェーハのイオン注入面と前記透明絶縁性基板の表面とを、前記処理をした表面を接合面として室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成する工程、
を行なうことを特徴とするSOIウエーハの製造方法を提供する(請求項1)。
このように、本発明では、チョクラルスキー法により全面がOSF領域の外側のN領域となる単結晶シリコンを育成し、これをスライスしたウェーハ、すなわち、空孔型欠陥や格子間シリコンによる欠陥等のGrown−in欠陥がほとんど存在しないN領域単結晶シリコンウェーハを用いる。そしてこのN領域単結晶シリコンウェーハの表面からイオン注入し、そのイオン注入面及び/又は透明絶縁性基板の表面をプラズマ及び/又はオゾンで処理すれば、ウェーハのイオン注入面及び/又は基板の表面にはOH基が増加して活性化する。従って、このような状態でN領域単結晶シリコンウェーハと透明絶縁性基板とを、前記処理をした表面を接合面として室温で密着させ接合すれば、密着させた面が水素結合により強固に接合するので、その後結合力を高める高温熱処理を施さなくても十分に強固な接合となる。また、このように接合面が強固に接合しているので、その後イオン注入層に衝撃を与えてN領域単結晶シリコンウェーハを機械的に剥離し、透明絶縁性基板上に薄いSOI層を形成することができるので、剥離のための熱処理を行なわなくても薄膜化ができる。従って、透明絶縁性基板と単結晶シリコンウェーハとの熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等が発生せずにSOIウェーハを製造することができる。また、N領域単結晶シリコンウェーハに水素イオン注入剥離法を用いるので、薄くて良好な膜厚均一性を有し、Grown−in欠陥がほとんど存在しない結晶性に優れたN領域のSOI層を有するSOIウェーハを製造することができる。また、SOI層がN領域からなるので、SOI層に半導体デバイスを作製した場合に、光リーク電流による素子の特性劣化を抑制することができる。
ここで、N領域について、チョクラルスキー(CZ)法により単結晶シリコンを育成する場合の引上げ速度と、育成される単結晶シリコンの欠陥との関係について説明する。
結晶中固液界面近傍の温度勾配Gとなる炉内構造(ホットゾーン)を使用したCZ引上げ機で結晶軸方向に成長速度Vを変化させた場合、図2に示すような欠陥分布図が得られる。欠陥分布図は縦軸をV(mm/min)としており、FPD、LSTD、COP等の空孔型欠陥が多く存在するV領域と、LSEPD、LFPD等の格子間シリコンによる欠陥が多く存在するI領域とあるが、その間にある空孔型欠陥や格子間シリコンによる欠陥等のGrown−in欠陥がほとんど存在しない領域がN領域と呼ばれる領域である。また、V領域の境界付近にはOSF(Oxidation induced Stackin Fault、酸化誘起積層欠陥)と呼ばれる欠陥が発生するOSF領域が存在する。このように、N領域はOSF領域の外側にある。なお、N領域は、OSF領域の外側に隣接するNv領域と、I領域に隣接するNi領域とからなる。そして、ホットゾーンの設計と成長速度の調整によってV/Gを制御することで、全面がOSF領域の外側のN領域となる単結晶シリコンが得られる。
この場合、前記育成する単結晶シリコンを、Cuデポジション法により検出される欠陥領域を含まないものとすることが好ましい(請求項2)。
このように、育成する単結晶シリコンをCuデポジション法により検出される欠陥領域を含まないものとすれば、Grown−in欠陥が更に少なく、結晶性の極めて高い高品質のSOI層を形成できる。これにより、光リーク電流の発生をさらに抑制できる。
なお、Cuデポジション法とは、Cuイオンが溶存する液体の中で、ウェーハ表面に形成した酸化膜に電位を印加すると、酸化膜が劣化している部位に電流が流れ、CuイオンがCuとなって析出することを利用した評価方法である。図2の欠陥分布図に示すように、Cuデポジション法により欠陥が検出される領域は、Nv領域の一部であってOSF領域に隣接する領域に存在する(以下Cuデポジション欠陥領域という場合がある)。このCuデポジション欠陥領域において、酸化膜が劣化しやすい部分には極微小なCOP等の欠陥が存在していることが知られている。
また、前記接合工程を行なった後、該接合ウェーハを100〜300℃で熱処理して結合力を高める工程を行い、その後前記剥離工程を行なうことが好ましい(請求項3)。
このように、接合したN領域単結晶シリコンウェーハ及び透明絶縁性基板を、熱歪が発生しないような100〜300℃という低温で熱処理してより結合力を高めてから、イオン注入層に衝撃を与えて機械的な剥離工程を行なえば、機械的応力による接合面の剥離、ひび割れ等の発生をより確実に防止してSOIウェーハを製造できる。
また、前記剥離工程により得られたSOIウェーハのSOI層表面に鏡面研磨を施すことが好ましい(請求項4)。
このように、剥離工程により得られたSOIウェーハのSOI層表面に鏡面研磨を施せば、剥離工程で生じたSOI層の表面粗れやイオン注入工程で発生した結晶欠陥等を除去でき、表面が鏡面研磨された平滑なSOI層を有するSOIウェーハを製造できる。
また、前記透明絶縁性基板を、石英基板、サファイヤ(アルミナ)基板、ガラス基板、のいずれかとすることが好ましい(請求項5)。
このように、透明絶縁性基板を石英基板、サファイヤ(アルミナ)基板、ガラス基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、光学デバイス作製に好適なSOIウェーハを製造できる。
ここで、ガラス基板としては、一般的な青板ガラスのほか、白板ガラス、ホウケイ酸ガラス、無アルカリホウケイ酸ガラス、アルミノホウケイ酸ガラス、結晶化ガラスなどを用いることができる。また、青板ガラスなどの様にアルカリ金属を含むガラス基板を用いる場合には、表面からのアルカリ金属の拡散を防止するため、ガラス基板の表面にスピンオンガラスによる拡散防止膜を形成することが好ましい。
さらに、前記イオン注入層を形成する際のイオン注入線量を、8×1016/cmより大きくすることが好ましい(請求項6)。
このように、イオン注入層を形成する際のイオン注入線量を、8×1016/cmより大きくすることにより、機械剥離を容易に行うことができる。
また、本発明は、上記のいずれかの製造方法により製造されたことを特徴とするSOIウェーハを提供する(請求項7)。
このように、上記のいずれかの製造方法により製造されたSOIウェーハであれば、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、N領域であって結晶性に特に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとなる。また、SOI層にMOSFET等を作製した場合には、光リーク電流による素子の特性劣化が抑制されたSOIウェーハとなる。
また、本発明は、透明絶縁性基板上に厚さが0.5μm以下のSOI層を有するSOIウエーハであって、前記SOI層は、全面がOSF領域の外側のN領域であり、且つキャリアの移動度がN型で250cm/V・sec以上、P型で150cm/V・sec以上となるものであることを特徴とするSOIウエーハを提供する(請求項8)。
このように、透明絶縁性基板上に厚さが0.5μm以下のSOI層を有するSOIウエーハであって、SOI層が、全面がOSF領域の外側のN領域であり、且つキャリアの移動度がN型で250cm/V・sec以上、P型で150cm/V・sec以上となるSOIウエーハであれば、光学デバイスに適する薄さを有し、N領域であって結晶性に特に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとなる。また、SOI層にMOSFET等を作製した場合には、光リーク電流による素子の特性劣化が抑制されたSOIウェーハとなる。
この場合、前記SOI層は、Cuデポジション法により検出される欠陥領域を含まないものであることが好ましい(請求項9)。
このように、SOI層がCuデポジション法により検出される欠陥領域を含まないものであれば、さらに光リーク電流が抑制されたものとなる。
本発明に従うSOIウェーハの製造方法であれば、N領域単結晶シリコンウェーハと透明絶縁性基板を接合する前に、接合する表面をプラズマ及び/又はオゾンで処理することにより表面にOH基が増加して活性化するので、このような状態でN領域単結晶シリコンウェーハと透明絶縁性基板とを室温で密着させ接合すると、密着させた面が水素結合により強固に接合する。従って、その後結合力を高める高温熱処理を施さなくても十分に強固な接合となる。また、このように接合面が強固に接合しているので、その後イオン注入層に衝撃を与えてN領域単結晶シリコンウェーハを機械的に剥離し、透明絶縁性基板上に薄いSOI層を形成することができる。従って、剥離のための熱処理を行なわなくても薄膜化ができる。このようにして、透明絶縁性基板と単結晶シリコンとの熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等が発生せずにSOIウェーハを製造することができる。また、N領域単結晶シリコンウェーハに水素イオン注入剥離法を用いるので、薄くて良好な膜厚均一性を有し、Grown−in欠陥がほとんど存在しない結晶性に優れたN領域のSOI層を有するSOIウェーハを製造することができる。また、SOI層がN領域からなるので、SOI層に半導体デバイスを作製した場合に、光リーク電流による素子の特性劣化を抑制することができる。
また、本発明のSOIウェーハは、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、N領域であって結晶性に特に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとできる。また、SOI層にMOSFET等を作製した場合には、光リーク電流による素子の特性劣化が抑制されたSOIウェーハとできる。
また、本発明のSOIウェーハは、熱歪、剥離、ひび割れ等がなく十分に薄い0.5μm以下のSOI層を有し、キャリアの移動度がN型で250cm/V・sec以上、P型で150cm/V・sec以上と高く、高速、高精彩な表示が可能な優れた性能を有するTFT−LCDの作製に適するSOIウェーハであり、かつSOI層がN領域であるから、MOSFETを作製した場合には光リーク電流が抑制できるSOIウェーハとなる。
前述したように、透明絶縁性基板上にSOI層を形成するSOIウエーハの製造方法において、透明絶縁性基板とSOI層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を解決するために、水素イオン注入剥離法を用いるSOIウェーハの製造方法において、接合熱処理工程と薄膜化工程とを交互に段階的に行い、熱処理時に発生する熱応力の影響を緩和する技術が開示されている。
しかし、SOIウェーハの生産性向上の為に、より工程数が少なく、短時間で前記問題を解決する技術が望まれていた。
そこで本発明者らは、接合する面に予めプラズマ及び/又はオゾン処理を行なうことで熱処理をしなくても接合強度を高くし、また剥離の際にも機械的剥離を行なうことで熱処理をせずに剥離して0.5μm以下の厚さのSOI層とできることに想到した。
また、従来、このようなSOIウェーハのSOI層にMOSFETを作製した場合、基板が透明であるため、基板の裏面からMOSFETのチャンネル領域に光が入射することにより光リーク電流が発生し、デバイスの特性が劣化することがあった。
これに対して本発明者らは、SOI層を全面がOSF領域の外側のN領域からなるものとすることで、このような光リーク電流を抑制できることを見出した。このようにN領域からなるSOI層を用いることで光リーク電流が抑制される原理は明らかではないが、光リーク電流の発生にSOI層のGrown−in欠陥、特に大きさが通常30〜130nmであるCOPによる光散乱が関係するのではないかと考えられる。
特許文献2のように基板とSOI層との間に遮光膜を設けると、MOSFETのチャンネル領域へ直接入射する光は遮光できる。しかし一方で、MOSFETの両端に存在し、面積も大きいソース、ドレイン領域に入射した迷光が、COPに散乱されてチャンネル領域に入射することによっても光リーク電流が発生するのではないかと考えられる。そして、N領域のSOI層であればそこに作製されたソース、ドレイン領域にはCOPがほとんど存在しないので、COPによる波長400nm以上の可視光の散乱が発生せず、従ってこのような散乱によってMOSFETのチャンネル領域に入射する光が減少するのではないかと考えられる。
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明に係るSOIウェーハの製造方法の一例を示す工程図である。
まず、CZ法により、全面がOSF領域の外側のN領域となる単結晶シリコンを育成し、これをスライスしてウェーハを作製する(工程A)。
全面がN領域となる単結晶シリコンを育成するには、例えば、図2の欠陥分布図において、CZ法により引上げ中の単結晶シリコンの成長速度(引上げ速度)を高速から低速に漸減させた場合に、リング状に発生するOSF領域が消滅する境界の成長速度以下で、さらに成長速度を漸減させた場合にI領域となる境界の成長速度以上の成長速度に制御して結晶を育成すればよい。
こうして育成した全面がN領域の単結晶シリコンを、従来の内周刃スライサあるいはワイヤーソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の通常の工程によりN領域シリコン単結晶ウェーハを作製する。
単結晶シリコンウェーハとしてはN領域であれば特に限定されず、例えば直径が100〜300mm、導電型がP型またはN型、抵抗率が10Ω・cm程度のものとすることができる。
また、好ましくは、このとき育成する単結晶シリコンをCuデポジション法により検出される欠陥領域を含まないものとする。そのためには、制御する成長速度を、OSF領域消滅後に残存するCuデポジション欠陥領域が消滅する境界の成長速度以下とすればよい。
次に、透明絶縁性基板を用意する(工程B)。
この透明絶縁性基板も特に限定されないが、これを石英基板、サファイヤ(アルミナ)基板、ガラス基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、光学デバイス作製に好適なSOIウェーハを製造できる。
次に、作製したN領域単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウェーハ中にイオン注入層を形成する(工程C)。
例えば、N領域単結晶シリコンウェーハの温度を250〜450℃とし、その表面から所望のSOI層の厚さに対応する深さ、例えば0.5μm以下の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオンまたは希ガスイオンの少なくとも一方を注入する。このときの条件として、例えば注入エネルギーは20〜100keV、注入線量は1×1016〜1×1017/cmとできる。この場合、イオン注入層での剥離を容易にするため、イオン注入線量は8×1016/cmより大きくすることが好ましい。また、単結晶シリコンウェーハの表面にあらかじめ薄いシリコン酸化膜などの絶縁膜を形成しておき、それを通してイオン注入を行なえば、注入イオンのチャネリングを抑制する効果が得られる。
次に、このN領域単結晶シリコンウェーハのイオン注入面及び/又は透明絶縁性基板の表面をプラズマ及び/又はオゾンで処理する(工程D)。
プラズマで処理をする場合、真空チャンバ中にRCA洗浄等の洗浄をしたN領域単結晶シリコンウェーハ及び/又は透明絶縁性基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、N領域単結晶シリコンウェーハを処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。透明絶縁性基板を処理する場合はいずれのガスでもよい。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をしたN領域単結晶シリコンウェーハ及び/又は透明絶縁性基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。
このプラズマ及び/又はオゾンで処理することにより、N領域単結晶シリコンウェーハ及び/又は透明絶縁性基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。処理する面としては、接合面とされ、N領域単結晶シリコンウェーハであれば、イオン注入面とされる。処理はN領域単結晶シリコンウェーハ、透明絶縁性基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。
次に、このN領域単結晶シリコンウェーハのイオン注入面と透明絶縁性基板の表面とを、プラズマ及び/又はオゾンで処理をした表面を接合面として室温で密着させて接合する(工程E)。
工程Dにおいて、N領域単結晶シリコンウェーハのイオン注入面または透明絶縁性基板の表面の少なくとも一方がプラズマ処理及び/又はオゾン処理されているので、これらを例えば減圧または常圧下、一般的な室温程度の温度下で密着させるだけで後工程での機械的剥離に耐え得る強度で強く接合できる。従って、1200℃以上といった高温の結合熱処理が必要でなく、加熱により問題になる熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなく好ましい。
なお、この後、接合したウェーハを100〜300℃の低温で熱処理して結合力を高める工程を行なってもよい(工程F)。
例えば透明絶縁性基板が石英の場合、熱膨張係数はシリコンに比べて小さく(Si:2.33×10−6、石英:0.6×10−6)、同程度の厚さのシリコンウェーハと張り合わせて加熱すると、300℃を超えるとシリコンウェーハが割れてしまう。しかし、このような比較的低温の熱処理であれば、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなく好ましい。なお、バッチ処理式の熱処理炉を用いる場合、熱処理時間は0.5〜24時間程度であれば十分な効果が得られる。
次に、イオン注入層に衝撃を与えてN領域単結晶シリコンウェーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成する(工程G)。
水素イオン注入剥離法においては、接合ウェーハを不活性ガス雰囲気下500℃程度で熱処理を行ない、結晶の再配列効果と注入した水素の気泡の凝集効果により熱剥離を行なうという方法であるが、本発明においてはイオン注入層に衝撃を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、剥離等が発生するおそれがない。
イオン注入層に衝撃をあたえるためには、例えばガスや液体等の流体のジェットを接合したウェーハの側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
こうして、剥離工程により透明絶縁性基板上にN領域のSOI層が形成されたSOIウェーハが得られるが、このように得られたSOIウェーハのSOI層表面に鏡面研磨を施すことが好ましい(工程H)。
この鏡面研磨によって、剥離工程で発生したヘイズと呼ばれる表面粗れを除去したり、イオン注入により生じたSOI層表面近傍の結晶欠陥を除去できる。この鏡面研磨として、例えばタッチポリッシュと呼ばれる研磨代が5〜400nmと極めて少ない研磨を用いることができる。
そして、工程A〜Hにより製造されたSOIウェーハは、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に特に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとできる。このようなSOIウェーハは、透明絶縁性基板の上にSOI層が形成されているものであるから、TFT−LCD等の光学デバイスの作製用に特に適する。さらに、SOI層が全面N領域、好ましくはCuデポジション欠陥領域を含まないものなので、MOSFETを作製しても光リーク電流の発生が抑制されたものとできる。
また、このようなSOIウェーハは、透明絶縁性基板上に熱歪、剥離、ひび割れ等がなく、厚さが0.5μm以下のSOI層を有するものとできる。そして、このSOI層は、全面がOSF領域の外側のN領域であり、且つキャリアの移動度がN型で250cm/V・sec以上、P型で150cm/V・sec以上となる。従って、多結晶シリコンの場合には電子の移動度の最高値がP型で100cm/V・sec、N型で200cm/V・sec程度であったのに比べて、キャリア移動度が高く、高速、高精彩な表示が可能な優れた性能を有するTFT−LCDの作製に適するSOIウェーハである。またSOI層がN領域であり、好ましくはCuデポジション欠陥領域を含まないものであるから、MOSFETを作製した場合には光リーク電流を抑制できるSOIウェーハである。
(実施例)
SOI層形成用ウェーハとして、全面がN領域からなるシリコン単結晶棒から作製され、一方の面が鏡面研磨された直径200mmの単結晶シリコンウェーハを用意し、その表面に熱酸化によりシリコン酸化膜層を100nm形成した。貼り合わせを行う鏡面側の酸化膜層の表面粗さ(Ra)は0.2nmであった。測定は原子間力顕微鏡を用い、10μm×10μmの測定領域において行った。
一方、透明絶縁性基板には一方の面が鏡面研磨された直径200mmの合成石英ウェーハを用意した。その貼り合わせを行う鏡面側の表面粗さ(Ra)は0.19nmであった。測定装置及び方法は単結晶シリコンウェーハの酸化膜層と同一条件とした。
100nmのシリコン酸化膜層を通して単結晶シリコンウェーハに注入するイオンとしては水素イオンを選択し、注入エネルギーを35keV、注入線量9×1016/cmの条件で当該イオンを注入した。単結晶シリコン層中の注入深さは0.3nmとなった。
次に、プラズマ処理装置中にイオン注入した単結晶シリコンウェーハを載置し、プラズマ用ガスとして空気を導入した後、2Torrの減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理を5〜10秒行った。
一方、合成石英ウェーハについては、大気を導入したチャンバ中にウェーハを載置し、狭い電極間にプラズマ用ガスとしてアルゴンガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、そのプラズマと基板間に大気を介在させることで、大気中の酸素がオゾン化され、そのオゾンにより貼り合せ面を処理した。処理時間は5〜10秒間とした。
以上のようにして表面処理を行ったウェーハ同士を室温で密着させた後、両ウェーハの一方の端部を厚さ方向に強く押圧することで接合を開始させた。これを室温で48時間放置した後接合面を目視で確認すると、接合面は基板全面に広がり接合が確認された。接合強度を確認するため、一方のウェーハを固定し、他方のウェーハのウェーハ面に平行方向に応力を加え横にずらそうとしたがずれることはなかった。
次に、イオン注入層に衝撃をあたえて剥離するため、紙切りバサミの刃を接合ウェーハの側面に対角位置において数回楔を打ち込むことを行った。これにより、イオン注入層において剥離が生じ、SOIウェーハと残りの単結晶シリコンウェーハが得られた。
SOI層表面(剥離面)を目視で確認すると、その表面粗さは貼り合わせ面の表面粗さ(Ra=0.2nm)よりも荒かったので、研磨代100nmの研磨を行い、表面粗さ(Ra)は0.2nm以下の平滑面が得られた。また、このSOI層の面内膜厚均一性を測定したところ、膜厚バラツキはウェーハ面内±10nm以下であり良好な膜厚均一性を有することが確認できた。さらに、SOI層の結晶性については、定法に従いSECCOエッチング液を希釈した液を用いてSECCO欠陥評価として行った。その結果、欠陥密度は2×10〜6×10/cmと良好な値が得られた。
尚、本発明は上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的思想に包含される。
例えば、工程A〜Gまでが終了したSOIウェーハのSOI層はすでに十分に薄膜化されているので、目的に応じ更に結合強度を高めるための高温熱処理(500℃以上〜シリコンの融点未満)を加えてもよい。
本発明に係るSOIウェーハの製造方法の一例を示す工程図である。 CZ法により育成する単結晶シリコンの欠陥領域を示す概略図である。

Claims (9)

  1. 単結晶シリコンウェーハと透明絶縁性基板とを接合後、前記単結晶シリコンウェーハを薄膜化することにより前記透明絶縁性基板上にSOI層を形成してSOIウェーハを製造する方法において、少なくとも、
    チョクラルスキー法により、全面がOSF領域の外側のN領域となる単結晶シリコンを育成し、これをスライスしてウェーハを作製する工程、
    前記作製したN領域単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウェーハ中にイオン注入層を形成する工程、
    前記N領域単結晶シリコンウェーハのイオン注入面及び/又は前記透明絶縁性基板の表面を、プラズマ及び/又はオゾンで処理する工程、
    前記N領域単結晶シリコンウェーハのイオン注入面と前記透明絶縁性基板の表面とを、前記処理をした表面を接合面として室温で密着させて接合する工程、
    前記イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成する工程、
    を行なうことを特徴とするSOIウエーハの製造方法。
  2. 請求項1に記載したSOIウェーハの製造方法において、前記育成する単結晶シリコンを、Cuデポジション法により検出される欠陥領域を含まないものとすることを特徴とするSOIウエーハの製造方法。
  3. 請求項1又は請求項2に記載したSOIウェーハの製造方法において、前記接合工程を行なった後、該接合ウェーハを100〜300℃で熱処理して結合力を高める工程を行い、その後前記剥離工程を行なうことを特徴とするSOIウェーハの製造方法。
  4. 請求項1乃至請求項3のいずれか一項に記載したSOIウェーハの製造方法において、前記剥離工程により得られたSOIウェーハのSOI層表面に鏡面研磨を施すことを特徴とするSOIウェーハの製造方法。
  5. 請求項1乃至請求項4のいずれか一項に記載したSOIウエーハの製造方法において、前記透明絶縁性基板を、石英基板、サファイヤ(アルミナ)基板、ガラス基板、のいずれかとすることを特徴とするSOIウエーハの製造方法。
  6. 請求項1乃至請求項5のいずれか一項に記載したSOIウエーハの製造方法において、前記イオン注入層を形成する際のイオン注入線量を、8×1016/cmより大きくすることを特徴とするSOIウエーハの製造方法。
  7. 請求項1乃至請求項6のいずれか一項に記載した製造方法により製造されたことを特徴とするSOIウェーハ。
  8. 透明絶縁性基板上に厚さが0.5μm以下のSOI層を有するSOIウエーハであって、前記SOI層は、全面がOSF領域の外側のN領域であり、且つキャリアの移動度がN型で250cm/V・sec以上、P型で150cm/V・sec以上となるものであることを特徴とするSOIウエーハ。
  9. 請求項8に記載したSOIウェーハであって、前記SOI層は、Cuデポジション法により検出される欠陥領域を含まないものであることを特徴とするSOIウェーハ。
JP2005374892A 2004-12-28 2005-12-27 Soiウエーハの製造方法 Active JP5183874B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005374892A JP5183874B2 (ja) 2004-12-28 2005-12-27 Soiウエーハの製造方法
KR1020087017451A KR20080086893A (ko) 2005-12-27 2006-07-12 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
EP06781031.7A EP1981065B1 (en) 2005-12-27 2006-07-12 Process for producing soi wafer
PCT/JP2006/313911 WO2007074552A1 (ja) 2005-12-27 2006-07-12 Soiウェーハの製造方法及びsoiウェーハ
US12/163,785 US20080305318A1 (en) 2005-12-27 2008-06-27 Silicon on insulator (soi) wafer and process for producing same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004380587 2004-12-28
JP2004380587 2004-12-28
JP2005374892A JP5183874B2 (ja) 2004-12-28 2005-12-27 Soiウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006210900A true JP2006210900A (ja) 2006-08-10
JP5183874B2 JP5183874B2 (ja) 2013-04-17

Family

ID=36967328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005374892A Active JP5183874B2 (ja) 2004-12-28 2005-12-27 Soiウエーハの製造方法

Country Status (1)

Country Link
JP (1) JP5183874B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124206A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法
JP2008124208A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd Soq基板の製造方法
JP2008130884A (ja) * 2006-11-22 2008-06-05 Shin Etsu Chem Co Ltd Soq基板およびsoq基板の製造方法
JP2009064831A (ja) * 2007-09-04 2009-03-26 Sharp Corp 半導体装置、表示装置及びそれらの製造方法
KR101384845B1 (ko) 2007-10-25 2014-04-15 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법
WO2020095945A1 (ja) 2018-11-08 2020-05-14 住友建機株式会社 ショベル、情報処理装置、情報処理方法、情報処理プログラム、端末装置、表示方法、表示プログラム

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH0529183A (ja) * 1991-07-22 1993-02-05 Fuji Electric Co Ltd 接合方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Soi基板の作製方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2001511608A (ja) * 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション プラズマ侵入型イオン注入を使用するクラスタツール方法及び装置
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2002201093A (ja) * 2000-12-28 2002-07-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
JP2004221198A (ja) * 2003-01-10 2004-08-05 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2004265903A (ja) * 2003-01-23 2004-09-24 Shin Etsu Handotai Co Ltd Soiウエーハ及びその製造方法
WO2004083496A1 (ja) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH0529183A (ja) * 1991-07-22 1993-02-05 Fuji Electric Co Ltd 接合方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Soi基板の作製方法
JP2001511608A (ja) * 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション プラズマ侵入型イオン注入を使用するクラスタツール方法及び装置
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2002201093A (ja) * 2000-12-28 2002-07-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
JP2004221198A (ja) * 2003-01-10 2004-08-05 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2004265903A (ja) * 2003-01-23 2004-09-24 Shin Etsu Handotai Co Ltd Soiウエーハ及びその製造方法
WO2004083496A1 (ja) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124206A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法
JP2008124208A (ja) * 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd Soq基板の製造方法
JP2008130884A (ja) * 2006-11-22 2008-06-05 Shin Etsu Chem Co Ltd Soq基板およびsoq基板の製造方法
JP2009064831A (ja) * 2007-09-04 2009-03-26 Sharp Corp 半導体装置、表示装置及びそれらの製造方法
KR101384845B1 (ko) 2007-10-25 2014-04-15 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법
WO2020095945A1 (ja) 2018-11-08 2020-05-14 住友建機株式会社 ショベル、情報処理装置、情報処理方法、情報処理プログラム、端末装置、表示方法、表示プログラム

Also Published As

Publication number Publication date
JP5183874B2 (ja) 2013-04-17

Similar Documents

Publication Publication Date Title
JP5128761B2 (ja) Soiウエーハの製造方法
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
KR100972213B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2013534057A (ja) Soi基板に仕上げを施す方法
JPH11307472A (ja) 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
EP2757574B1 (en) Method for manufacturing composite wafer
JP5183874B2 (ja) Soiウエーハの製造方法
JP2006295037A (ja) Soiウエーハの製造方法及びsoiウエーハ
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
CN104488081A (zh) Sos基板的制造方法和sos基板
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP2007073878A (ja) Soiウエーハおよびsoiウエーハの製造方法
JP2006202989A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP5019852B2 (ja) 歪シリコン基板の製造方法
KR20080086893A (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
KR20160013037A (ko) 접합 웨이퍼의 제조방법
WO2011021349A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2002176155A (ja) 貼り合わせsoiウエハの製造方法
JPH11195774A (ja) 半導体基板の作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Ref document number: 5183874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250