JPH0529183A - 接合方法 - Google Patents
接合方法Info
- Publication number
- JPH0529183A JPH0529183A JP18004891A JP18004891A JPH0529183A JP H0529183 A JPH0529183 A JP H0529183A JP 18004891 A JP18004891 A JP 18004891A JP 18004891 A JP18004891 A JP 18004891A JP H0529183 A JPH0529183 A JP H0529183A
- Authority
- JP
- Japan
- Prior art keywords
- wafers
- joining
- silicon
- bodies
- joined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】２枚のシリコンウエーハを直接面接合すること
ができれば種々の用途がある。このような直接接合をす
るには接合すべき面を清浄にする必要がある。本発明は
実施容易な清浄化法を提供することを目的とする。 【構成】接合すべき面に近接して放電プラズマを発生さ
せ、プラズマの衝撃により接合すべき面の酸化膜などの
皮膜や不純物などの異物を蒸発させ、かつその面に熱や
歪みなどのエネルギーを蓄積して活性化させる。これに
より接合すべき面を重ね合わせて加熱あるいは加圧を加
熱した場合、接合される面の間の原子移動が容易にな
り、強固な結合が得られる。
ができれば種々の用途がある。このような直接接合をす
るには接合すべき面を清浄にする必要がある。本発明は
実施容易な清浄化法を提供することを目的とする。 【構成】接合すべき面に近接して放電プラズマを発生さ
せ、プラズマの衝撃により接合すべき面の酸化膜などの
皮膜や不純物などの異物を蒸発させ、かつその面に熱や
歪みなどのエネルギーを蓄積して活性化させる。これに
より接合すべき面を重ね合わせて加熱あるいは加圧を加
熱した場合、接合される面の間の原子移動が容易にな
り、強固な結合が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばシリコンウエー
ハのような素体同志を直接面接合する接合方法に関す
る。
ハのような素体同志を直接面接合する接合方法に関す
る。
【０００２】例えば、半導体材料として最も一般的なシ
リコンの板同志を欠陥なく、また良好な電気的接続が得
られるように直接面接合できれば、半導体工業の分野で
種々の用途が考えられる。第一は、図２に示すように低
不純物濃度のSiウエーハ21と高不純物濃度のSiウエーハ
22を直接接合することができれば、深い拡散に代替する
ことができる。Siウエーハの一面から、例えば100 μｍ
以上の深さに不純物を拡散するには１週間以上の拡散時
間が必要であるが、直接接合によればはるかに短い時間
ですむことが期待できる。第二は、図３に示すように一
面から拡散によって高不純物濃度層23を形成した低不純
物濃度Siウエーハ21の拡散層23の面とSiウエーハ24との
直接接合である。このような基板21の上に高不純物濃度
層23と厚い低不純物濃度層21を積層することは、エピタ
キシャル成長の場合には厚い低不純物濃度層21の形成に
高温長時間が必要なために不純物の拡散が進行し、層2
1,23の間の濃度勾配がゆるやかになってしまう。短時間
に直接接合できればそのようなおそれはなく、また低不
純物濃度層21の厚さの制御も研磨などによって高精度に
行うことができる。第三は、図４に示すように表面に溝
25などを加工したSiウエーハ26をSiウエーハ24に接合で
きれば、シリコン素体の中にトンネル25を形成すること
ができ、入り組んだトンネル構造も得ることができるの
で、半導体センサへの利用が期待できる。
リコンの板同志を欠陥なく、また良好な電気的接続が得
られるように直接面接合できれば、半導体工業の分野で
種々の用途が考えられる。第一は、図２に示すように低
不純物濃度のSiウエーハ21と高不純物濃度のSiウエーハ
22を直接接合することができれば、深い拡散に代替する
ことができる。Siウエーハの一面から、例えば100 μｍ
以上の深さに不純物を拡散するには１週間以上の拡散時
間が必要であるが、直接接合によればはるかに短い時間
ですむことが期待できる。第二は、図３に示すように一
面から拡散によって高不純物濃度層23を形成した低不純
物濃度Siウエーハ21の拡散層23の面とSiウエーハ24との
直接接合である。このような基板21の上に高不純物濃度
層23と厚い低不純物濃度層21を積層することは、エピタ
キシャル成長の場合には厚い低不純物濃度層21の形成に
高温長時間が必要なために不純物の拡散が進行し、層2
1,23の間の濃度勾配がゆるやかになってしまう。短時間
に直接接合できればそのようなおそれはなく、また低不
純物濃度層21の厚さの制御も研磨などによって高精度に
行うことができる。第三は、図４に示すように表面に溝
25などを加工したSiウエーハ26をSiウエーハ24に接合で
きれば、シリコン素体の中にトンネル25を形成すること
ができ、入り組んだトンネル構造も得ることができるの
で、半導体センサへの利用が期待できる。
【０００３】さらに、図５に示すように、表面に熱酸化
により酸化膜27を形成した２枚のSiウエーハ28を接合す
れば、三次元ＩＣをはじめ、電力用ＭＯＳ素子, センサ
などに使用できる誘電体分離基板 (ＳＯＩ基板) を作る
ことができる。ＳＯＩ基板の作成にはＣＶＤ法の適用な
どが考慮されたが価格の問題やプロセス上の制約のた
め、一般的でなかった。
により酸化膜27を形成した２枚のSiウエーハ28を接合す
れば、三次元ＩＣをはじめ、電力用ＭＯＳ素子, センサ
などに使用できる誘電体分離基板 (ＳＯＩ基板) を作る
ことができる。ＳＯＩ基板の作成にはＣＶＤ法の適用な
どが考慮されたが価格の問題やプロセス上の制約のた
め、一般的でなかった。
【０００４】このような特長をもつシリコンウエーハ同
志の接合は、ウエーハ表面を研磨で鏡面状態に仕上げた
のちに脱脂などの洗浄を行い、それを重ね合わせて1000
〜1300℃に数時間保持することで実現されていた。
志の接合は、ウエーハ表面を研磨で鏡面状態に仕上げた
のちに脱脂などの洗浄を行い、それを重ね合わせて1000
〜1300℃に数時間保持することで実現されていた。
【０００５】
【発明が解決しようとする課題】しかし、上記の従来の
シリコンウエーハを直接接合するための方法において
は、シリコンウエーハの表面を鏡面仕上げを行うととも
に、表面へのごみなどの異物付着を防止するため、シリ
コンウエーハに触れる水, 空気などの清浄化条件を厳し
く制御することが必要不可欠となる。すなわち、これら
の清浄化条件に不備があると歩留まりが極端に低下す
る。それ故、より良い清浄化条件を維持するための費用
がかさみ、接合品のコストが上昇する問題がある。
シリコンウエーハを直接接合するための方法において
は、シリコンウエーハの表面を鏡面仕上げを行うととも
に、表面へのごみなどの異物付着を防止するため、シリ
コンウエーハに触れる水, 空気などの清浄化条件を厳し
く制御することが必要不可欠となる。すなわち、これら
の清浄化条件に不備があると歩留まりが極端に低下す
る。それ故、より良い清浄化条件を維持するための費用
がかさみ、接合品のコストが上昇する問題がある。
【０００６】本発明の目的は、上記の問題を解決し、高
い費用を必要としないで、接合面の清浄な状態を維持し
てシリコンウエーハに限らない同一物質からなる素体同
志を欠陥なく直接接合できる接合方法を提供することに
ある。
い費用を必要としないで、接合面の清浄な状態を維持し
てシリコンウエーハに限らない同一物質からなる素体同
志を欠陥なく直接接合できる接合方法を提供することに
ある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の接合方法は、同一の物質からなる二つの
素体を接合する方法であって、各素体の接合すべき面に
近接する空間に放電プラズマを発生させたのち両面を重
ね合わせて加熱して接合するものである。そして、加熱
と共に加圧することも有効である。また、各素体が導電
性を有し、両素体の接合すべき面を対向させて両素体間
に電圧を印加し、対向する面の間に放電プラズマを発生
させ、そのあとその対向した面を加圧接触させ、両素体
間に電圧を印加して加熱することにより接合することも
有効である。これらの方法において、素体の接合すべき
面に凹部を有すること、あるいは素体がシリコンよりな
ること、二つのシリコン素体の不純物濃度が異なるこ
と、一方のシリコン素体の接合すべき面の表面層が内部
の層より高不純物濃度であること、さらには二つのシリ
コン素体の接合すべき面がシリコン酸化膜で覆われてい
ることもそれぞれ有効である。
めに、本発明の接合方法は、同一の物質からなる二つの
素体を接合する方法であって、各素体の接合すべき面に
近接する空間に放電プラズマを発生させたのち両面を重
ね合わせて加熱して接合するものである。そして、加熱
と共に加圧することも有効である。また、各素体が導電
性を有し、両素体の接合すべき面を対向させて両素体間
に電圧を印加し、対向する面の間に放電プラズマを発生
させ、そのあとその対向した面を加圧接触させ、両素体
間に電圧を印加して加熱することにより接合することも
有効である。これらの方法において、素体の接合すべき
面に凹部を有すること、あるいは素体がシリコンよりな
ること、二つのシリコン素体の不純物濃度が異なるこ
と、一方のシリコン素体の接合すべき面の表面層が内部
の層より高不純物濃度であること、さらには二つのシリ
コン素体の接合すべき面がシリコン酸化膜で覆われてい
ることもそれぞれ有効である。
【０００８】
【作用】素体の接合すべき面に近接して放電プラズマを
発生させれば、プラズマの衝撃により、接合すべき面の
酸化膜などの皮膜や不純物などの異物が蒸発して素体表
面に熱や歪みなどのエネルギーが蓄積して活性化され、
接合すべき面を重ね合わせて加熱した際素体相互間の原
子移動が容易となり、夾雑物の介在しない強固な結合が
得られる。
発生させれば、プラズマの衝撃により、接合すべき面の
酸化膜などの皮膜や不純物などの異物が蒸発して素体表
面に熱や歪みなどのエネルギーが蓄積して活性化され、
接合すべき面を重ね合わせて加熱した際素体相互間の原
子移動が容易となり、夾雑物の介在しない強固な結合が
得られる。
【０００９】
【実施例】(その１)厚さ１mmで直径４インチのシリコン
ウエーハを鏡面研磨し、アセトンを用いて脱脂洗浄を行
ったのち、乾燥した。このシリコンウエーハの２枚を放
電プラズマ装置の対向電極の一つの上に置き、１Torrの
真空雰囲気下で両電極間に30MHz,５kVの高周波電圧を印
加し、プラズマを発生させて両ウエーハの表面を活性化
した。このような２枚のシリコンウエーハのプラズマ処
理を行った面を重ね合わせたのち、電気炉内にセット
し、大気中で1100℃で３時間の熱処理を施した。この工
程で得られたシリコンウエーハ接合品は、外部からの10
0 kg／cm2 程度の剪断応力を負荷しても剥離などの現象
はなく、かつ赤外線検査装置で接合界面を観察してもボ
イドなどの欠陥の発生は認められなかった。本条件であ
るならば、多数のサンプルを接合しても、その接合界面
での異常は発生しなかった。なお、シリコンウエーハの
重ね合わせの前に放電プラズマ処理を行わなかったもの
を重ね合わせて、上記と同様な熱処理条件で接合する
と、その約30％で接合界面にボイドの残留が認められ
た。なお、この方法は導電性のない素体の接合にも利用
できる。
ウエーハを鏡面研磨し、アセトンを用いて脱脂洗浄を行
ったのち、乾燥した。このシリコンウエーハの２枚を放
電プラズマ装置の対向電極の一つの上に置き、１Torrの
真空雰囲気下で両電極間に30MHz,５kVの高周波電圧を印
加し、プラズマを発生させて両ウエーハの表面を活性化
した。このような２枚のシリコンウエーハのプラズマ処
理を行った面を重ね合わせたのち、電気炉内にセット
し、大気中で1100℃で３時間の熱処理を施した。この工
程で得られたシリコンウエーハ接合品は、外部からの10
0 kg／cm2 程度の剪断応力を負荷しても剥離などの現象
はなく、かつ赤外線検査装置で接合界面を観察してもボ
イドなどの欠陥の発生は認められなかった。本条件であ
るならば、多数のサンプルを接合しても、その接合界面
での異常は発生しなかった。なお、シリコンウエーハの
重ね合わせの前に放電プラズマ処理を行わなかったもの
を重ね合わせて、上記と同様な熱処理条件で接合する
と、その約30％で接合界面にボイドの残留が認められ
た。なお、この方法は導電性のない素体の接合にも利用
できる。
【００１０】(その２)図１は本発明の別の実施例に用い
る放電プラズマ装置を示す。上記の実施例と同様に、鏡
面研磨し、アセトンで脱脂洗浄を行ったのちに乾燥した
２枚の厚さ１mm, 直径４インチのシリコンウエーハ１を
図１の装置のパンチ２の面にそれぞれ真空吸着などの方
法で固定する。パンチ２は円筒３の中で上下に移動でき
るが、最初はウエーハ１間を離しておき、１Torrの真空
雰囲気もしくは窒素あるいはアルゴンなどの不活性雰囲
気中でパンチ２に付属した電極４の間に電源部５より高
周波電圧と直流電圧を交互あるいは重畳して印加する。
その結果、両ウエーハ１の間の空間６にプラズマが発生
し、シリコンウエーハ１の対向する面は清浄化される。
次いでパンチ２を接近させてシリコンウエーハ１の対向
面を接触させてパンチ２の間に加圧力７を加え、電極４
の間の電圧の印加を続けることによりウエーハを加熱し
て結合させる。印加電圧が１〜５kV, 周波数が20〜50MH
z,加圧力が0.２〜0.５ｔ／cm2 であり、プラズマ発生時
間と加圧時間の合計が60〜180 秒のときに界面に欠陥が
存在せず、かつ強固な結合力を有するシリコンウエーハ
の直接結合を得ることができた。
る放電プラズマ装置を示す。上記の実施例と同様に、鏡
面研磨し、アセトンで脱脂洗浄を行ったのちに乾燥した
２枚の厚さ１mm, 直径４インチのシリコンウエーハ１を
図１の装置のパンチ２の面にそれぞれ真空吸着などの方
法で固定する。パンチ２は円筒３の中で上下に移動でき
るが、最初はウエーハ１間を離しておき、１Torrの真空
雰囲気もしくは窒素あるいはアルゴンなどの不活性雰囲
気中でパンチ２に付属した電極４の間に電源部５より高
周波電圧と直流電圧を交互あるいは重畳して印加する。
その結果、両ウエーハ１の間の空間６にプラズマが発生
し、シリコンウエーハ１の対向する面は清浄化される。
次いでパンチ２を接近させてシリコンウエーハ１の対向
面を接触させてパンチ２の間に加圧力７を加え、電極４
の間の電圧の印加を続けることによりウエーハを加熱し
て結合させる。印加電圧が１〜５kV, 周波数が20〜50MH
z,加圧力が0.２〜0.５ｔ／cm2 であり、プラズマ発生時
間と加圧時間の合計が60〜180 秒のときに界面に欠陥が
存在せず、かつ強固な結合力を有するシリコンウエーハ
の直接結合を得ることができた。
【００１１】上記の二つの方法のいずれを用いても、２
枚のシリコンウエーハを接合して図２ないし図５に示し
たような技術を実施することができる。
枚のシリコンウエーハを接合して図２ないし図５に示し
たような技術を実施することができる。
【００１２】
【発明の効果】本発明によれば、二つの素体の接合すべ
き面を前もって放電プラズマ処理することにより、接合
すべき面の不純物が除去されると共に、その表面に熱や
歪みなどでエネルギーが蓄積して表面が活性化されるた
め、両面を重ね合わせて加熱することによって界面に欠
陥のない直接接合が可能になった。これにより、例えば
シリコンウエーハ接合時の歩留まりが飛躍的に向上し、
かつ結合力も従来の方法にくらべて格段に増加した。
き面を前もって放電プラズマ処理することにより、接合
すべき面の不純物が除去されると共に、その表面に熱や
歪みなどでエネルギーが蓄積して表面が活性化されるた
め、両面を重ね合わせて加熱することによって界面に欠
陥のない直接接合が可能になった。これにより、例えば
シリコンウエーハ接合時の歩留まりが飛躍的に向上し、
かつ結合力も従来の方法にくらべて格段に増加した。
【図１】本発明の一実施例に用いる放電プラズマ装置の
構成を一部断面で示す斜視図
構成を一部断面で示す斜視図
【図２】直接接合したシリコンウエーハの用途の一つを
示す断面図
示す断面図
【図３】直接接合したシリコンウエーハの用途の一つを
示す断面図
示す断面図
【図４】直接接合したシリコンウエーハの用途の一つを
示す断面図
示す断面図
【図５】直接接合したシリコンウエーハの用途の一つを
示す断面図
示す断面図
１ シリコンウエーハ
２ パンチ
３ 円筒
４ 電極
５ 電源部
７ 加圧力
Claims (8)
- 【請求項１】同一物質からなる二つの素体を接合する方
法であって、各素体の接合すべき面に近接する空間に放
電プラズマを発生させたのち、両面を重ね合わせて加熱
して接合することを特徴とする接合方法。 - 【請求項２】加熱と共に加圧する請求項１記載の接合方
法。 - 【請求項３】各素体が導電性を有し、両素体の接合すべ
き面を対向させて両素体間に電圧を印加し、対向する面
の間に放電プラズマを発生させ、そのあと対向した面を
加圧接触させ、両素体間に電圧を印加して加熱すること
により接合する請求項２記載の接合方法。 - 【請求項４】素体の接合すべき面に凹部を有する請求項
１, ２あるいは３記載の接合方法。 - 【請求項５】素体がシリコンよりなる請求項１ないし４
のいずれかに記載の接合方法。 - 【請求項６】二つのシリコン素体の不純物濃度が異なる
請求項５記載の接合方法。 - 【請求項７】一方のシリコン素体の接合すべき面の表面
層が内部の層より高不純物濃度である請求項５記載の接
合方法。 - 【請求項８】二つのシリコン素体の接合すべき面がシリ
コン酸化膜で覆われた請求項５記載の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18004891A JP2910334B2 (ja) | 1991-07-22 | 1991-07-22 | 接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18004891A JP2910334B2 (ja) | 1991-07-22 | 1991-07-22 | 接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529183A true JPH0529183A (ja) | 1993-02-05 |
| JP2910334B2 JP2910334B2 (ja) | 1999-06-23 |
Family
ID=16076577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18004891A Expired - Lifetime JP2910334B2 (ja) | 1991-07-22 | 1991-07-22 | 接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910334B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2006210899A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2006210900A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| WO2007074551A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| WO2007074552A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP2010500761A (ja) * | 2006-08-09 | 2010-01-07 | アプライド マテリアルズ インコーポレイテッド | シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 |
| JP2015164190A (ja) * | 2003-02-07 | 2015-09-10 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| JP2016504760A (ja) * | 2012-11-21 | 2016-02-12 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 接合する装置および方法 |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
-
1991
- 1991-07-22 JP JP18004891A patent/JP2910334B2/ja not_active Expired - Lifetime
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015164190A (ja) * | 2003-02-07 | 2015-09-10 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| US10141218B2 (en) | 2003-02-07 | 2018-11-27 | Invensas Bonding Technologies, Inc. | Room temperature metal direct bonding |
| JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| JP2006210899A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2006210900A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
| US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US8236667B2 (en) | 2005-12-27 | 2012-08-07 | Shin-Etsu Chemical Co., Ltd. | Silicon on insulator (SOI) wafer and process for producing same |
| US8703580B2 (en) | 2005-12-27 | 2014-04-22 | Shin-Etsu Chemical Co., Ltd. | Silicon on insulator (SOI) wafer and process for producing same |
| WO2007074552A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| WO2007074551A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP2010500761A (ja) * | 2006-08-09 | 2010-01-07 | アプライド マテリアルズ インコーポレイテッド | シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 |
| US10943810B2 (en) | 2012-11-21 | 2021-03-09 | Ev Group E. Thallner Gmbh | Device and method for bonding |
| JP2016504760A (ja) * | 2012-11-21 | 2016-02-12 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 接合する装置および方法 |
| US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2910334B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910334B2 (ja) | 接合方法 | |
| JP2791429B2 (ja) | シリコンウェハーの常温接合法 | |
| US7645681B2 (en) | Bonding method, device produced by this method, and bonding device | |
| JP4695014B2 (ja) | 接合方法及びこの方法により作成されるデバイス並びに接合装置 | |
| JP2006248895A5 (ja) | ||
| TWI453857B (zh) | Manufacturing method of electrostatic chuck mechanism | |
| JP2007301600A (ja) | 接合方法及びその装置 | |
| KR20070024422A (ko) | 적층 기판 제조방법 및 이 방법에 의해 제조된 적층 기판 | |
| KR20070055382A (ko) | 접합웨이퍼의 제조방법 | |
| JP3820409B2 (ja) | 接合方法及びこの方法により作成されるデバイス並びに接合装置 | |
| JPS63101085A (ja) | 拡散接合方法 | |
| US11400541B2 (en) | Method for production of a component by atomic diffusion bonding | |
| WO2004036626A2 (en) | Isostatic pressure assisted wafer bonding method | |
| WO2007102210A1 (ja) | 陽極接合用の加熱集中治具、陽極接合方法及び装置 | |
| JP4453362B2 (ja) | 拡散接合装置及び拡散接合方法 | |
| JP2008235776A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH08195334A (ja) | シリコン基板の接合方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| KR102037368B1 (ko) | 확산 접합 장치 및 방법 | |
| JPS62283655A (ja) | 半導体多層基板の製造方法 | |
| JP2006073780A (ja) | 常温接合方法と装置及びデバイス | |
| JPH0256916A (ja) | 半導体基板の接合方法 | |
| JP7165342B1 (ja) | 化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法 | |
| JP2004111533A (ja) | 静電吸着装置 | |
| KR101447086B1 (ko) | 금속-세라믹 층상 복합소재 및 그 제조방법 |