JP2008124208A - Ｓｏｑ基板の製造方法 - Google Patents
Ｓｏｑ基板の製造方法 Download PDFInfo
- Publication number
- JP2008124208A JP2008124208A JP2006305665A JP2006305665A JP2008124208A JP 2008124208 A JP2008124208 A JP 2008124208A JP 2006305665 A JP2006305665 A JP 2006305665A JP 2006305665 A JP2006305665 A JP 2006305665A JP 2008124208 A JP2008124208 A JP 2008124208A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- ion implantation
- soq
- quartz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 239000010453 quartz Substances 0.000 claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 9
- -1 Hydrogen ions Chemical class 0.000 claims abstract description 6
- 238000004381 surface treatment Methods 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 238000005389 semiconductor device fabrication Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 12
- 206010040844 Skin exfoliation Diseases 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
- Y10T428/31609—Particulate metal or metal compound-containing
- Y10T428/31612—As silicone, silane or siloxane
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】半導体デバイス製造プロセスへの適合性の高いＳＯＱ基板を提供すること。
【解決手段】単結晶Ｓｉ基１０の表面（主面）に水素イオンを注入し、水素イオン注入層（イオン注入ダメージ層）１１を形成する。この水素イオン注入により、水素イオン注入界面１２が形成される。この単結晶Ｓｉ基板１０と炭素濃度１００ｐｐｍ以上を含有する石英基板２０を貼り合わせ、イオン注入ダメージ層１１近傍に外部衝撃を付与することで、貼り合せ基板の単結晶Ｓｉ基板１０の水素イオン注入界面１２に沿ってＳｉ結晶膜を剥離する。そして、得られたシリコン薄膜１３の表面を研磨等してダメージを除去してＳＯＱ基板が得られる。
【選択図】図１
【解決手段】単結晶Ｓｉ基１０の表面（主面）に水素イオンを注入し、水素イオン注入層（イオン注入ダメージ層）１１を形成する。この水素イオン注入により、水素イオン注入界面１２が形成される。この単結晶Ｓｉ基板１０と炭素濃度１００ｐｐｍ以上を含有する石英基板２０を貼り合わせ、イオン注入ダメージ層１１近傍に外部衝撃を付与することで、貼り合せ基板の単結晶Ｓｉ基板１０の水素イオン注入界面１２に沿ってＳｉ結晶膜を剥離する。そして、得られたシリコン薄膜１３の表面を研磨等してダメージを除去してＳＯＱ基板が得られる。
【選択図】図１
Description
本発明は、石英基板上に単結晶シリコン薄膜を備えたＳＯＱ基板の製造技術に関する。
高周波デバイス用の基板として、近年、Silicon on Sapphire(ＳＯＳ)が注目を浴びている。これは、サファイアの格子定数が単結晶シリコンのそれに近いことからヘテロエピタキシャル成長が可能であることに加え、高周波デバイスの製造に適しているという理由による。
ＳＯＳ構造のＭＯＳトランジスタには、シリコン基板上に作製したＭＯＳトランジスタに比較して、トランジスタのソース対地間・ドレイン対地間の浮遊容量が小さいために高周波信号がサファイア基板を介して対地側に漏洩する電力（電力損失・信号損失）が少ないなどの利点を有している。
一方で、サファイア基板は極めて高価であり、且つ、大口径化が難しいという問題点を有する。サファイア基板の代替として検討されている基板は、サファイア基板よりも安価で大口径化が容易な石英基板であるが、ＳＯＩ(Silicon on Insulator)基板として石英基板を用いる場合、石英基板上に単結晶のシリコン膜をエピタキシャル成長させることができないために、いわゆる「貼り合わせ法」（例えば、特許文献１、非特許文献１を参照）により単結晶シリコン膜を石英基板上に転写することが必要となる。
特許第３０４８２０１号公報
A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106).
しかしながら、貼り合わせ法で得られたＳＯＱ基板には、下記のようなデバイス製造プロセス上の問題がある。石英は可視光領域、近赤外領域などの幅広い波長領域で透明であるため、プロセス中のＳＯＱウェーハの搬送やアライメントに用いられるセンサ（主としてレーザの透過光を観察することによりウェーハの有無を判断する透過型センサ）が石英ウェーハを認識できない。この問題は、その表面にシリコン薄膜が設けられているＳＯＱウェーハでも同様に生じる。
このような問題を解決するために石英基板の裏面にサンドブラスト処理などして裏面荒れを施しても、石英の屈折率は比較的低い（ｎ＝１．４５付近）ために裏面反射が生じにくく、しかも、このような裏面荒れはＳＯＱ基板の平坦性を損なう要因ともなってしまう。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、ＳＯＳ基板に比較して低コストで、大口径化にも対応可能な、半導体デバイス製造プロセスへの適合性の高いＳＯＱ基板を提供することにある。
このような課題を解決するために、本発明のＳＯＱ基板には、単結晶シリコン薄膜を支持する石英基板として、炭素濃度１００ｐｐｍ以上を含有する石英基板が用いられている。
また、このようなＳＯＱ基板の製造方法は、単結晶シリコン基板の主面側に水素イオンを注入するイオン注入工程と、前記単結晶シリコン基板の主面及び炭素濃度１００ｐｐｍ以上を含有する石英基板の主面の少なくとも一方にプラズマ処理又はオゾン処理による表面活性化処理を施す表面処理工程と、前記単結晶シリコン基板と前記石英基板の主面同士を貼り合わせる工程と、前記貼り合せ基板の水素イオン注入界面に沿って単結晶シリコン膜を剥離して前記石英基板上に単結晶シリコン薄膜を形成する剥離工程とを備えている。
好ましくは、前記貼り合わせ工程後で前記剥離工程前に、前記単結晶シリコン基板と前記石英基板を貼り合わせた状態で３５０℃以下の温度で熱処理する工程を備える。
また、好ましくは、前記剥離工程は、前記単結晶シリコン基板端部の水素イオン注入領域に機械的衝撃を付与することにより実行される。
本発明によれば、単結晶シリコン薄膜を支持する石英基板として炭素濃度１００ｐｐｍ以上を含有する石英基板を用いることとしたので、ＳＯＳ基板に比較して低コストであり、大口径化にも対応可能で、しかも、半導体デバイス製造プロセスへの適合性の高いＳＯＱ基板を提供することが可能となる。
また、このようなＳＯＱ基板を用いて高周波デバイスを製造すれば、ＳＯＳ構造の高周波デバイス同様に、電力損失や信号損失が少ないデバイスが得られる。
以下に、実施例により、本発明の実施の形態について説明する。
図１は、本実施例のＳＯＱ基板の製造方法のプロセス例を説明するための図で、図１（Ａ）に図示された符号１０は単結晶Ｓｉ基板である。ここで、単結晶Ｓｉ基板１０は、例えば、ＣＺ法（チョクラルスキ法）により育成された一般に市販されているＳｉ基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造される半導体基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。また、この単結晶Ｓｉ基板１０はその表面（貼り合せ面）に予め酸化膜が形成された状態のものであってもよい。
先ず、単結晶Ｓｉ基１０の表面（主面）に水素イオンを注入し、水素イオン注入層（イオン注入ダメージ層）１１を形成する。この水素イオン注入により、単結晶Ｓｉ基板１０の表面近傍の所定の深さ（平均イオン注入深さＬ）に「水素イオン注入界面」１２が形成され、当該領域には、局在する「微小気泡層」が形成される（図１（Ａ））。この水素イオン注入界面１２が後の「接合面（貼り合せ面）」となる。
水素のイオン注入時のドーズ量は、ＳＯＱ基板の仕様等に応じて、例えば１×１０16〜４×１０17ａｔｏｍｓ／ｃｍ2の範囲で適当な値が選択される。なお、特許文献１や非特許文献１に記載されているような従来法の「SmartCut法」でＳＯＩ基板を作製する場合には、水素イオンのドーズ量が１×１０17ａｔｏｍｓ／ｃｍ2を越えるとその後に得られるＳＯＩ層の表面荒れが生じるとされ、７×１０16ａｔｏｍｓ／ｃｍ2程度のドーズ量に設定するのが一般的である。
しかし、本発明者らの検討によれば、従来法において生じる上記イオン注入条件で生じるＳＯＩ層の表面荒れの原因は、水素イオンのドーズ量そのものではなく、シリコン薄膜を剥離してＳＯＩ層を得るために採用されている比較的高温（例えば５００℃）の熱処理工程にあることが明らかとなった。
SmartCut法でＳＯＩ基板を作製する際には、シリコン基板の貼り合せ面側に水素イオンを注入して「水素ブリスタ」と呼ばれる「気泡」を高密度で発生させ、比較的高温の熱処理により生じる「水素ブリスタ」の「気泡成長」を利用してシリコン薄膜を熱剥離している。ここで、「気泡成長」は水素原子の拡散現象に他ならないから、高ドーズ条件で形成されることとなる極めて高密度の「気泡」が「成長」する過程においては水素原子の拡散が顕著に生じていることとなる。そして、このような原子拡散現象がＳＯＩ層の表面荒れを生じさせることとなるとの解釈が可能である。
したがって、シリコン薄膜の低温での剥離を可能とすれば、当該剥離処理工程中での水素原子の拡散は著しく抑制されることとなり、高いドーズ量の水素イオン注入を施したとしても剥離されて得られるシリコン膜の表面荒れを生じさせることはないはずである。
本発明者らはこのような仮設に立ち、種々のドーズ量で水素イオン注入を施して剥離シリコン膜の表面荒れへの影響を調査したが、後述する低温剥離工程を採用する限り、少なくとも４×１０17ａｔｏｍｓ／ｃｍ2までのドーズ量での表面荒れは認められなかった。
イオン注入層１１の単結晶Ｓｉ基板１０表面からの深さ（平均イオン注入深さＬ）はイオン注入時の加速電圧により制御され、どの程度の厚さのシリコン膜を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さＬを０．５μｍ以下とし、加速電圧５０〜１００ｋｅＶなどとする。なお、Ｓｉ結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Ｓｉ基板１０のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにして水素イオンによる注入ダメージ層１１を形成した単結晶Ｓｉ基板１０と石英基板２０を貼り合わせる（図１（Ｂ））。なお、これらの基板直径は概ね同一であり、後のデバイス形成プロセスの便宜のため、石英基板２０にも単結晶Ｓｉ基板１０に設けられているオリエンテーション・フラット（ＯＦ）と同様のＯＦを設けておき、これらのＯＦ同士を一致させて貼り合わせるようにすると好都合である。
この石英基板２０は炭素が１００ｐｐｍ以上添加されており、目視では不透明な黒色である。したがって、デバイス製造プロセス中のＳＯＱウェーハの搬送やアライメントに用いられるセンサが石英ウェーハを認識できなくなるという問題が解決されることとなる。なお、例えば高周波デバイス用途の基板では、可視光で透明である必要は全く無く、デバイスの使用周波数領域における寄生高周波（ＲＦ）カップリングが小さければよい。この点、上述の炭素添加の「黒色石英」は、高周波デバイスで用いられるＧＨｚ近傍の周波数領域では、透明石英とほぼ同等の性質を有する。しかも、裏面を荒らして透過率（裏面反射率）を制御する必要は無く、両面研磨ウェーハを用いることができ、平坦性の高いＳＯＱ基板が容易に得られる。
ここで、炭素濃度を１００ｐｐｍ以上とするのは、この濃度未満では通常のウェーハの厚さにおいて透過率が不十分となってしまうとの理由による。一般的には２００ｐｐｍ乃至４００ｐｐｍの炭素濃度とすることが望ましい。なお、本実施例では３００ｐｐｍの炭素濃度の石英基板を用いている。
この貼り合わせは、単結晶Ｓｉ基板１０と石英基板２０のそれぞれの接合面に、予め、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施した後に実行される。この表面処理は、接合面となる表面の有機物除去や表面上のＯＨ基を増大させて表面活性化を図るなどの目的で行われるものであり、単結晶Ｓｉ基板１０と石英基板２０の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
この表面処理をプラズマ処理により実行する場合には、予めＲＣＡ洗浄等を施した表面清浄な単結晶Ｓｉ基板および／または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、単結晶Ｓｉ基板の表面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがあり、単結晶Ｓｉ基板の表面状態や目的などにより適宜変更され得る。
また、当該表面処理が単結晶Ｓｉ表面を酸化させることをも目的とするような場合には、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、石英基板はその表面が酸化状態にあるため、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導入後、１００Ｗ程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Ｓｉ基板および／または石英基板の表面に５〜１０秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、予めＲＣＡ洗浄等を施した表面清浄な単結晶Ｓｉ基板および／または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Ｓｉ基板および／または石英基板の表面に所定の時間の処理が施される。
このような表面処理が施された単結晶Ｓｉ基板１０と石英基板２０の表面を接合面として密着させて貼り合わせると、両基板の少なくとも一方の表面（接合面）は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着（貼り合せ）した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。なお、この貼り合わせに続いて、貼り合わせた状態の基板を３５０℃以下の比較的低い温度で加熱する工程を設けることが、注入ダメージ層１１内のＳｉ原子の化学結合の弱化の観点からは好ましい。
これに続いて、外部衝撃を付与することで、熱処理後の貼り合せ基板の単結晶Ｓｉ基板１０の水素イオン注入界面１２に沿ってＳｉ結晶膜を剥離する（図１（Ｃ））。この熱処理は、注入ダメージ層１１内のＳｉ原子の化学結合を弱化させて機械的強度を低下させることを目的とするものである。そして、得られたシリコン薄膜１３の表面を研磨等してダメージを除去して半導体基板が得られる（図１（Ｄ））。
ここで、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり得るが、例えば、単結晶Ｓｉ基板端部の水素イオン注入領域（水素イオン注入界面近傍）に機械的衝撃を付与するなどがある。３５０℃の上記熱処理により注入ダメージ層１１内のＳｉ原子の化学結合は既に弱化しているため、何れの手法を採用するにしてもその衝撃レベルは従来法に比較して著しく低いもので十分である。したがって、シリコン薄膜の機械的剥離によるダメージの導入は回避されることとなる。
本発明によれば、ＳＯＳ基板に比較して低コストであり、大口径化にも対応可能で、しかも、半導体デバイス製造プロセスへの適合性の高いＳＯＱ基板を提供することが可能となる。また、このようなＳＯＱ基板を用いて高周波デバイスを製造すれば、ＳＯＳ構造の高周波デバイス同様に、電力損失や信号損失が少ないデバイスが得られる。
１０ 単結晶Ｓｉ基板
１１ 注入ダメージ層
１２ イオン注入界面
１３ シリコン薄膜
２０ 石英基板
１１ 注入ダメージ層
１２ イオン注入界面
１３ シリコン薄膜
２０ 石英基板
Claims (4)
- 炭素濃度１００ｐｐｍ以上を含有する石英基板上に単結晶シリコン薄膜を備えたＳＯＱ（Silicon on Quartz）基板。
- 単結晶シリコン基板の主面側に水素イオンを注入するイオン注入工程と、
前記単結晶シリコン基板の主面及び炭素濃度１００ｐｐｍ以上を含有する石英基板の主面の少なくとも一方にプラズマ処理又はオゾン処理による表面活性化処理を施す表面処理工程と、
前記単結晶シリコン基板と前記石英基板の主面同士を貼り合わせる工程と、
前記貼り合せ基板の水素イオン注入界面に沿って単結晶シリコン膜を剥離して前記石英基板上に単結晶シリコン薄膜を形成する剥離工程とを備えているＳＯＱ基板の製造方法。 - 前記貼り合わせ工程後で前記剥離工程前に、前記単結晶シリコン基板と前記石英基板を貼り合わせた状態で３５０℃以下の温度で熱処理する工程を備えている請求項２に記載のＳＯＱ基板の製造方法。
- 前記剥離工程は、前記単結晶シリコン基板端部の水素イオン注入領域に機械的衝撃を付与することにより実行されるものである請求項２又は３に記載のＳＯＱ基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006305665A JP5044195B2 (ja) | 2006-11-10 | 2006-11-10 | Ｓｏｑ基板の製造方法 |
| US11/979,447 US7732867B2 (en) | 2006-11-10 | 2007-11-02 | Method for manufacturing SOQ substrate |
| EP20070021588 EP1921672B1 (en) | 2006-11-10 | 2007-11-06 | Method for manufacturing SOQ substrate |
| DE200760007871 DE602007007871D1 (ja) | 2006-11-10 | 2007-11-06 | |
| CN2007101700665A CN101179054B (zh) | 2006-11-10 | 2007-11-09 | Soq基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006305665A JP5044195B2 (ja) | 2006-11-10 | 2006-11-10 | Ｓｏｑ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008124208A true JP2008124208A (ja) | 2008-05-29 |
| JP5044195B2 JP5044195B2 (ja) | 2012-10-10 |
Family
ID=39166645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006305665A Expired - Fee Related JP5044195B2 (ja) | 2006-11-10 | 2006-11-10 | Ｓｏｑ基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7732867B2 (ja) |
| EP (1) | EP1921672B1 (ja) |
| JP (1) | JP5044195B2 (ja) |
| CN (1) | CN101179054B (ja) |
| DE (1) | DE602007007871D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5496598B2 (ja) * | 2008-10-31 | 2014-05-21 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
| JP2012250907A (ja) * | 2011-06-02 | 2012-12-20 | Samsung Corning Precision Materials Co Ltd | 自立基板の製造方法 |
| GB201114365D0 (en) | 2011-08-22 | 2011-10-05 | Univ Surrey | Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method |
| CN102779739B (zh) * | 2012-07-12 | 2015-04-15 | 清华大学 | 功率半导体器件背面制造工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001180964A (ja) * | 1999-12-27 | 2001-07-03 | Kyocera Corp | 黒色系焼結石英 |
| JP2004123514A (ja) * | 2002-07-31 | 2004-04-22 | Shinetsu Quartz Prod Co Ltd | 石英ガラスの製造方法及び石英ガラス体 |
| JP2006210900A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2007081145A (ja) * | 2005-09-14 | 2007-03-29 | Tosoh Corp | ダミーウエハー |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| TW200307652A (en) | 2002-04-04 | 2003-12-16 | Tosoh Corp | Quartz glass thermal sprayed parts and method for producing the same |
| TW200422273A (en) * | 2002-11-29 | 2004-11-01 | Shinetsu Quartz Prod | Method for producing synthetic quartz glass and synthetic quartz glass article |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| DE602004013292T2 (de) * | 2004-06-11 | 2009-05-28 | S.O.I. Tec Silicon On Insulator Technologies S.A. | Verfahren zur Herstellung eines Verbundsubstrats |
| FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
-
2006
- 2006-11-10 JP JP2006305665A patent/JP5044195B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-02 US US11/979,447 patent/US7732867B2/en active Active
- 2007-11-06 EP EP20070021588 patent/EP1921672B1/en active Active
- 2007-11-06 DE DE200760007871 patent/DE602007007871D1/de active Active
- 2007-11-09 CN CN2007101700665A patent/CN101179054B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001180964A (ja) * | 1999-12-27 | 2001-07-03 | Kyocera Corp | 黒色系焼結石英 |
| JP2004123514A (ja) * | 2002-07-31 | 2004-04-22 | Shinetsu Quartz Prod Co Ltd | 石英ガラスの製造方法及び石英ガラス体 |
| JP2006210900A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2007081145A (ja) * | 2005-09-14 | 2007-03-29 | Tosoh Corp | ダミーウエハー |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5044195B2 (ja) | 2012-10-10 |
| EP1921672B1 (en) | 2010-07-21 |
| CN101179054A (zh) | 2008-05-14 |
| CN101179054B (zh) | 2012-05-30 |
| US20080118757A1 (en) | 2008-05-22 |
| US7732867B2 (en) | 2010-06-08 |
| DE602007007871D1 (ja) | 2010-09-02 |
| EP1921672A3 (en) | 2009-07-22 |
| EP1921672A2 (en) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7977209B2 (en) | Method for manufacturing SOI substrate | |
| JP5284576B2 (ja) | 半導体基板の製造方法 | |
| US7588997B2 (en) | Method of fabricating a thin film | |
| US7833878B2 (en) | Method for manufacturing SOI substrate | |
| KR101575917B1 (ko) | 실리콘 박막 전사 절연성 웨이퍼의 제조 방법 | |
| JP2008153411A (ja) | Ｓｏｉ基板の製造方法 | |
| TWI595561B (zh) | Method of manufacturing hybrid substrate and hybrid substrate | |
| KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
| JP5220335B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2008130884A (ja) | Ｓｏｑ基板およびｓｏｑ基板の製造方法 | |
| JP5044195B2 (ja) | Ｓｏｑ基板の製造方法 | |
| JPWO2014017368A1 (ja) | Ｓｏｓ基板の製造方法及びｓｏｓ基板 | |
| JP2009105315A (ja) | 半導体基板の製造方法 | |
| JP5064693B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2008124206A (ja) | 歪シリコン基板の製造方法 | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4730645B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR100722523B1 (ko) | 웨이퍼 표면 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5044195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |