KR101575917B1 - 실리콘 박막 전사 절연성 웨이퍼의 제조 방법 - Google Patents

실리콘 박막 전사 절연성 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101575917B1
KR101575917B1 KR1020107020154A KR20107020154A KR101575917B1 KR 101575917 B1 KR101575917 B1 KR 101575917B1 KR 1020107020154 A KR1020107020154 A KR 1020107020154A KR 20107020154 A KR20107020154 A KR 20107020154A KR 101575917 B1 KR101575917 B1 KR 101575917B1
Authority
KR
South Korea
Prior art keywords
wafer
single crystal
crystal silicon
etching
silicon wafer
Prior art date
Application number
KR1020107020154A
Other languages
English (en)
Other versions
KR20110081771A (ko
Inventor
쇼지 아키야마
요시히로 구보타
아츠오 이토
마코토 가와이
코우이치 다나카
유지 토비사카
요시히로 노지마
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20110081771A publication Critical patent/KR20110081771A/ko
Application granted granted Critical
Publication of KR101575917B1 publication Critical patent/KR101575917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Abstract

<과제> 본 발명은 절연성 기판과 SOI층과의 열팽창 계수의 차이에 기인하는 열왜, 박리, 균열 등의 발생을 방지할 수 있고, SOI층의 막 두께 균일성을 높게 할 수 있는 SOI 웨이퍼의 제조 방법을 제공한다.
<해결 수단> 수소 이온 주입층을 설치한 단결정 실리콘 웨이퍼의 수소 이온 주입면과, 절연성 웨이퍼의 표면과의 쌍방 혹은 일방에 표면 활성화 처리를 하는 공정과, 수소 이온 주입면과 상기 표면을 접합하여 접합 웨이퍼를 얻는 접합 공정과, 접합 웨이퍼를 제1의 온도로 열처리하는 공정과, 접합 웨이퍼의 단결정 실리콘 웨이퍼의 두께를 얇게 하기 위해서 접합 웨이퍼의 단결정 실리콘 웨이퍼측의 면을 연삭 및/또는 에칭을 행하는 공정과, 접합 웨이퍼를 제1의 온도보다 높은 제2의 온도로 열처리하는 공정과, 접합 웨이퍼의 수소 이온 주입층에 기계적 충격을 가하여 수소 이온 주입층을 박리하는 공정을 포함하여 이루어진다.

Description

실리콘 박막 전사 절연성 웨이퍼의 제조 방법{METHOD FOR MANUFACTURING SILICON THIN FILM TRANSFER INSULATING WAFER}
본 발명은 SOI(Silicon On Insulator) 웨이퍼의 제조 방법에 관한 것이다.
종래로부터 실리콘·온·쿼츠(SOQ : Silicon On Quartz)), 실리콘·온·글라스(SOG : Silicon On Glass), 실리콘·온·사파이어(SOS : Silicon On Sapphire)로 불리는 SOI(Silicon On Insulator) 웨이퍼가 제안되고 있고, 핸들 웨이퍼(석영, 글라스, 사파이어)가 가지는 절연성, 투명성 등 때문에 프로젝터(projector), 고주파 디바이스(device) 등에의 응용이 기대되고 있다. 이들은 핸들 웨이퍼와 실리콘 웨이퍼(도너 웨이퍼(donor wafer))를 붙여 맞대어 제조된다.
종래의 붙여 맞댐에 관한 SOI 제조 기술에는 주로 2종류의 방법이 있다.
하나는 SOITEC법이고, 실온에서 미리 수소 이온 주입을 한 실리콘 웨이퍼(도너 웨이퍼)와 지지 웨이퍼가 되는 웨이퍼(핸들 웨이퍼(handle wafer))를 붙여 맞대어 고온(500℃ 부근)에서 열처리를 하여 이온 주입 계면에서 미세 공극(micro-cavity)로 불리는 미소한 기포를 다수 발생시켜 박리를 행하고, 실리콘 박막을 핸들 웨이퍼에 전사한다고 하는 것이다.
또 하나는 SiGen법으로 불리는 방법이고, 마찬가지로 수소 이온 주입을 미리 실시한 웨이퍼와 핸들 웨이퍼 쌍방에 플라스마 처리로 표면을 활성화시킨 후에 붙여 맞댐을 행하고, 거기에다 나중에 기계적으로 수소 이온 주입 계면에서 박리를 한다고 하는 방법이다.
그러나, SOITEC법에 있어서는 붙여 맞댄 후에 고온의 열처리가 들어가기 때문에 실리콘 웨이퍼와 석영이나 사파이어로 대표되는 핸들 웨이퍼를 붙여 맞대는 경우에 있어서는 열팽창 계수의 큰 차에 의해 웨이퍼가 갈라져 버린다고 하는 결점이 있었다.
또, SiGen법에 있어서는 표면 활성화 처리에 의해 붙여 맞댄 시점에서 SOITEC법과 비교해 높은 결합 강도를 가진다고는 해도 250℃ 이상의 온도의 열처리가 필요하다. 이 결과, 붙여 맞댄 웨이퍼의 열팽창율의 차에 의해 웨이퍼가 파손하거나, 전사되는 실리콘 박막에 미전사부가 도입된다고 하는 문제가 발생하는 일이 있다. 이것은 온도 상승과 함께 붙여 맞댐 계면의 결합 강도가 증가하지만, 동시에 이종 웨이퍼를 붙여 맞대고 있음으로써 휨이 발생하거나 벗겨짐 등이 발생하고, 붙여 맞댐이 면 내에서 균일하게 진행하지 않기 때문이다.
종래로부터 붙여 맞댐 SOS의 연구는 되고 있고. 실온 붙여 맞댐 +저온 열처리+연삭+고온 처리(900℃ 이상)에 의한 결합 완성이라고 하는 박막화 방법은 제안되고 있었지만(비특허 문헌 1), 이 방법을 이용해도 얻어진 실리콘 박막층에는 다수의 미스피트(misfit) 전위나 크랙(crack)이 도입되는 것이 판명되어 있다. 이것은 붙여 맞댐 때의 결합이 약하고, 온도 상승·강온시에 발생하는 응력에 의해 실리콘/사파이어 기판의 붙여 맞댐 계면이 어긋나는 것에 기인하는 것이라고 생각된다. 또 실리콘 기판의 연삭·연마로 박막화를 실시하기 때문에 박막의 막 두께 균일성이 매우 나쁘다.
또, 이 비특허 문헌 1의 방법에서는, 미리 도너 웨이퍼에 수소 이온을 주입하고, 이 주입 계면을 전사 계면으로 하는 방법은 채용할 수 없다. 그 이유는 비특허 문헌 1에 있어서는 「결합이 완성되는 온도(900℃ 이상)」>>「수소 이온 주입에 의해 발생한 미소한 미세 공극이 커져 박리를 일으키는 온도(400~600℃)」로 되기 때문이다(비특허 문헌 2).
SOITEC법으로 불리는 SOI 제작의 대표적인 방법(비특허 문헌 2)에서는 500℃ 전후까지 붙여 맞댄 웨이퍼를 온도 상승하고, 수소 이온을 미리 주입한 도너 웨이퍼로부터 핸들 웨이퍼에 박막을 전사한 후, 900℃ 이상으로 더욱 온도 상승시켜서 결합을 완성하는 방법을 이용하지만, 이 경우는 핸들 웨이퍼(실리콘)와 도너 웨이퍼(실리콘)가 동일한 재료(=동재료)이기 때문에 문제는 안 된다.
Abe etAl. Japan. J.Appl. Phys. 33(1994) p. 514 Bruel etAl. Japan. J.Appl. Phys. 36(1997) p. 1636
본 발명이 대상으로 하고 있는 이종 기판의 붙여 맞댐에 있어서는, 수소 이온 주입에 의해 발생한 미소한 미세 공극이 커져 박리를 일으키는 온도(400~600℃)에서 일단 박막을 전사할 수 있었다고 해도, 그 후 열팽창율이 다른 재료(예를 들면, 실리콘/사파이어)를 온도 상승(>900℃)시키기 때문에, 결합이 불완전한 재료 사이에 어긋난 응력을 일으켜 슬립·결정결함(slippage·crystal-defect)을 일으킨다. 따라서, 이종 기판의 붙여 맞댐에 있어서는, 붙여 맞댐의 시점인 정도의 결합 강도를 얻고, 열처리 중, 열처리 후에도, 그 붙여 맞댐 계면을 어긋나게 하는 일 없이 유지하는 것이 필수라고 생각된다.
본 발명은 절연성 기판 상에 SOI층을 형성하는 SOI 웨이퍼의 제조 방법에 있어서, 절연성 기판과 SOI층과의 열팽창 계수의 차이에 기인하는 열왜(熱歪), 박리, 균열 등의 발생을 간단하고 쉬운 공정으로 방지할 수 있고, 또한 SOI층의 막 두께 균일성을 높게 할 수 있는 SOI 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 미리 수소 이온을 주입하여 수소 이온 주입층을 설치한 단결정 실리콘 웨이퍼의 수소 이온 주입면과, 절연성 웨이퍼의 표면과의 쌍방 혹은 일방에 표면 활성화 처리를 하는 공정과, 상기 수소 이온 주입면과 상기 표면을 접합하여 접합 웨이퍼를 얻는 접합 공정과, 상기 접합 웨이퍼를 제1의 온도로 열처리하는 제1의 열처리 공정과, 상기 열처리된 접합 웨이퍼의 단결정 실리콘 웨이퍼를 얇게 하기 위해서 이 접합 웨이퍼의 단결정 실리콘 웨이퍼측의 면을 연삭 및/또는 에칭을 행하는 공정과, 상기 연삭 및/또는 에칭된 접합 웨이퍼를 상기 제1의 온도보다 높은 제2의 온도로 열처리하는 제2의 열처리 공정과, 상기 제2의 온도로 열처리된 접합 웨이퍼의 상기 수소 이온 주입층에 기계적 충격을 가하여 이 수소 이온 주입층을 박리하는 박리 공정을 포함하여 이루어지는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법을 제공할 수 있다.
본 발명의 실리콘 박막 전사 절연성 웨이퍼의 제조 방법에 의하면, 절연성 기판과 단결정 실리콘 웨이퍼의 열팽창 계수의 차이에 기인하는 열왜, 박리, 균열 등을 발생시키지 않고 양호한 막 두께 균일성을 가지는 실리콘 박막이 절연성 웨이퍼 상에 형성된 실리콘 박막 전사 절연성 웨이퍼를 제조할 수가 있다.
도 1은 본 발명의 제조 방법의 일례를 나타내는 도이다.
절연성 웨이퍼(핸들 웨이퍼)는 높은 전계가 걸리는 전력 소자(power device)의 같은 고부하 환경에서의 사용을 상정하여 절연 내력이 1×107V/m 이상의 절연 내력을 가지는 것이 바람직하다. 절연 내력은 JIS R2141에 기초하여 측정된다.
또, 절연성 웨이퍼는 저유전손실인 점에서 실온(약 20℃)에 있어서 1×108Ω㎝ 이상의 체적 고체 저항을 가지는 것이 바람직하다. 체적 고체 저항은 JIS R2141에 기초하여 측정된다.
절연성 웨이퍼는, 특히 한정되지 않지만, 사파이어 웨이퍼, 알루미나 웨이퍼, 질화알루미늄, 석영 웨이퍼, 글라스 웨이퍼(glass wafer)(예를 들면, 붕규산 글라스 웨이퍼, 결정화 가스 웨이퍼 등) 등을 들 수 있고, 바람직하게는 사파이어 웨이퍼, 알루미나 웨이퍼 및 질화알루미늄으로 이루어지는 군으로부터 선택할 수 있고, 특히 바람직하게는 사파이어 웨이퍼이다.
절연성 웨이퍼의 바람직한 두께는, 특히 한정되지 않지만, SEMI 등에서 규정되어 있는 실리콘 웨이퍼의 두께에 가까운 것이 바람직하다. 이것은 반도체 장치는 이 두께의 웨이퍼를 취급하도록 설정되어 있는 것이 많기 때문이다. 이 관점으로부터 바람직하게는 300~900㎛이다.
본 발명에 의하면, 절연성 웨이퍼가 단결정 실리콘 웨이퍼와의 차가 2×10-6/K 이상(절대치)인 팽창 계수(실온 : 약 20℃)를 가지는 경우에 특히 효과적이다. 팽창 계수는 JIS 1618에 기초하여 측정된다. 예를 들면, SOS는 열전도율이 석영의 30배 정도이기 때문에 열을 발생하는 디바이스에의 응용이 기대되고 있지만, 실리콘과의 열팽창율의 차가 가장 크고, 붙여 맞댄 후의 열처리에서 웨이퍼 균열 등의 문제가 가장 발생하기 쉽다. 본 발명은 저온에서 시간을 들여 차분히 처리하여 결합력을 올려도, 그 후에 고온에 쬐면 열팽창율의 차에 의해 파손할 우려가 있는 SOS의 제조 방법으로서 특히 유효하다.
단결정 실리콘 웨이퍼(도너 웨이퍼)로서는, 특히 한정되지 않지만, 예를 들면 쵸크랄스키법(Czochralski process)에 의해 육성된 단결정을 슬라이스(slice) 하여 얻어진 것으로, 예를 들면 직경이 100~300㎜, 도전형이 P형 또는 N형, 저항율이 10Ω·㎝ 정도의 것을 들 수 있다.
단결정 실리콘 웨이퍼의 표면은 미리 얇은 절연막을 형성해 두는 것이 바람직하다. 절연막을 통해 수소 이온 주입을 실시하면 주입 이온의 체널링(channeling)을 억제하는 효과를 얻을 수 있기 때문이다. 절연막으로서는 바람직하게는 50~500㎚의 두께를 가지는 실리콘 산화막이 바람직하다. 이것은 너무 얇으면 막 두께의 산화 막 두께의 제어가 어렵고, 또 너무 두꺼우면 시간이 너무 걸리기 때문이다. 실리콘 산화막은 일반적인 열산화법에 의해 형성할 수가 있다.
단결정 실리콘 웨이퍼는 웨이퍼의 표면으로부터 수소 이온을 주입하여 웨이퍼 내에 이온 주입층을 형성해 둔다. 이 때 예를 들면 단결정 실리콘 웨이퍼의 온도를 250~450℃로 하고, 그 표면으로부터 소망의 깊이에 이온 주입층을 형성할 수 있는 주입 에너지로 소정의 선량의 수소 이온 또는 희가스(rare gas) 이온의 적어도 일방을 주입한다. 이 때의 조건으로서 예를 들면 주입 에너지는 50~100keV, 주입 선량은 2×1016~1×1017/㎝2로 할 수 있다.
주입되는 수소 이온으로서는, 2×1016~1×1017(atoms/㎝2)의 도우스(dose) 량의 수소 이온(H+), 또는 1×1016~5×1016(atoms/㎝2)의 도우스 량의 수소 분자 이온(H2 +)이 바람직하다. 특히 바람직하게는, 8.0×1016(atoms/㎝2)의 도우스 량의 수소 이온(H+), 또는 4.0×1016(atoms/㎝2)의 도우스 량의 수소 분자 이온(H2 +)이다. 이 도우스 량으로 제작한 것이 나중의 기계 박리에 매우 적합한 취약성을 가지기 때문이다.
이온 주입된 웨이퍼 표면으로부터 이온 주입층까지의 깊이는 절연성 웨이퍼 상에 설치하는 실리콘 박막의 소망의 두께에 의존하지만, 바람직하게는 300~500㎚, 더욱 바람직하게는 400㎚ 정도이다. 또, 이온 주입층의 두께는 기계 충격에 의해 용이하게 박리할 수 있는 두께가 좋고, 바람직하게는 200~400㎚, 더욱 바람직하게는 300㎚ 정도이다.
이하, 본 발명의 제조 방법을 도 1에 나타내는 예에 기초하여 설명하지만 본 발명은 이에 한정되는 것은 아니다.
미리 수소 이온을 주입하여 수소 이온 주입층(3)을 설치한 단결정 실리콘 웨이퍼(2)의 수소 이온 주입면(2s)과, 절연성 웨이퍼(1)의 표면(1s)과의 쌍방 혹은 일방에 표면 활성화 처리를 한다. 표면 활성화 처리는 표면의 OH기를 증가시켜 활성화시키는 처리이고 예를 들면 오존수 처리, UV(Ultra-Violet) 오존 처리, 이온 빔(ion beam) 처리, 플라스마(plasma) 처리 또는 이들의 조합을 들 수 있다. 표면 활성화에 의한 결합력 증가의 메카니즘(mechanism)은 완전하게는 해명된 것은 아니지만 이하와 같이 설명할 수 있다. 오존수 처리나 UV 오존 처리 등에서는 표면의 유기물을 오존에 의해 분해하여 표면의 OH기를 증가시킴으로써 활성화를 행한다. 한편, 이온 빔 처리나 플라스마 처리 등은 웨이퍼 표면의 반응성이 높은 미결합손(댕글링 본드(dangling bond))을 노출시킴으로써, 혹은 그 미결합손에 OH기가 부여됨으로써 활성화를 행한다. 표면 활성화의 확인에는 친수성의 정도(젖음성(wettabillity))를 봄으로써 확인을 할 수 있다. 구체적으로는, 웨이퍼 표면에 물을 떨어뜨려 그 접촉각(콘택트 앵글(contact angle))을 측정·함으로써 간편하게 측정을 할 수 있다.
오존수로 처리하는 경우에는 오존을 예를 들면 10㎎/L 정도 용존의 순수한 물에 웨이퍼를 침지함으로써 실현될 수 있다.
UV 오존으로 처리하는 경우는 예를 들면 오존 가스, 혹은 대기에서 생성된 오존 가스에 UV(Ultra-Violet) 광(예를 들면, 185㎚)을 조사함으로써 행하는 것이 가능하다.
이온 빔으로 처리하는 경우에는 예를 들면 스펏터법(sputter method)과 같이 고진공 하에서 웨이퍼 표면을 아르곤 등의 불활성 가스의 빔으로 처리함으로써 표면의 미결합손을 노출시켜 결합력을 증가시키는 것이 가능하다.
플라스마 처리의 경우에는 예를 들면 챔버(chamber) 내에 반도체 기판 및/또는 핸들 기판을 재치하고, 플라스마용 가스를 감압 하에서 도입한 후, 예를 들면 100W 정도의 고주파 플라스마에 5~10초 정도 쬐어 표면을 플라스마 처리한다. 플라스마용 가스로서는 예를 들면 반도체 기판을 처리하는 경우 표면을 산화하는 경우에는 산소 가스의 플라스마, 산화하지 않는 경우에는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스를 이용할 수가 있다. 핸들 기판을 처리하는 경우는 어느 가스라도 좋다. 이 처리에 의해 반도체 기판 및/또는 핸들 기판의 표면의 유기물이 산화하여 제거되고, 한층 더 표면의 OH기가 증가하고 활성화된다.
상기 4개의 처리는 반도체 기판의 이온 주입한 표면, 및 핸들 기판의 붙여 맞댐 면의 양쪽 모두에 대해서 행하는 것이 보다 바람직하지만 어느 쪽이든 한쪽만 행해도 좋다.
표면 활성화 처리는 원자간력현미경(AFM : Atomic Force Microscope)을 이용하여 JISB0601의 RMS(Root Mean Square roughness)(제곱 평균 거칠기)로 0.5㎚ 이하로 되는 표면 거칠기를 얻도록 행해지는 것이 바람직하다. 이 표면 거칠기에서는 붙여 맞댐이 문제없이 진행하기 때문이다. 또, 바람직한 하한은 0.1~0.2㎚ 정도이고, 이 이하의 표면 거칠기의 달성이 곤란하기 때문이다.
다음에, 수소 이온 주입면(2s)과 절연성 웨이퍼의 표면(1s)을 접합하여 접합 웨이퍼(4)를 얻는다. 예를 들면, 붙여 맞댐에 의해 이 시점에서 어느 정도의 결합 강도를 확보할 수 있다. 단결정 실리콘 웨이퍼의 이온 주입면 또는 절연성 기판의 표면의 적어도 일방이 활성화 처리되어 있으므로, 이들을 예를 들면 감압 또는 상압 하에서 바람직하게는 냉각이나 가열을 하는 일 없이 일반적인 실온(약 20℃) 정도의 온도 하에서 밀착시키는 것만으로 후속 공정에서의 기계적 박리에 견딜 수 있는 강도로 강하게 접합할 수 있다. 따라서, 고온의 결합 열처리가 필요하지 않고 가열에 의해 문제가 되는 열팽창 계수의 차이에 의한 열왜, 금이 감, 접합면에서의 박리 등이 발생할 우려가 없어 바람직하다.
접합 웨이퍼(4)는 제1의 온도로 열처리되어 가결합된다. 제1의 온도는 바람직하게는 175℃ 이상 225℃ 미만이고, 보다 바람직하게는 200℃ 이상 225℃ 미만이다. 경험상으로 225℃ 이상의 온도의 열처리를 하면 웨이퍼 결렬 등의 문제가 많이 발생한다. 예를 들면, 절연성 기판이 사파이어인 경우, 열팽창 계수는 실리콘에 비해 크고(Si : 2.6×10-6/K, 사파이어 : 5.8×10-6), 동일한 정도의 두께의 단결정 실리콘 웨이퍼와 접합한 접합 웨이퍼를 225℃를 넘는 온도로 열처리하면 열왜가 발생하여 웨이퍼가 갈라져 버릴 우려가 있다. 그러나, 225℃ 미만의 열처리이면 열팽창 계수의 차이에 의한 열왜, 금이 감, 박리 등이 발생할 우려가 없어 바람직하다. 175℃ 이상으로 하는 것은 175℃ 미만의 열처리에서는 가결합의 강도는 장시간 처리의 후에도 대부분 증대하지 않기 때문이다.
또, 이 열처리 공정에 있어서 뱃치(batch) 처리 방식의 열처리로(熱處理爐)를 이용하는 경우, 열처리 시간은 예를 들면 0.5~24시간 정도이면 충분한 효과가 얻어진다.
열처리된 접합 웨이퍼(4)는 그 단결정 실리콘 웨이퍼측의 면이 연삭되어 얇은 단결정 실리콘 웨이퍼(2A)를 가지는 접합 웨이퍼(4A)로 된다. 연삭의 대신에 알칼리 용액 등으로 에칭을 행하는 것도 가능하고 양자의 조합을 이용하는 것도 가능하다. 단결정 실리콘 웨이퍼의 두께는 연삭 및/또는 에칭에 의해 바람직하게는 250㎛ 이하, 보다 바람직하게는 150~200㎛로 된다.
연삭 및/또는 에칭 전의 단결정 실리콘 웨이퍼의 두께는 바람직하게는 250㎛를 넘는 것이고, 보다 바람직하게는 300~900㎛, 한층 더 바람직하게는400~800㎛이다. 또, 통상의 단결정 실리콘 웨이퍼의 두께는 직경 150㎜인 것이 625㎛ 정도, 직경 200㎜인 것이 725㎛ 정도이다.
단결정 실리콘 웨이퍼측을 얇게 함으로써 단결정 실리콘 웨이퍼측이 굽기 쉬워져 휨에 의한 결렬에 대한 내성이 증가한다. 단결정 실리콘 웨이퍼가 얇아 너무 얇아지면 강도의 문제가 생기기 때문에 150㎛를 넘는 두께가 바람직하다. 단, 후술하는 보호 테이프나 보호 척(chuck)을 이용하면 바람직하게는 10㎛ 이상, 보다 바람직하게는 50㎛ 이상의 두께에도 대처 가능하다. 또, 단결정 실리콘 웨이퍼의 두께는 수소 주입층(3)의 두께를 제외한 것이지만, 수소 주입층(3)은 매우 얇기 때문에 수소 주입층의 두께는 무시해도 좋다.
연삭은 시판의 연삭 장치를 이용할 수가 있고, 예를 들면 토쿄정밀사의 BG(백그라인드(back grind)) 장치 등을 이용할 수가 있다.
에칭은 에칭액으로서 수산화칼륨, 수산화나트륨, 수산화세슘, 암모니아 및 수산화암모늄으로 이루어지는 군으로부터 선택되는 염기를 포함하는 것이 바람직하다. 또, EDP(에틸렌디아민피로카테콜수(ethylenediamine-pyrocatechol-water)), TMAH(수산화테트라메틸암모늄) 및 히드라진(hydrazine)으로 이루어지는 군으로부터 선택되는 유기용제를 포함하는 에칭 용액을 이용하는 것도 가능하다. 쌍방의 경우도, 수백 ㎛의 두께의 실리콘 웨이퍼의 박막화를 행하기 때문에 에칭 속도는 100㎚/min 이상이 되도록 하는 것이 바람직하지만 한정되는 것은 아니다.
연삭 및/또는 에칭된 접합 웨이퍼(4A)는 제1의 온도보다 높은 제2의 온도로 열처리되어 충분한 결합력이 얻어진다. 제2의 온도는 바람직하게는 225~400℃이다. 단결정 실리콘 웨이퍼는 연삭 및/또는 에칭에 의해 얇은 막으로 되어 있으므로 열처리를 어느 정도 고온으로 행해도 좋다. 상기 온도 범위가 바람직한 것은 이 범위에서 충분한 결합 강도가 얻어지는 것과, 또 제1의 온도보다 높은 온도가 아니면 높은 결합 강도가 얻어지지 않기 때문이다.
또, 제2의 온도는 제1의 온도보다 높아지지만, 그 온도는 실리콘 기판을 박막화하였다고는 말할 수 있고, 불필요한 응력을 붙여 맞댐 기판에 주지 않고, 한편 강고한 결합 강도를 얻는다고 하는 점에서 바람직하게는 250~350℃이다.
실리콘의 열팽창율은 2.6×10-6/K이고, 한편 석영, 사파이어의 열팽창율은 각각 0.56×10-6/K, 5.8×10-6/K이다. SOQ의 경우의 열팽창율의 차(Δα=α(도너)-α(핸들))는 Δα=2.04×10-6/K이고, SOS의 경우는 Δα=-3.2×10-6/K이다. 또, 다른 대표적인 절연 기판인 질소 알루미늄(AlN) 등의 팽창율은 4.8×10-6/K 정도(Δα=-2.2×10-6/K)이고, 실리콘·온·AlN(silicon·on·AlN) 등을 생각한 경우도 상황은 SOS와 마찬가지라고 생각된다. 이 중에서 가장 제작이 어려운 Δα의 절대치가 가장 큰 SOS에 대해서도 두께에 따른 2단계의 열처리라고 하는 간편한 방법에 의해 열왜를 억제하여 박리, 균열 등이 발생하지 않는 것은 놀랄 만한 결과이다.
연삭 및/또는 에칭을 행한 후에, 제2의 온도로 열처리하기 전에, 연삭 및/또는 에칭된 단결정 실리콘 웨이퍼의 면을 연마하여 거울면으로 하는 거울면 마무리하는 것이 바람직하다. 제2의 온도에서의 열처리는 기판이 얇아져 있어 기판 두께 방향의 열응력이 완화되기 때문에 온도를 올리는 것이 가능하게 된다. 그렇지만, 연삭 후에는 연삭 흔적이 남아 있고, 이 미소한 크랙(crack)이 열응력에 의한 기판 파손이나, 그 후의 기계적 박리시의 기판 파손의 기점으로 되는 일이 있다. 이 때문에 연삭 후에 거울면 마무리를 행함으로써 표면의 크랙 기점을 감소시켜 기판 파손의 위험성을 큰 폭으로 경감할 수가 있다. 이 공정은 주로 열팽창율 차가 큰 SOS에의 적용에 있어서 특히 유효하다.
연마는 예를 들면 터치 폴리쉬(touch polish)로 불리는 연마대가 5~400㎚로 지극히 적은 연마나, 연마 장치를 이용하여 행할 수가 있고, 토쿄정밀사의BG 장치(백그라인드(back grind) 장치, 이면 연삭 장치) 등을 이용할 수가 있다. 거울면으로 되었는지의 판단은 눈으로 보는 것에 의해 형광등 하에서 연삭의 줄진 흔적이 관찰되지 않으면 좋은 것으로 한다.
제2의 온도로 열처리된 접합 웨이퍼(4A)의 수소 이온 주입층(3)에 기계적 충격을 가하여 수소 이온 주입층(3)을 박리하고, 실리콘 박막(2B)을 핸들 웨이퍼측에 전사한다.
이온 주입층에 충격을 주어 기계적 박리를 행하므로 가열에 수반하는 열왜, 금이 감, 접합면의 박리 등이 발생할 우려가 없다. 박리는 일단부로부터 타단부로 향한 쪼개짐에 의한 것이 바람직하다.
이온 주입층에 기계적 충격을 주기 위해서는 예를 들면 가스나 액체 등의 유체의 제트(jet)를 접합한 웨이퍼의 측면으로부터 연속적 또는 단속적으로 내뿜거나 박리 기구를 이용해도 좋고, 충격에 의해 기계적 박리가 일어나는 방법이면 특히 한정은 되지 않는다. 박리 기구는 기계적 충격을 제2의 온도로 열처리된 접합 웨이퍼의 수소 이온 주입층의 측면으로부터 부여할 수 있는 것이고, 바람직하게는 수소 이온 주입층의 측면에 해당되는 부분이 뾰쪽하여, 이온 주입층을 따라 이동 가능한 것이고, 바람직하게는 쐐기 모양의 예각인 도구나 쐐기 모양의 예각인 칼날을 구비하는 장치를 이용하고, 그 재질로서는 플라스틱(예를 들면 폴리에테르에테르케톤)이나 산화지르코늄, 실리콘, 다이아몬드 등을 이용할 수가 있고, 오염에 구애되지 않기 때문에 금속 등을 이용할 수도 있다. 쐐기 모양의 예각인 도구로서 쐐기나 가위 등의 칼날을 이용해도 좋다.
접합 웨이퍼의 단결정 실리콘 웨이퍼측에 보강재를 배치하여 기계적 충격을 가하는 것이 바람직하다. 상기 보강재로서는 바람직하게는 보호 테이프, 정전 척(chuck) 및 진공 척(chuck)으로 이루어지는 군으로부터 선택된다. 단결정 실리콘 웨이퍼측에 균열 방지를 위해서 보호 테이프(5)를 단결정 실리콘 웨이퍼측에 붙여 박리를 행하는 방법이나, 또는 정전 척 또는 진공 척에 단결정 실리콘 웨이퍼측을 밀착시켜 박리를 행함으로써 보다 확실히 박리를 행할 수가 있다.
보호 테이프는 특히 재질, 두께 등에 한정되지 않고, 반도체 제조 공정에서 이용되는 다이싱(dicing) 테이프나 BG 테이프 등을 사용할 수 있다. 정전 척은 특히 한정되지 않고, 탄화규소나 질화알루미늄 등의 세라믹 정전 척 등을 들 수 있다. 진공 척은 특히 한정되지 않고, 다공질 폴리에틸렌, 알루미나 등의 진공 척을 들 수 있다.
이와 같이 하여 제조된 실리콘 박막이 전사된 SOI 웨이퍼는 제조시에 열왜, 박리, 균열 등이 발생하지 않고, 각종 디바이스 제작에 유용한 얇고 양호한 막 두께 균일성을 가지고, 결정성이 뛰어나 캐리어(carrier) 이동도가 높은 투명 절연성 기판 상에 SOI층을 가지는 SOI 웨이퍼로 된다.
절연성 웨이퍼가 투명한 경우에는 투명 절연성 웨이퍼 위에 SOI층이 형성되어 있는 것이기 때문에 액정 장치 등의 전기 광학 장치용 기판의 제작용으로 특별히 적합한다.
<실시예>
이하, 본 발명을 실험예 및 비교예에 기초하여 설명하지만 본 발명은 실험예에 실시예에 한정되는 것은 아니다.
<실험예 1~6 및 비교예 1>
미리 산화막을 200㎚ 성장시킨 직경 150㎜의 단결정 실리콘 웨이퍼(두께 625㎛) 및 쿄세라사제 사파이어 웨이퍼, 쌍방의 표면에 플라스마 가스로서 질소를 도입하고, 고주파 플라스마로 30초간 처리하고 활성화 처리를 하여 붙여 맞대었다. 열산화막 부착 단결정 실리콘 웨이퍼는 수소 이온을 주입 에너지 50keV, 주입 선량 8x1016/㎝2의 조건으로 주입되고, 표면으로부터 325㎚의 위치에 200㎚의 두께의 수소 이온 주입층을 가지고 있었다.
이 붙여 맞댐 웨이퍼에 200℃에서 48시간의 열처리를 가하고 단결정 실리콘 웨이퍼측을 연삭하지 않은 것(비교예 1), 단결정 실리콘 웨이퍼측을 토쿄정밀사의 BG 장치를 이용하여 연삭하여 50㎛(실험예 1), 100㎛(실험예 2), 150㎛(실험예 3), 200㎛(실험예 4), 250㎛(실험예 5), 300㎛(실험예 6)로 한 것을 얻었다.
연삭 후에 300℃에서 6시간의 열처리를 가하였다. 연삭을 하지 않은 것(비교예 1)과 300㎛로 연삭한 것(실험예 6)은 열처리 중에 단결정 실리콘 웨이퍼측이 파손되었다. 연삭을 한 웨이퍼에 가하는 기계적 충격으로서 종이 자르는 가위의 칼날을 접합 웨이퍼의 측면에 대각 위치에 있어서 몇 차례 쐐기를 박는 것을 행하고, 단결정 실리콘 웨이퍼를 이온 주입 계면에서 박리하였다. 이 때 다공질 폴리에틸렌으로 만들어진 웨이퍼와 같은 직경의 두께 5㎜정도의 보호용의 진공 척을 단결정 실리콘 웨이퍼측에 흡착시킨 것과 보호용의 진공 척을 사용하지 않은 것으로 박리를 행하였다. 결과를 표 1에 나타낸다.
연삭 후의
웨이퍼 두께(㎛)		 300℃에서
열처리 후		 박리 공정
진공 척의 사용 진공 척의 미사용
실험예 1 50 이상 없음 이상 없음 파손
실험예 2 100 이상 없음 이상 없음 파손
실험예 3 150 이상 없음 이상 없음 파손
실험예 4 200 이상 없음 이상 없음 이상 없음
실험예 5 250 이상 없음 이상 없음 이상 없음
실험예 6 300 파손 - -
비교예 1 연마하지 않음 파손 - -
연삭 후의 실리콘 두께가 250㎛보다 큰 것은 300℃ 열처리시에 파손되었다(비교예 1 및 실험예 6). 또, 연삭 후의 실리콘 두께가 200㎛와 250㎛의 것은 보호 척의 사용의 유무에 관계없이 실리콘 박막이 전사된 SOS 웨이퍼를 제공하였다(실시예1~2). 연삭 후의 실리콘 두께가 150㎛ 이하인 것은 보호 척이 없이는 박리시에 파손되었지만, 보호 척을 맞닿게 함으로써 박리를 행할 수가 있고, 실리콘 박막이 전사된 SOS 웨이퍼가 얻어졌다(실시예 3~5).
1 절연성 웨이퍼
1s 절연성 웨이퍼의 표면
2 단결정 실리콘 웨이퍼
2s 단결정 실리콘 웨이퍼의 표면
2A 단결정 실리콘 웨이퍼
2B 실리콘 박막
3 수소 이온 주입층
4 접합 웨이퍼
4A 접합 웨이퍼
5 보호 테이프

Claims (17)

  1. 미리 수소 이온을 주입하여 수소 이온 주입층을 설치한 단결정 실리콘 웨이퍼의 수소 이온 주입면과, 절연성 웨이퍼의 표면과의 쌍방 혹은 일방에 표면 활성화 처리를 하는 공정과,
    상기 수소 이온 주입면과 상기 표면을 접합하여 접합 웨이퍼를 얻는 접합 공정과,
    상기 접합 웨이퍼를 175℃ 이상 225℃ 미만인 제1의 온도로 열처리하는 제1의 열처리 공정과,
    상기 열처리된 접합 웨이퍼의 단결정 실리콘 웨이퍼를 얇게 하기 위해서 이 접합 웨이퍼의 단결정 실리콘 웨이퍼측의 면을 연삭 및/또는 에칭을 행하는 공정과,
    상기 연삭 및/또는 에칭된 접합 웨이퍼를 상기 제1의 온도보다 높은 225℃~400℃인 제2의 온도로 열처리하는 제2의 열처리 공정과,
    상기 제2의 온도로 열처리된 접합 웨이퍼의 상기 수소 이온 주입층에 기계적 충격을 가하여 이 수소 이온 주입층을 박리하는 박리 공정을 포함하여 이루어지는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법으로서,
    상기 연삭 및/또는 에칭을 행하는 공정 후 제2의 열처리 공정 전에, 상기 연삭 및/또는 에칭된 단결정 실리콘 웨이퍼의 면을 연마하여 거울면으로 하는 거울면 마무리 공정을 포함하는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 기계적 충격이 박리 기구를 이용하여 상기 제2의 온도로 열처리된 접합 웨이퍼의 상기 수소 이온 주입층의 측면으로부터 부여되는 것인 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  3. 제1항에 있어서,
    상기 박리 공정이 상기 접합 웨이퍼의 단결정 실리콘 웨이퍼측에 보강재를 배치하여 상기 기계적 충격을 가하는 것을 포함하는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  4. 제3항에 있어서,
    상기 보강재가 보호 테이프, 정전 척 및 진공 척으로 이루어지는 군으로부터 선택되는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  5. 제1항에 있어서,
    상기 절연성 웨이퍼가 사파이어 웨이퍼, 알루미나 웨이퍼, 질화알루미늄 웨이퍼, 석영 웨이퍼 및 글라스 웨이퍼로 이루어지는 군으로부터 선택되는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  6. 제1항에 있어서,
    상기 단결정 실리콘 웨이퍼의 수소 이온 주입면이 실리콘 산화막이 피복되어 있는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  7. 제1항에 있어서,
    상기 연삭 및/또는 에칭을 행하는 공정이, 상기 열처리된 접합 웨이퍼의 단결정 실리콘 웨이퍼의 두께를 250㎛ 이하로 하는 것인 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  8. 제1항에 있어서,
    상기 표면 활성화 처리가 오존수 처리, UV 오존 처리, 이온 빔 처리 및 플라스마 처리로 이루어지는 군으로부터 선택되는 하나 이상의 처리인 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  9. 제1항에 있어서,
    상기 연삭 및/또는 에칭을 행하는 공정이 수산화칼륨, 수산화나트륨, 수산화세슘, 암모니아 및 수산화암모늄으로 이루어지는 군으로부터 선택되는 염기를 포함하는 에칭 용액을 이용하는 에칭 공정인 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  10. 제1항에 있어서,
    상기 연삭 및/또는 에칭을 행하는 공정이, 상기 에칭 용액이, EDP(에틸렌디아민피로카테콜수), TMAH(수산화테트라메틸암모늄) 및 히드라진으로 이루어지는 군으로부터 선택되는 유기용제를 포함하는 에칭 용액을 이용하는 에칭 공정인 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  11. 제1항에 있어서,
    상기 단결정 실리콘 웨이퍼에 주입된 수소 이온이 2×1016~1×1017(atoms/㎝2)의 도우스 량의 수소 이온(H+), 또는 1×1016~5×1016(atoms/㎝2)의 도우스 량의 수소 분자 이온(H2 +)인 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  12. 제1항에 있어서,
    플라스마 표면 활성화 처리를 하는 공정이 RMS로 0.5㎚ 이하로 되는 표면 거칠기를 얻도록 행해지는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  13. 제1항에 있어서,
    상기 절연성 웨이퍼가 절연 내력이 1×107V/m 이상의 절연 내력을 가지는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  14. 제1항에 있어서,
    상기 절연성 웨이퍼가 실온에 있어서 체적 고체 저항이 1×108Ω㎝ 이상의 체적 고체 저항을 가지는 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  15. 제1항에 있어서,
    상기 절연성 웨이퍼와, 상기 단결정 실리콘 웨이퍼와의 팽창 계수(실온)의 차가 2×10-6/K 이상(절대치)인 실리콘 박막 전사 절연성 웨이퍼의 제조 방법.
  16. 삭제
  17. 삭제
KR1020107020154A 2008-10-31 2009-10-29 실리콘 박막 전사 절연성 웨이퍼의 제조 방법 KR101575917B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008281105 2008-10-31
JPJP-P-2008-281105 2008-10-31
JPJP-P-2009-246252 2009-10-27
JP2009246252A JP5496598B2 (ja) 2008-10-31 2009-10-27 シリコン薄膜転写絶縁性ウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20110081771A KR20110081771A (ko) 2011-07-14
KR101575917B1 true KR101575917B1 (ko) 2015-12-08

Family

ID=42128915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107020154A KR101575917B1 (ko) 2008-10-31 2009-10-29 실리콘 박막 전사 절연성 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US8138064B2 (ko)
EP (1) EP2343729B1 (ko)
JP (1) JP5496598B2 (ko)
KR (1) KR101575917B1 (ko)
CN (1) CN102017070B (ko)
TW (1) TWI452631B (ko)
WO (1) WO2010050556A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932757B1 (ko) * 2017-04-19 2018-12-26 한국과학기술원 단결정 실리콘 박막, 이의 제조방법 및 이를 포함하는 전자소자

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305865B2 (en) * 2013-10-31 2016-04-05 Micron Technology, Inc. Devices, systems and methods for manufacturing through-substrate vias and front-side structures
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
US8778737B2 (en) 2011-10-31 2014-07-15 International Business Machines Corporation Flattened substrate surface for substrate bonding
US20130134546A1 (en) * 2011-11-30 2013-05-30 International Business Machines Corporation High density multi-electrode array
CN103832970B (zh) * 2012-11-27 2016-06-15 中国科学院微电子研究所 一种低温晶圆键合方法
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN103602081B (zh) * 2013-11-07 2016-09-07 河北伦特石油化工有限公司 一种橡胶粉沥青及其制备方法
JP6201846B2 (ja) * 2014-03-24 2017-09-27 豊田合成株式会社 発光素子およびその製造方法
US20170330747A1 (en) * 2014-12-05 2017-11-16 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method and composite substrate
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN106608615B (zh) * 2015-10-22 2019-03-08 上海先进半导体制造股份有限公司 Mems器件的制造方法
US10269771B2 (en) 2016-08-31 2019-04-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN106847684A (zh) * 2017-01-11 2017-06-13 北京航空航天大学 一种离子注入辅助的超薄膜材料剥离方法
CN109671801A (zh) * 2017-10-13 2019-04-23 济南晶正电子科技有限公司 超薄超平晶片基板及其制备方法
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
CN110400773B (zh) * 2018-04-24 2022-06-07 沈阳硅基科技有限公司 一种采用快速热处理工艺制备soi硅片的方法
CN109599330A (zh) * 2018-11-30 2019-04-09 中国振华集团永光电子有限公司（国营第八七三厂） 一种半导体薄片背面加工工艺
CN110718486B (zh) * 2019-10-17 2022-10-04 沈阳硅基科技有限公司 一种薄膜转移方法
CN113053737B (zh) * 2019-12-26 2022-09-20 济南晶正电子科技有限公司 一种单晶薄膜剥离方法
US20210217670A1 (en) * 2020-01-15 2021-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
CN116613069A (zh) * 2023-06-20 2023-08-18 中国科学院上海微系统与信息技术研究所 一种场效晶体管的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124206A (ja) 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
JP2004310051A (ja) * 2003-03-24 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法および製造装置
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5044195B2 (ja) * 2006-11-10 2012-10-10 信越化学工業株式会社 Ｓｏｑ基板の製造方法
JP2008263010A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP2008263084A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd 熱分解性窒化硼素複合基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124206A (ja) 2006-11-10 2008-05-29 Shin Etsu Chem Co Ltd 歪シリコン基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932757B1 (ko) * 2017-04-19 2018-12-26 한국과학기술원 단결정 실리콘 박막, 이의 제조방법 및 이를 포함하는 전자소자

Also Published As

Publication number Publication date
US20110014775A1 (en) 2011-01-20
TWI452631B (zh) 2014-09-11
US8138064B2 (en) 2012-03-20
EP2343729B1 (en) 2016-11-30
TW201036066A (en) 2010-10-01
EP2343729A4 (en) 2012-06-20
EP2343729A1 (en) 2011-07-13
JP2010135764A (ja) 2010-06-17
WO2010050556A1 (ja) 2010-05-06
CN102017070A (zh) 2011-04-13
JP5496598B2 (ja) 2014-05-21
CN102017070B (zh) 2013-10-16
KR20110081771A (ko) 2011-07-14

Similar Documents

Publication Publication Date Title
KR101575917B1 (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
EP1983553B1 (en) Method for manufacturing soi substrate
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
KR101672547B1 (ko) 샌드 블라스트 처리된 이면을 갖는 ｓｏｉ 기판의 제조 방법
EP2770525A1 (en) Method for producing transparent soi wafers
EP2757574B1 (en) Method for manufacturing composite wafer
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
EP1981064A1 (en) Process for producing soi wafer and soi wafer
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
WO2010147081A1 (ja) Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板
KR101567097B1 (ko) 고온 첩합법에 의한 첩합 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 5