CN116613069A - 一种场效晶体管的制备方法 - Google Patents

一种场效晶体管的制备方法 Download PDF

Info

Publication number
CN116613069A
CN116613069A CN202310736855.XA CN202310736855A CN116613069A CN 116613069 A CN116613069 A CN 116613069A CN 202310736855 A CN202310736855 A CN 202310736855A CN 116613069 A CN116613069 A CN 116613069A
Authority
CN
China
Prior art keywords
bonding
layer
wafer
silicon
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310736855.XA
Other languages
English (en)
Inventor
伊艾伦
欧欣
周民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310736855.XA priority Critical patent/CN116613069A/zh
Publication of CN116613069A publication Critical patent/CN116613069A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种场效晶体管的制备方法，涉及半导体制造技术领域，包括：获取硅晶圆，所述硅晶圆的第一表面形成有第一键合介质层；在所述硅晶圆内的预设深度形成缺陷层；获取碳化硅晶圆，将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的第一表面键合形成第一键合结构；所述碳化硅晶圆的材料为绝缘型碳化硅；对所述第一键合结构进行第一退火处理，沿所述缺陷层剥离部分所述硅晶圆，得到第二键合结构；在所述第二键合结构的所述硅晶圆上形成掺杂导电离子的器件层；在所述器件层的表面沉积散热层，得到目标场效晶体管。通过本发明提出的方法所制备的MOSFET器件，从上下两个方向进行散热，散热效果佳，延长使用寿命、信号稳定、可靠度高，器件性能佳。

Description

一种场效晶体管的制备方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种场效晶体管的制备方法。
背景技术
MOSFET场效晶体管是当前集成电路的重要元器件。近几年，MOSFET应用于多种领域和行业场景，随着产业应用的不断升级，对MOSFET器件的损耗、功率、频率也提出了更高的要求，因此以绝缘体上的硅(SOI)为基础原材料的MOSFET器件逐渐在高端应用中取代硅衬底材料。但同时，随着应用频率提升，MOSFET器件的发热造成的寿命缩短、信号漂移、可靠度降低乃至性能失效的问题成为MOSFET器件的应用瓶颈。
发明内容
本发明针对现有技术的不足，提出了一种场效晶体管的制备方法，用于解决现有的MOSFET器件发热问题。
本发明公开的一种场效晶体管的制备方法，包括：
获取硅晶圆，所述硅晶圆的第一表面形成有第一键合介质层；在所述硅晶圆内的预设深度形成缺陷层；
获取碳化硅晶圆，将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的第一表面键合形成第一键合结构；所述碳化硅晶圆的材料为绝缘型碳化硅；
对所述第一键合结构进行第一退火处理，沿所述缺陷层剥离部分所述硅晶圆，得到第二键合结构；
在所述第二键合结构的所述硅晶圆上形成掺杂导电离子的器件层；
在所述器件层的表面沉积散热层，得到目标场效晶体管。
可选地，当所述碳化硅晶圆的材料为掺杂型碳化硅时，所述将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的第一表面键合形成第一键合结构包括：
在所述碳化硅晶圆的第一表面形成第二键合介质层，所述第二键合介质层的材料为氧化硅，所述第二键合介质层的厚度为0-3μm；
将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的所述第二键合介质层键合形成第一键合结构；键合温度为O℃-800℃。
可选地，所述第一键合介质层的材料为氧化硅，所述第一键合介质层的厚度为0-2μm。
可选地，形成第一键合介质层和所述第二键合介质层的方法包括气相沉积法或湿法热氧化法其中所述热氧化法的热氧化温度为1000℃-1150℃，热氧化时间0-24小时。
可选地，所述将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的第一表面键合形成第一键合结构之前还包括：
对所述第一键合介质层与所述第二键合介质层进行等离子体激活，所述等离子体激活中所采用的气体包括氮气、氩气或氧气。
可选地，所述在所述硅晶圆内的预设深度形成缺陷层的方法包括：
面向所述第一键合层向所述硅晶圆进行离子注入，所述离子注入的离子包括氢离子或氦离子，所述离子的注入剂量为1×1015cm-2-1×1018cm-2，所述离子的注入能量为20keV-1MeV。
可选地，所述对所述第一键合结构进行第一退火处理中，所述第一退火处理的退火温度为400℃-900℃，退火时间为1分钟-24小时，退火气氛包括氮气、氩气、氢气或真空。
可选地，所述得到第二键合结构后还包括：
对所述第二键合结构进行第二退火处理，所述第二退火处理的退火温度为900℃-1200℃；或者，
对所述第二键合结构进行抛光处理，所述抛光处理包括化学机械抛光处理或离子束抛光处理。
可选地，所述碳化硅晶圆的厚度为300μm-500μm。
可选地，所述散热层的材料为氮化铝，所述散热层的厚度为200nm-1μm，所述散热层的生长温度为300℃-600℃。
采用上述技术方案，本发明具有如下有益效果：
通过本发明提出的场效晶体管的制备方法，所制备的MOSFET器件，将硅衬底替换成高散热的碳化硅，除了碳化硅本身的散热外，制备的氧化层(键合介质层)也较现有技术中更薄，减少阻热；进一步的，在器件层上方沉积散热层，可以实现向上散热，因此，本发明的MOSFET器件，从上下两个方向进行散热，散热效果佳，延长使用寿命、信号稳定、可靠度高，器件性能好。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的一种场效晶体管的制备方法流程图；
图2为本发明实施例的一种形成有第一键合介质层的硅晶圆结构示意图；
图3为本发明实施例的一种形成缺陷层的硅晶圆结构示意图；
图4为本发明实施例的一种第一键合结构示意图；
图5为本发明实施例的一种第二键合结构示意图；
图6为本发明实施例的一种场效晶体管的结构示意图；
图7为本发明实施例的一种沉积有散热层的场效晶体管的结构示意图。
以下对附图作补充说明：
100-硅晶圆；101-第一键合介质层；102-缺陷层；200、碳化硅晶圆；201、第二键合介质层；300-第一键合结构；400-第二键合结构；500-器件层；501-栅极材料层；502-源区；503-漏区；504-金属电极；600-散热层
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的″一个实施例″或″实施例″是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语″上″、″下″、″顶″、″底″等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语″第一″、″第二″仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有″第一″、″第二″的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语″第一″、″第二″等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
为了下面的详细描述的目的，应当理解，本发明可采用各种替代的变化和步骤顺序，除非明确规定相反。此外，除了在任何操作实例中，或者以其他方式指出的情况下，表示例如说明书和权利要求中使用的成分的量的所有数字应被理解为在所有情况下被术语″约″修饰。因此，除非相反指出，否则在以下说明书和所附权利要求中阐述的数值参数是根据本发明所要获得的期望性能而变化的近似值。至少并不是试图将等同原则的适用限制在权利要求的范围内，每个数值参数至少应该根据报告的有效数字的个数并通过应用普通舍入技术来解释。
尽管阐述本发明的广泛范围的数值范围和参数是近似值，但是具体实例中列出的数值尽可能精确地报告。然而，任何数值固有地包含由其各自测试测量中发现的标准偏差必然产生的某些误差。当本文中公开一个数值范围时，上述范围视为连续，且包括该范围的最小值及最大值，以及这种最小值与最大值之间的每一个值。进一步地，当范围是指整数时，包括该范围的最小值与最大值之间的每一个整数。此外，当提供多个范围描述特征或特性时，可以合并该范围。换言之，除非另有指明，否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。例如，从″1至10″的指定范围应视为包括最小值1与最大值10之间的任何及所有的子范围。范围1至10的示例性子范围包括但不限于1至6.1、3.5至7.8、5.5至10等。
MOSFET(金属氧化物半导体场效应晶体管)是一种半导体器件，广泛用于开关目的和电子设备中电子信号的放大，具有高频、电压驱动、抗击性强等特点，MOSFET器件主要应用在变频器、电源、汽车电子、工业应用等领域，得益于全球半导体产业蓬勃发展，行业应用实现快速扩容。
CMOS(互补金属氧化物半导体)电路由绝缘场效应晶体管组成，具有低功耗、集成度高、速度快、抗干扰强等优点，于上世纪逐渐发展起来，是当前集成电路的主流技术，而MOSFET器件完美贴合CMOS电路所需要求，因此已成为当前集成电路的重要元器件。
随着进几年产业升级与发展，电动汽车行业将为MOS F ET器件带来巨大的增量空间。未来在电动汽车的大规模应用下，MOSFET器件主要用于辅助驱动各种电动马达，大量电气控制装置将促使MOSFET器件的用量大幅上升。根据相关测算，在半导体的价值量上，电动汽车是传统汽车的两倍，在高端电动汽车领域，MOSFET器件的用量可达250只，大幅增加MOSFET器件的用量，促进行业快速发展。另外，同时新能源汽车的普及也将进一步带动充电桩的需求，MOSFET器件作为充电桩的核心功率器件，其销量将随着充电桩分布密度的提高不断上升。而在工业应用领域，下游行业则更为复杂，可以看到，家电、工业驱动和电源、新能源应用是主要的下游应用，而家电变频、工业自动化、新能源发电的发展是主要的驱动力量。随着产业应用的不断升级，对MOSFET器件的损耗，功率，频率也提出了更高的要求，因此以绝缘体上的硅(SOI)为基础原材料的MOSFET器件逐渐在高端应用取代硅衬底材料，SOI技术是指在顶层硅和衬底之间引入一层埋氧化层，衬底采用硅材料。但同时，随着应用频率提升，由于硅材料散热较差，同时叠加的氧化层较厚，形成热阻，MOSFET器件难以散热，造成寿命缩短、信号漂移、可靠度降低乃至性能失效，成为器件的应用瓶颈。
本发明针对现有技术的不足，提出了一种场效晶体管的制备方法，采用本发明的制备方法所得到的MOSFET器件，用于解决现有基于SOI材料衬底的MOSFET器件的散热问题，从而进一步推动MOSFET器件在高端新型产业的应用范围。
参考图1，本发明所提供的一种场效晶体管的制备方法，包括以下步骤：
S101，获取硅晶圆100，所述硅晶圆100的第一表面形成有第一键合介质层101；在所述硅晶圆100内的预设深度形成缺陷层102。
具体的硅晶圆100用于后续制备MOSFET器件的器件层500，本发明实施例中，硅晶圆100的厚度选取为300μm～500μm，在其他实施例中，硅晶圆100的厚度可以根据实际需求进行调整，均在本发明保护范围内。参照图2，其所示为本发明实施例中在硅晶圆100的第一表面形成有第一键合介质层101，在硅晶圆100的第一表面形成第一键合介质层101用于与衬底的键合，在一种可能的实施方式中，第一键合介质层101的材料为氧化硅，所述第一键合介质层101的厚度为0-2μm；形成第一键合介质层101的方法包括气相沉积法或湿法热氧化法，其中所述热氧化法的热氧化温度为1000℃-1150℃，热氧化时间0-24小时。
气相沉积法采用等离子体增强化学气相沉积，利用辉光放电，在高频电场下使稀薄气体电离产生等离子体，这些离子在电场中被加速而获得能量，可在较低温度下实现二氧化硅薄膜的沉积；热氧化法是指在高温环境下使硅晶圆100的第一表面氧化形成二氧化硅薄膜。
本发明实施例中，采用热氧化法在硅晶圆100上形成第一键合介质层101。热氧化的温度控制在1000℃～1150℃，热氧化时间0～24小时，根据氧化硅薄膜厚度而调节热氧化的时间。本发明实施例中，热氧化时间24小时，生长完后对所述第一键合介质层101进行打磨处理，方法包括但不限于化学机械抛光，原理是氧化硅表面与抛光液中的氧化剂、催化剂等发生化学反应，生成一层相对容易去除的软质层，然后在抛光液中的磨料和抛光垫的机械作用下去除软质层，然后再进行化学反应，这样在化学作用过程和机械作用过程的交替进行中完成表面抛光，获得获得平坦、又无划痕和杂质玷污的氧化硅表面。
参照图3，为了后面步骤中对硅晶圆100进行减薄处理，在所述硅晶圆100内的预设深度形成缺陷层102，后续沿缺陷层102对碳化硅晶圆200部分剥离。在一种可能的实施方式中，在所述硅晶圆100内的预设深度形成缺陷层102的方法包括：面向所述第一键合层向所述硅晶圆100进行离子注入，注入的离子包括氢离子或氦离子，所述离子的注入剂量为1×1015cm-2-1×1018cm-2，所述离子的注入能量为20keV-1MeV。
具体的，离子注入是将离子源产生的离子经加速后高速射向材料表面，当离子进入表面，将与固体中的原子碰撞，将其挤进内部，并在其射程前后和侧面激发出一个尾迹。这些撞离原子再与其它原子碰撞，后者再继续下去，在一定时间内，材料中将建立一个有数百个间隙原子和空位的区域。当材料回复到平衡，大多数原子回到正常的点阵位置，而留下一些″冻结″的空位和间隙原子。这一过程在表面下建立了富集注入元素并具有损伤的缺陷层102。本发明实施例中，通过将氢离子或氦离子经加速后高速射向第一碳化硅晶圆200100的第一表面，离子的注入剂量为1×1015cm-2-1×1018cm-2，注入能量为20keV～1MeV，在硅晶圆100表面下形成富集氢离子或氦离子并具有损伤的表层，即缺陷层102。本发明实施例中，离子的注入剂量为1×1015cm-2，注入能量为20keV。通过在硅晶圆100上形成缺陷层102，有利于后续工序中对硅晶圆100减薄，完成薄膜转移。
S102，获取碳化硅晶圆200，将所述硅晶圆100的所述第一键合介质层101与所述碳化硅晶圆200的第一表面键合形成第一键合结构300；所述碳化硅晶圆200的材料为绝缘型碳化硅。
具体的，由于碳化硅材料散热能力可达到硅材料的三倍，本发明为了改善现有以绝缘体上的硅(SOI)为基础原材料的MOSFET器件散热困难的情况，将硅衬底换成碳化硅晶圆200作为沉底，碳化硅晶圆200为掺杂型碳化硅或绝缘型碳化硅，材料包括但不限于多晶SiC，α-SiC，β-SiC等。掺杂型碳化硅为碳化硅中注入N离子、P离子、Al离子等，具有导电性，表现为半导体特性，绝缘型碳化硅是一种高性能陶瓷材料，具有独特的化学稳定性、高温稳定性和机械性能。本发明实施例中，采用绝缘型碳化硅作为衬底，相比于硅材料作为衬底，能成倍提高散热能力，可以有效地将器件热量散发至衬底，并且绝缘型碳化硅不需要在其表面生成氧化硅薄膜进行绝缘，相比于存在较厚氧化层的SOI，本发明能够进一步提高器件散热能力。
在一种可能的实施方式中，碳化硅晶圆200的厚度为300μm-500μm。本发明实施例中，碳化硅晶圆200的厚度为300μm。将所述硅晶圆100的所述第一键合介质层101与所述碳化硅晶圆200的第一表面键合形成第一键合结构300，键合方式包括但不限于直接键合，键合温度为0℃-800℃，本发明实施例中，键合温度为800℃。在一种可能的实施方式中，键合前还包括：对所述第一键合介质层101进行等离子体激活，所述等离子体激活中所采用的气体包括氮气、氩气或氧气。具体的，对于热氧化和化学机械抛光后的氧化硅膜表面和体内，有一些氧原子处于不稳定状态，在一定条件下，其可获得能量离开硅原子，使表面产生悬挂键。本发明实施例中采用等离子体表面激活处理，使其表面容易吸附，增强键合强度，保证键合效果。
另一些实施例中，用掺杂型碳化硅作为衬底，需要再其表面生成氧化硅薄膜进行绝缘。在一种可能的实施方式中，所述将所述硅晶圆100的所述第一键合介质层101与所述碳化硅晶圆200的第一表面键合形成第一键合结构300包括：在所述碳化硅晶圆200的第一表面形成第二键合介质层201，所述第二键合介质层201的材料为氧化硅，所述第二键合介质层201的厚度为0-3μm；将所述硅晶圆100的所述第一键合介质层101与所述碳化硅晶圆200的所述第二键合介质层201键合形成第一键合结构300；键合温度为0℃-800℃。
具体的，采用热氧化法在碳化硅晶圆200上形成第二键合介质层201。热氧化的温度控制在1000℃～1150℃，热氧化时间0～24小时，根据氧化硅薄膜厚度而调节热氧化的时间。生长完后对所述第二键合介质层201进行打磨处理，方法包括但不限于化学机械抛光，获得获得平坦、又无划痕和杂质玷污的氧化硅表面。在一个实施例中，热氧化时间为24小时，第二键合介质层201的厚度为1μm。
参考图4，将所述硅晶圆100的所述第一键合介质层101与所述碳化硅晶圆200的所述第二键合介质层201键合形成第一键合结构300，键合方式包括但不限于直接键合，键合温度为0℃-800℃，在一个实施例中，键合温度为800℃。在一种可能的实施方式中，键合前还包括：对所述第一键合介质层101和所述第二键合介质层201进行等离子体激活，所述等离子体激活中所采用的气体包括氮气、氩气或氧气。本发明实施例中采用等离子体表面激活处理，使第一键合介质层101和所述第二键合介质层201的表面容易吸附，增强键合强度，保证键合效果。
S103，对所述第一键合结构300进行第一退火处理，沿所述缺陷层102剥离部分所述硅晶圆100，得到第二键合结构400。
具体的，参考图5，为使键合后的硅晶圆100部分剥离，完成薄膜转移，对第一键合结构300进行第一退火处理，退火温度为400℃-900℃，退火时间为1分钟～24小时，退火气氛包括但不限于氮气、氩气、氢气、真空等。本发明实施例中，退火温度为400℃，退火时间为24小时，退火气氛为氮气。进行退火处理后的第一键合结构300，沿缺陷层102102剥离远离氧化硅薄膜的硅晶圆100部分得到得到第二键合结构400。
在一种可能的实施方式中，所述得到第二键合结构400后还包括：对所述第二键合结构400进行第二退火处理，所述第二退火处理的退火温度为900℃-1200℃；或者，对所述第二键合结构400进行抛光处理，所述抛光处理包括化学机械抛光处理或离子束抛光处理。具体的，本发明实施例中，高温退火温度为1200℃；抛光处理包括但不限于化学机械抛光、反应离子刻蚀、离子束刻蚀、离子束掠入射抛光等，消除硅晶圆100材料中的缺陷和畸变，改善材料的微观结狗，使其达到制备MOSFET器件层500的标准。
S104，在所述第二键合结构400的所述硅晶圆100上形成掺杂导电离子的器件层500。
具体的，参考图6，器件层500包括源极(Source)，栅极(Gate)，漏极(Drain)，本发明实施例中所制备的场效晶体管是N型MOSFET器件，漏极和源极是重掺杂的n+区域。在其他实施例中，也可以根据同样的步骤制备P型MOSFET器件。在硅晶圆100上形成栅极材料层501，包括栅介质和栅电极，栅介质材料是高介电常数介质，包括但不限于金属氧化物电介质，例如氧化钛、氧化钽、氧化铪和氧化锆等等，形成工艺包括但不限于气相沉积工艺；栅电极的材料包括但不限于多晶硅(Poly Si)、钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)和铝(Al)中的一种或多种的组合，或者氮化钽(TaN)、氮化钛(TiN)等具有金属性质的合金材料。在硅晶圆100栅极材料层501的下方硅晶圆100上形成有沟道区，为轻掺杂n+区域，掺杂元素为P型掺杂离子比如硼。在沟道区两侧形成源区502和漏区503源区502漏区503与沟道区的掺杂类型相反或相同，在一个实施例中源区502漏区503与沟道区的掺杂类型相反，在源区502和漏区503掺杂元素为N型掺杂离子比如硅，形成N区。
在源区502、漏区503和栅极材料层501采用金属材料制作金属电极504，比如金属铝，分别作源极、漏极和栅极。为了形成具有功能性的场效应晶体管，本发明实施例中，还包括杂质激活、侧墙形成以及金属引出制作电极等工艺步骤，比如对硅晶圆100的两侧进行刻蚀，形成具有中间凸起的结构，相当于凸台结构。
S105，在所述器件层500的表面沉积散热层600，得到目标场效晶体管。
参考图7，本发明实施例中，利用有机化学相沉积法在器件层500上沉积绝缘散热层600。有机化学相沉积法(MOCVD，Metal-organic Chemical Vapor Deposition)，是在基板上成长半导体薄膜的一种方法，利用有机化学相沉积法在衬底的抛光面上生长绝缘导热层；其中绝缘导热层包括氮化铝、金刚石中的任意一种，具有良好的导热散热性能。散热层600选用高热导率的绝缘材料，本发明实施例中采用氮化铝(AlN)，是一种综合性能优良的新型电子陶瓷材料，具有超高热导率、可靠的电绝缘性能，化学稳定性，低介电损耗以及与硅等半导体材料相匹配的热膨胀系数，因此可以实现MOSFET器件的向上散热。在源区502、漏区503和栅极材料层501的上方沉积氮化铝散热层600，沉积部分包括源区502和漏区503、栅极材料层501的表层以及凸台的侧墙结构，利用反应离子蚀刻技术刻蚀氮化铝散热层600的中部，完全分割氮化铝散热层600于左右两侧，并于中部沉积金属栅极，两侧沉积金属源极和漏极，得到目标场效晶体管。
通过上述方式所制备的目标场效晶体管，通过将硅衬底替换成高散热的碳化硅，除了通过碳化硅本身的散热外，制备的氧化层也较现有技术中更薄，减少阻热；进一步的，在器件层上方沉积散热层，可以实现向上散热，因此，本发明的MOSFET器件，从上下两个方向进行散热，散热效果佳，延长使用寿命、信号稳定、可靠度高，器件性能好。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种场效晶体管的制备方法，其特征在于，包括：
获取硅晶圆，所述硅晶圆的第一表面形成有第一键合介质层；在所述硅晶圆内的预设深度形成缺陷层；
获取碳化硅晶圆，将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的第一表面键合形成第一键合结构；所述碳化硅晶圆的材料为绝缘型碳化硅；
对所述第一键合结构进行第一退火处理，沿所述缺陷层剥离部分所述硅晶圆，得到第二键合结构；
在所述第二键合结构的所述硅晶圆上形成掺杂导电离子的器件层；
在所述器件层的表面沉积散热层，得到目标场效晶体管。
2.根据权利要求1所述的场效晶体管的制备方法，其特征在于，当所述碳化硅晶圆的材料为掺杂型碳化硅时，所述将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的第一表面键合形成第一键合结构包括：
在所述碳化硅晶圆的第一表面形成第二键合介质层，所述第二键合介质层的材料为氧化硅，所述第二键合介质层的厚度为0-3μm；
将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的所述第二键合介质层键合形成第一键合结构；键合温度为0℃-800℃。
3.根据权利要求1所述的场效晶体管的制备方法，其特征在于，所述第一键合介质层的材料为氧化硅，所述第一键合介质层的厚度为0-2μm。
4.根据权利要求2或3任一项所述的场效晶体管的制备方法，其特征在于，形成第一键合介质层和所述第二键合介质层的方法包括气相沉积法或湿法热氧化法，其中所述热氧化法的热氧化温度为1000℃-1150℃，热氧化时间0-24小时。
5.根据权利要求2所述的场效晶体管的制备方法，其特征在于，在所述将所述硅晶圆的所述第一键合介质层与所述碳化硅晶圆的第一表面键合形成第一键合结构之前还包括：
对所述第一键合介质层与所述第二键合介质层进行等离子体激活，所述等离子体激活中所采用的气体包括氮气、氩气或氧气。
6.根据权利要求1所述的场效晶体管的制备方法，其特征在于，所述在所述硅晶圆内的预设深度形成缺陷层的方法包括：
面向所述第一键合层向所述硅晶圆进行离子注入，所述离子注入的离子包括氢离子或氦离子，所述离子的注入剂量为1×1015cm-2-1×1018cm-2，所述离子的注入能量为20keV-1MeV。
7.根据权利要求1所述的场效晶体管的制备方法，其特征在于，所述对所述第一键合结构进行第一退火处理中，所述第一退火处理的退火温度为400℃-900℃，退火时间为1分钟-24小时，退火气氛包括氮气、氩气、氢气或真空。
8.根据权利要求7所述的场效晶体管的制备方法，其特征在于，所述得到第二键合结构后还包括：
对所述第二键合结构进行第二退火处理，所述第二退火处理的退火温度为900℃-1200℃；或者，
对所述第二键合结构进行抛光处理，所述抛光处理包括化学机械抛光处理或离子束抛光处理。
9.根据权利要求1所述的场效晶体管的制备方法，其特征在于，所述碳化硅晶圆的厚度为300μm-500μm。
10.根据权利要求1所述的场效晶体管的制备方法，其特征在于，所述散热层的材料为氮化铝，所述散热层的厚度为200nm-1μm，所述散热层的生长温度为300℃-600℃。
CN202310736855.XA 2023-06-20 2023-06-20 一种场效晶体管的制备方法 Pending CN116613069A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310736855.XA CN116613069A (zh) 2023-06-20 2023-06-20 一种场效晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310736855.XA CN116613069A (zh) 2023-06-20 2023-06-20 一种场效晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN116613069A true CN116613069A (zh) 2023-08-18

Family

ID=87676597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310736855.XA Pending CN116613069A (zh) 2023-06-20 2023-06-20 一种场效晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN116613069A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015078B1 (en) * 2003-09-09 2006-03-21 Advanced Micro Devices, Inc. Silicon on insulator substrate having improved thermal conductivity and method of its formation
US20080067546A1 (en) * 2006-09-20 2008-03-20 Tomohiro Murata Semiconductor device
US20110014775A1 (en) * 2008-10-31 2011-01-20 Shin-Etsu Chemical Co., Ltd. Method for producing silicon film transferred insulator wafter
CN115101591A (zh) * 2022-08-19 2022-09-23 上海瞻芯电子科技有限公司 碳化硅功率器件的制作方法
CN115706046A (zh) * 2021-08-10 2023-02-17 苏州龙驰半导体科技有限公司 半导体晶圆的复合结构、半导体晶圆及其制法和应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015078B1 (en) * 2003-09-09 2006-03-21 Advanced Micro Devices, Inc. Silicon on insulator substrate having improved thermal conductivity and method of its formation
US20080067546A1 (en) * 2006-09-20 2008-03-20 Tomohiro Murata Semiconductor device
US20110014775A1 (en) * 2008-10-31 2011-01-20 Shin-Etsu Chemical Co., Ltd. Method for producing silicon film transferred insulator wafter
CN115706046A (zh) * 2021-08-10 2023-02-17 苏州龙驰半导体科技有限公司 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN115101591A (zh) * 2022-08-19 2022-09-23 上海瞻芯电子科技有限公司 碳化硅功率器件的制作方法

Similar Documents

Publication Publication Date Title
JP5212833B2 (ja) 半導体装置
TWI459473B (zh) 具有（１１０）－向性矽之半導體裝置
CN110473916B (zh) 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法
US20100052046A1 (en) Semiconductor structures formed on substrates and methods of manufacturing the same
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
TW540105B (en) Method of producing SIMOX substrate and the SIMOX substrate
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
JP4105353B2 (ja) 半導体装置
JP2019186545A (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法
KR20200019581A (ko) 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법
JPH0357613B2 (zh)
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
TW201933451A (zh) 具有陷阱層之可流動氧化物的微波退火
CN116613069A (zh) 一种场效晶体管的制备方法
WO2023015611A1 (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN114188362A (zh) 一种特殊结构的soi及其制备方法
KR101096980B1 (ko) 반도체 소자의 제조 방법
WO2021216408A1 (en) Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices
CN116779427B (zh) 碳化硅半导体结构的制作方法和碳化硅半导体结构
Liu et al. Wet thermal annealing effect on TaN/HfO2/Ge metal—oxide—semiconductor capacitors with and without a GeO2 passivation layer
CN112117326B (zh) Mos器件的制备方法及mos器件
CN114530370B (zh) 一种基于外延沟道的mosfet器件及其制备方法
CN110556415B (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
CN114530380A (zh) 一种降低氧化层电场强度的mosfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination