JP2019186545A - ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法 - Google Patents

ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法 Download PDF

Info

Publication number
JP2019186545A
JP2019186545A JP2019071232A JP2019071232A JP2019186545A JP 2019186545 A JP2019186545 A JP 2019186545A JP 2019071232 A JP2019071232 A JP 2019071232A JP 2019071232 A JP2019071232 A JP 2019071232A JP 2019186545 A JP2019186545 A JP 2019186545A
Authority
JP
Japan
Prior art keywords
reactive gas
insulating layer
annealing
gate insulating
gas species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019071232A
Other languages
English (en)
Other versions
JP6945585B2 (ja
Inventor
アイヒンガー トーマス
Aichinger Thomas
アイヒンガー トーマス
レッシャー ゲラルト
Rescher Gerald
レッシャー ゲラルト
シュタットミュラー ミヒャエル
Stadtmueller Michael
シュタットミュラー ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019186545A publication Critical patent/JP2019186545A/ja
Application granted granted Critical
Publication of JP6945585B2 publication Critical patent/JP6945585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ワイドバンドギャップ半導体デバイス（５００）を形成する方法（１００）を提案する。【解決手段】当該方法（１００）は、ワイドバンドギャップ半導体基板上にゲート絶縁層を形成すること（１１０）、および少なくとも第１の反応性ガス種および第２の反応性ガス種を使用してゲート絶縁層をアニーリングすること（１２０）を含み、第１の反応性ガス種は第２の反応性ガス種とは異なる。当該方法は、ゲート絶縁層のアニーリングの後、ゲート絶縁層上にゲート電極を形成すること（１３０）を含みうる。【選択図】図１

Description

各実施例は、ワイドバンドギャップ半導体デバイスを形成する方法およびワイドバンドギャップ半導体デバイスに関する。
ワイドバンドギャップ半導体デバイス、例えばＳｉＣ（炭化ケイ素）ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）では、他の半導体デバイス、例えばケイ素（Ｓｉ）ＭＯＳＦＥＴに比べて、反転チャネル移動度が低くなり、閾値電圧不安定性またはバイアス温度不安定性（ＢＴＩ）が高くなることがある。
低い反転チャネル移動度により、ワイドバンドギャップ半導体デバイス、例えばＳｉＣＭＯＳＦＥＴのオン抵抗の上昇および効率の低下に起因して、デバイスのパフォーマンスが制限されることがある。高い閾値電圧不安定性によっては、ＳｉＣＭＯＳＦＥＴの信頼性が制限されることがある。このため、改善されたオン抵抗、効率および／または信頼性を有するワイドバンドギャップ半導体デバイスのコンセプトを提供することへの要求が存在しうる。
いくつかの実施形態は、ワイドバンドギャップ半導体デバイスを形成する一方法に関する。当該方法は、ワイドバンドギャップ半導体基板上にゲート絶縁層を形成すること、および少なくとも１つの第１の反応性ガス種および少なくとも１つの第２の反応性ガス種を使用してゲート絶縁層をアニーリングすることを含みうる。第１の反応性ガス種は第２の反応性ガス種とは異なっていてよい。
いくつかの実施形態は、ワイドバンドギャップ半導体デバイスを形成する一方法に関する。当該方法は、ワイドバンドギャップ半導体基板上にゲート絶縁層を形成すること、少なくとも１つの反応性ガス種を含む反応性ガス雰囲気においてゲート絶縁層をアニーリングすること、および反応性ガス雰囲気におけるゲート絶縁層のアニーリングの後、不活性ガス雰囲気においてゲート絶縁層をアニーリングすることを含みうる。
いくつかの実施形態は、ワイドバンドギャップ半導体デバイスに関する。当該ワイドバンドギャップ半導体デバイスは、ワイドバンドギャップ半導体基板、トランジスタのゲート絶縁層およびトランジスタのゲート電極を含みうる。ゲート絶縁層はワイドバンドギャップ半導体基板とゲート電極との間に位置することができ、ワイドバンドギャップ半導体基板内のトランジスタのチャネル領域の電荷担体移動度は、５０ｃｍ２／Ｖｓより高くてよい。トランジスタの閾値電圧は、公称ゲート電圧が１５０℃で１０００時間にわたり印加される場合、公称閾値電圧からその１０％未満だけ変化しうる。
方法および／またはデバイスのいくつかの例を、例示に過ぎないが、以下に、添付図を参照しながら説明する。
第１の反応性ガス種および第２の反応性ガス種を使用してワイドバンドギャップ半導体デバイスを形成する方法の一実施形態を示すフローチャートである。 反応性ガス雰囲気および不活性ガス雰囲気を使用してワイドバンドギャップ半導体デバイスを形成する方法の一実施形態を示すフローチャートである。 第１のアニーリングプロセスおよび第２のアニーリングプロセスにおいて、第１の反応性ガス種および第２の反応性ガス種を使用してワイドバンドギャップ半導体デバイスを形成する方法の一実施形態を示すフローチャートである。 第１の反応性ガス種および第２の反応性ガス種を同時に含む反応性ガス雰囲気を使用してワイドバンドギャップ半導体デバイスを形成する方法の一実施形態を示すフローチャートである。 ワイドバンドギャップ半導体デバイスの一実施形態を示す概略図である。
いくつかの例を図示した添付図を参照しながら、種々の例をここでより完全に説明する。図中、線の太さ、層および／または領域の厚さは、明瞭性のために強調的に示したところがある。
したがって、別の各例では種々の修正形態および代替形態が可能であるが、そのうちいくつかの特定例を図示し、以下に詳細に説明する。ただし、ここでの詳細な説明は、別の各例を、説明する特定形態に制限するものではない。別の各例は、本開示の範囲内に該当する全ての修正物、等価物および代替物をカバーしうる。図の説明を通して、同一に実現可能であるか、または同一の機能もしくは類似の機能を提供するが相互に比較した場合には修正された形態として実現可能である、同様のもしくは類似の要素には、同一のまたは同様の番号を付してある。
或る要素が別の要素に「接続されている」もしくは「結合されている」という場合、各要素は直接に接続もしくは結合されていてもよいし、または１つもしくは複数の介在要素を介して接続もしくは結合されていてもよいと理解されたい。２つの要素Ａ，Ｂが「または」を使用して組み合わされている場合、明示的に（例えば「〜または〜のいずれか」なる語によって）または暗示的に別様に規定されていないかぎり、これは可能な組み合わせの全て、すなわちＡのみ、Ｂのみ、ならびにＡおよびＢが開示されているものと理解されたい。同じ組み合わせについての代替表現は「ＡおよびＢの少なくとも１つ」または「Ａおよび／またはＢ」である。同じことが３つ以上の要素の組み合わせにも当てはまる。さらに、例えば「より高い」「より低い」「より長い」「より短い」「より多い」「より少ない」なる語句または類似の語句を使用して１つの値が異なる値と比較される場合、当該比較はつねに、「少なくとも」または「多くとも」の意味での比較の境界を含む。
特定例を説明する目的においてここで使用している語句は、別の各例を限定する意図に発するものでない。「１つの」「或る」「前記１つの」などの単数形を使用しておりかつ唯一の要素を使用することが必須であると明示的にもまたは暗示的にも規定されていない場合、別の各例は、同一の機能を実現する複数の要素を使用することもできる。
同様に、１つの機能が複数の要素を使用して実現されると以下に規定されている場合、別の各例では、単独の要素または処理エンティティを使用して同一の機能を実現することができる。また、「から成る」「から成っている」「含む」および／または「含んでいる」なる語句が使用されている場合、記述されている特徴、完全体、ステップ、演算、プロセス、動作、素子および／または部品の存在が規定されるが、１つもしくは複数の他の特徴、完全体、ステップ、演算、プロセス、動作、素子、部品および／またはこれらの任意のグループの存在または追加が排除されるものではないことを理解されたい。
別の規定がないかぎり、（技術用語および学術用語を含む）全ての語句は、ここでは、各例の属する分野の通常の意味において使用しているものとする。
いくつかのワイドバンドギャップ半導体デバイス、例えばＳｉＣＭＯＳＦＥＴは、例えばスモールバンドギャップ半導体デバイス、例えばＳｉＭＯＳＦＥＴと比較して低い反転チャネル移動度および高い閾値電圧不安定性を有しうる。低い反転チャネル移動度は、ＳｉＣＭＯＳＦＥＴの高いオン抵抗を生じさせることがある。高い閾値電圧不安定性は、ＳｉＣＭＯＳＦＥＴの低い信頼性をもたらすことがある。
ＳｉＭＯＳＦＥＴと比較した、ＳｉＣＭＯＳＦＥＴの低い反転チャネル移動度および高いバイアス温度不安定性は、ワイドバンドギャップ半導体デバイスのバンドギャップが大きく、半導体材料内へのトラップの増大を生じさせうることに起因して、または炭素種の含有と複数のアニーリングプロセスを使用した不充分な欠陥パッシベーションとによって生じうるＳｉＣ基板と酸化物層との界面での高い界面状態および境界トラップ密度に起因して、発生しうる。
他の手法は、高い反転チャネル移動度および高いバイアス温度不安定性、または低い反転チャネル移動度および低いバイアス温度不安定性、または低い反転チャネル移動度および高いバイアス温度不安定性のいずれかを有しうる。
ワイドバンドギャップ半導体デバイスがＭＯＳＦＥＴ、特にＳｉＣＭＯＳＦＥＴである場合、ワイドバンドギャップ半導体デバイスの電圧等級に応じて、ＳｉＣＭＯＳＦＥＴのチャネル抵抗が全ＲＯＮｘＡの５０％より大きくなることがある。ここで、ＲＯＮｘＡは、オン抵抗とデバイス活性面積との積である（典型的には単位［ｍΩｍｍ２］で与えられる）。デバイス活性面積とは、全デバイス面積のうち電流を導通する部分である（すなわちゲートパッド、ゲートランナ、ＪＴＥなどは除外される）。こんにち達成される反転チャネル移動度は、炭化ケイ素の理論的なバルク移動度より小さい規模のオーダーを中心とした範囲にあってよい。印加中、高い閾値電圧ドリフトが発生すると、ＶＴＨ（閾値電圧）ドリフトが正の方向へ向かっている場合には、オン抵抗またはＲＯＮｘＡにおける（例えば高い静的損失を含む）勾配増大が生じることがあり、またはＶＴＨドリフトが負の方向へ向かっている場合には、再ターンオン（およびデバイス破壊）が生じることがある。
例えばＳｉＣ／ＳｉＯ２（二酸化ケイ素）界面に対する種々の複数のポストオキシデーション技術を使用可能である。ＳｉＭＯＳＦＥＴとは異なり、炭素に関連する欠陥種の含有により、代替のパッシベーションスキーマが要求されうる。ＳｉＣ／ＳｉＯ２系では、欠陥パッシベーションは、酸化窒素（ＮＯ）または一酸化二窒素（Ｎ２Ｏ）での直接の酸化物成長によって達成可能である。付加的にまたは代替的に、少なくとも５５０℃または少なくとも６００℃または少なくとも７５０℃または少なくとも９００℃または少なくとも１１００℃の温度で酸化窒素またはアンモニア（ＮＨ３）でのポストオキシデーションアニーリング（ＰＯＡ）による、系の欠陥パッシベーションも利用可能である。ここで、「ポストオキシデーションアニーリング（ＰＯＡ）」なる語句は、半導体の酸化部分と堆積された酸化物層との双方を事後的にアニーリングすることをいう。特に、「ポストオキシデーションアニーリング（ＰＯＡ）」は、酸化物層のポストデポジション（すなわち堆積後の）アニーリングに対応しうる。標準的なフォーミングガスまたはＨ２におけるアニーリングは、ＳｉＣではさほど有効でないが、ＳｉＣ／ＳｉＯ２系でのきわめて効率的な界面状態パッシベーションを提供する。ただし、こうしたポストオキシデーション技術の全てが、ＳｉＣ／ＳｉＯ２界面での全ての種類の点欠陥をパッシベートするための制限された能力しか有さない可能性がある。例えばＮＯＰＯＡを使用することで大きな移動度およびＲＯＮｘＡの改善が既に達成可能であるにもかかわらず、理論的なパフォーマンス限界まで大きなギャップが存在しており、またＲＯＮｘＡを改善する大きな余地がある。
上昇または増大した反転チャネル移動度、低下したオン抵抗、低下したバイアス温度不安定性および増大した信頼性を有するワイドバンドギャップ半導体デバイスを、上述もしくは下述の各例に関連して説明する技術手段によって提供することができる。
図１には、一実施形態による、ワイドバンドギャップ半導体デバイスを形成する方法１００の概略図が示されている。方法１００は、ワイドバンドギャップ半導体基板上にゲート絶縁層を形成すること１１０、および少なくとも第１の反応性ガス種および第２の反応性ガス種を使用してゲート絶縁層をアニーリングすること１２０を含む。ゲート絶縁層のアニーリング１２０に使用される第１の反応性ガス種は、ゲート絶縁層のアニーリング１２０に使用される第２の反応性ガス種とは異なっていてよい。
方法１００は、一例によればさらに、ゲート絶縁層のアニーリング１２０の後、ゲート絶縁層上にゲート電極を形成すること１３０を含みうる。
提案の方法１００による、少なくとも第１の反応性ガス種および第２の反応性ガス種を使用したゲート絶縁層のアニーリング１２０は、ゲート絶縁層とワイドバンドギャップ半導体基板との界面の点欠陥を低減することができる。ゲート絶縁層のアニーリング１２０に少なくとも２つの異なる反応性ガス種を使用することにより、ゲート絶縁層のアニーリングに唯一の反応性ガス種のみを使用する場合に比べて、より多数の点欠陥を低減することができる。なぜなら、それぞれ異なる反応性ガス種により、種々の種類の点欠陥を低減できるからである。界面の点欠陥の数が低減されるので、結果として、ワイドバンドギャップ半導体デバイスの反転チャネル移動度の増大とオン抵抗の低減とがもたらされうる。少なくとも第１の反応性ガス種および第２の反応性ガス種を使用したゲート絶縁層のアニーリング１２０により、ワイドバンドギャップ半導体デバイスのパワー損失を低減して、その効率を増大することができる。
ワイドバンドギャップ半導体デバイスの反転チャネル移動度の増大と同時に、２つ以上の異なる反応性ガス種を使用したゲート絶縁層のアニーリング１２０により、ワイドバンドギャップ半導体デバイスの閾値電圧ドリフトとバイアス温度不安定性ＢＴＩとを、ゲート絶縁層のアニーリングに唯一の反応性ガス種しか使用しない場合のワイドバンドギャップ半導体デバイスの閾値電圧ドリフトまたはＢＴＩに比べて、低減することができる。２つ以上の反応性ガス種を使用したゲート絶縁層のアニーリング１２０により、閾値電圧ドリフトを低減でき、バイアス温度不安定性の低下によって、ワイドバンドギャップ半導体デバイスの信頼性を増大できる。
ゲート絶縁層のアニーリング１２０は、１つもしくは複数のアニーリングプロセスを含むことができる。ゲート絶縁層１２０は、アニーリングプロセス中、規定されたガス雰囲気において加熱可能である。よって、アニーリングプロセスはポストオキシデーションアニーリングであってよい。
アニーリングプロセスのために、ワイドバンドギャップ半導体基板上に設けられたゲート絶縁層は、アニーリングツール（例えばアニーリングシステム）のアニーリングチャンバ内に配置可能である。アニーリングプロセス中、アニーリングチャンバはアニーリングに使用される反応性ガスを含むガス雰囲気を含むことができる。
例えば、ゲート絶縁層１２０は、少なくとも２つの異なる反応性ガス種を（例えば図４に関連して示すように）同時に使用することによりアニーリング可能である。このために、ワイドバンドギャップ半導体基板上に設けられるゲート絶縁層を加熱する間、少なくとも２つの反応性ガス種を含むガス雰囲気がアニーリングチャンバ内に存在していてよい。
代替的に、ゲート絶縁層は、種々のガス雰囲気を使用した２つの連続するアニーリングプロセスにおいて少なくとも２つの異なる反応性ガス種を使用することにより、アニーリング１２０可能である。言い換えれば、第１のアニーリングステップおよび第２のアニーリングステップが利用可能である。例えば、ゲート絶縁層は、（第１のアニーリングステップに対応する）第１の時間インターバル中は、第１の反応性ガス種を含む第１のガス雰囲気において、さらに（第２のアニーリングステップに対応する）第２の時間インターバル中は、第２の反応性ガス種を含む第２のガス雰囲気において、アニーリング１２０可能である。第１の時間インターバルと第２の時間インターバルとは、異なる長さまたは等しい長さのいずれを有してもよい。第１の時間インターバルおよび第２の時間インターバルは連続する時間インターバルである。第１のアニーリングステップにおけるアニーリング温度（すなわち第１のガス雰囲気の温度）は、第２のアニーリングステップにおけるアニーリング温度とは異なっていてよく、典型的にはこれよりも高くてよい。異なる例では、第１のアニーリングステップにおけるアニーリング温度は、第２のアニーリングステップにおけるアニーリング温度に等しい。
例えば、ゲート絶縁層のアニーリングは、（例えば図３に関連して示すように）少なくとも第１のアニーリングプロセスおよび第２のアニーリングプロセスを含みうる。第２のアニーリングプロセスは、第１のアニーリングプロセス後に実行可能である。第１のアニーリングプロセスは、０．１体積％超（または１体積％超、５体積％超、１０体積％超もしくは２０体積％超）の第１の反応性ガス種を含みかつ／または０．１体積％未満（または０．５体積％未満、１体積％未満もしくは０．０１体積％未満）の第２の反応性ガス種を含む反応性ガス雰囲気において実行可能である。第２のアニーリングプロセスは、０．１体積％超（または１体積％超、５体積％超、１０体積％超もしくは２０体積％超）の第２の反応性ガス種を含みかつ／または０．１体積％未満（または０．５体積％未満、１体積％未満もしくは０．０１体積％未満）の第１の反応性ガス種を含む反応性ガス雰囲気において実行可能である。いくつかの実施形態では、第１のアニーリングプロセスは、５％超または１０％超（いずれも体積割合による）の第１の反応性ガス種を含みかつ／または２０％未満または１０％未満（いずれも体積割合による）の第２の反応性ガス種を含む反応性ガス雰囲気において実行可能であり、第２のアニーリングプロセスに対しては逆に、５％超または１０％超（いずれも体積割合による）の第２の反応性ガス種を含みかつ／または２０％未満または１０％未満（いずれも体積割合による）の第１の反応性ガス種を含む反応性ガス雰囲気において実行可能である。
例えば、少なくとも２つのアニーリングプロセスの間、第１の反応性ガス種を含む反応性ガス雰囲気は、第２の反応性ガス種を含む別の反応性ガス雰囲気によって置換可能であるか、または例えば付加的な反応性ガス種を反応性ガス雰囲気に添加することにより反応性ガス雰囲気を修正可能である。例えば、連続アニーリングプロセスは、ゲート絶縁層のアニーリング１２０に使用される各反応性ガス種に対して個別に行うことができる。
種々の反応性ガス種に対して個別のアニーリングプロセスを使用するゲート絶縁層のアニーリング１２０により、アニーリングプロセスのパラメータ設定、例えばアニーリング時間またはアニーリング温度の設定に高い自由度を得ることができる。各パラメータは、例えば、対応するアニーリングプロセスで使用される反応性ガス種にしたがって最適化可能である。例えば、ワイドバンドギャップ半導体デバイスの高い反転チャネル移動度を達成するために、第１の反応性ガス種を使用したゲート絶縁層のアニーリングのプロセスパラメータを、第２の反応性ガス種を使用したゲート絶縁層のアニーリングのプロセスパラメータと異ならせることができる。ただし、いくつかの例では、ゲート絶縁層のアニーリングのための２つ以上の反応性ガス種を、共通のアニーリングプロセスにおいて、または１つの反応性ガス雰囲気において同時に、使用可能である。このようにすれば、全体の処理時間を低減することができる。
例えば、第１の反応性ガス種および第２の反応性ガス種がゲート絶縁層のアニーリング１２０に使用される場合、第１のアニーリングプロセスにおいて第１の反応性ガス種および第２の反応性ガス種のうち一方のみを所定の期間にわたって供給し、続く第２のアニーリングプロセスにおいて第１の反応性ガス種および第２の反応性ガス種の双方を同時に供給することができる。このようにすれば、第１の反応性ガス種および第２の反応性ガス種に対して、異なるアニーリング期間を得ることができる。
ゲート絶縁層のアニーリングに対して、処理の観点から、ＲＯＮｘＡおよびＢＴＩに関して改善された結果を達成するために、ＰＯＡ時間、温度、ガス組成、不活性ガスへの希釈度を調整することができる。１つのＰＯＡプロセスまたは複数のＰＯＡプロセスのシーケンスにおける種々の反応性ガスの組み合わせにより、デバイスパフォーマンスおよび信頼性を高めるための付加的手段を提供可能である。
例えば、酸化窒素（ＮＯ）、一酸化二窒素（Ｎ２Ｏ）、水素（Ｈ２）、アンモニア（ＮＨ３）、過酸化水素（Ｈ２Ｏ２）、硝酸（ＨＮＯ３）、水蒸気（Ｈ２Ｏ）、酸素（Ｏ２，Ｏ３）および／または塩化ホスホリル（ＰＯＣｌ３）を、ゲート絶縁層のアニーリングのための反応性ガス種として使用可能である。括弧書きの化学量論式は、各ガス種をこうした化学量論組成に限定するものでないことを理解されたい。上述した反応性ガス種の全てが、第１の反応性ガス種および／または第２の反応性ガス種として使用可能である。例えば、第１の反応性ガス種はＮＯ，Ｎ２Ｏ，Ｈ２またはＮＨ３のいずれかであってよく、第２の反応性ガス種はＮＯ，Ｎ２Ｏ，Ｈ２またはＮＨ３の別のいずれかであってよい。
例えば、第１の反応性ガス種はＮＯであってよく、第２の反応性ガス種はＮＨ３であってよい。２つの反応性ガス種が別個のアニーリングプロセスに供給される場合、第１のアニーリングプロセスの反応性ガス雰囲気はＮＯを含んでいてよく、第２のアニーリングプロセスの反応性ガス雰囲気はＮＨ３を含んでいてよい。少なくとも、ＮＯおよびＮＨ３を用いた連続アニーリングの場合、ＮＯを用いたアニーリングのみが行われたゲート絶縁層に比べて、ゲート絶縁層内、例えばゲート絶縁層の材料内かつ／または基板との界面で、水素（Ｈ）量および／または窒素（Ｎ）量の増大を観察することができる。
例えば、反応性ガス種は、ゲート絶縁層のアニーリング１２０に使用される場合、不活性ガスによって希釈することができる。例えば、第１の反応性ガス種は、当該第１の反応性ガス種が酸化窒素（ＮＯ）である場合、ゲート絶縁層のアニーリング中、１％超（または５％超、１０％超もしくは２０％超）かつ／または５０％未満（または３０％未満、２０％未満もしくは１０％未満）の体積割合で、不活性ガスにより希釈可能である。例えば、第１の反応性ガス種は、Ｎ２および／またはアルゴンによって希釈可能である。例えば、第１の反応性ガス種ＮＯは第１のアニーリングプロセスにおいて使用可能であり、これに続いて、第２の反応性ガス種を用いた第２のアニーリングプロセスが行われる。
任意の手段として、第２の反応性ガス種も、ゲート絶縁層のアニーリング中、不活性ガスによって希釈可能である。第２の反応性ガス種の体積割合は、当該第２の反応性ガス種がアンモニア（ＮＨ３）である場合、０．１％超（または０．５％超、１％超もしくは２％超）かつ／または１０％未満（または５％未満、２％未満もしくは１％未満）であってよい。例えば、第２の反応性ガス種ＮＨ３は、第１の反応性ガス種を用いた第１のアニーリングプロセスに続く第２のアニーリングプロセスにおいて、使用可能である。例えば、ＮＨ３は、第１の反応性ガス種を含むガス雰囲気で使用されているのと同じ不活性ガスによって希釈可能である。例えば、第２の反応性ガス種は、Ｎ２またはアルゴンによって希釈可能である。代替的に、ＮＯおよびＮＯ３を、ゲート絶縁層のアニーリング１２０に同時に使用される１つの反応性ガス雰囲気として、不活性ガスによって共通に希釈することもできる。
任意の手段として、方法１００はさらに、ゲート絶縁層のアニーリング１２０の後、１２００℃未満または１０５０℃未満または９５０℃未満の不活性ガス雰囲気においてゲート絶縁層を加熱することを含みうる。当該加熱は、ゲート電極の形成１３０前に、ゲート絶縁層内の水素濃度を低減するために実行可能である。例えば、加熱温度は、１２００℃未満または１１００℃未満または１０００℃未満または９００℃未満または８００℃未満または７００℃未満であってよい。例えば、不活性ガス雰囲気は、５０％超のＮ２および／またはアルゴンを含んでいてよい。不活性ガス雰囲気は、１％未満（または０．５％未満もしくは０．１％未満）の酸素を含みうる。
任意の手段として、ゲート絶縁層のアニーリング１２０の期間は、１０分超かつ／または６００分未満であってよい。アニーリング期間とは、ゲート絶縁層が第１の反応性ガス種および／または第２の反応性ガス種（または不活性ガス種）を含む反応性ガス雰囲気（または不活性ガス雰囲気）において加熱されている時間であってよい。例えば、ゲート絶縁層のアニーリング期間は２０分超、５０分超、１００分超または２００分超であってよい。例えば、アニーリング期間は、５２０分未満、４５０分未満、３５０分未満または２５０分未満であってよい。
例えば、２つ以上のアニーリングプロセスまたは別個のアニーリングプロセスが使用される場合、第１のアニーリングプロセスの期間および／または続く（例えば第２のかつ／またはさらなる）アニーリングプロセスの期間は、２０分超、５０分超、１００分超または２００分超であってよい。例えば、第１のアニーリングプロセスの期間および／または続くアニーリングプロセスの期間は、５２０分未満、４５０分未満、３５０分未満または２５０分未満であってよい。例えば、１つのアニーリングプロセスの期間は別のアニーリングプロセスの期間と異なっていてよい。
任意の手段として、ゲート絶縁層のアニーリングのアニーリング温度は６００℃超かつ／または１２００℃未満であってよい。本願を通して、アニーリング温度は、ゲート絶縁層の平均温度および／またはゲート絶縁層のアニーリング中の反応性ガス雰囲気の平均温度であってよい。例えば、アニーリング温度は、１つもしくは複数のアニーリングプロセスの温度であってよい。例えば、種々のアニーリングプロセスのアニーリング温度は、アニーリングプロセスまたはこれに使用される反応性ガス種に応じて異なっていてよい。例えば、アニーリング温度は、６５０℃超、７００℃超、８００℃超または９００℃超であってよい。例えば、アニーリング温度は、１１００℃未満、１０５０℃未満、９００℃未満または９５０℃未満であってよい。
任意の手段として、提案の方法は、ゲート絶縁層を稠密化するために、ゲート絶縁層のアニーリング前に９５０℃超の温度の不活性ガス雰囲気においてゲート絶縁層を加熱することを含みうる。言い換えれば、ゲート絶縁層の加熱は、ゲート絶縁層の形成１１０の後、ゲート絶縁層のアニーリング１２０前に、実行可能である。例えば、ワイドバンドギャップ半導体デバイスのゲート絶縁層は、ゲート絶縁層のアニーリング前に加熱可能である。このことにより、ゲート絶縁層の密度および／またはゲート絶縁層の電界強度（例えばブレークスルー電界）を増大させることができる。例えば、不活性ガス雰囲気は、Ｎ２および／またはアルゴンを含んでいてよい。例えば、加熱からゲート絶縁層のアニーリング１２０への遷移のため、少なくとも１つの反応性ガス種を不活性ガス雰囲気に追加可能であり、少なくとも１つの反応性ガス種の（例えば１％超の）濃度を有する反応性ガス雰囲気が提供される。
例えば、第３の反応性ガス種を、ゲート絶縁層のアニーリング１２０に使用可能である。第１のアニーリングプロセスでは、反応性ガス雰囲気が、０．１％未満、０．０５％未満または０．０１％未満の第３の反応性ガス種を含んでいてよい。例えば、第３のアニーリングプロセスは、０．１％超、１％超、５％超または２０％超の第３の反応性ガス種を含む一方、０．１％未満、０．０５％未満または０．０１％未満の第１の反応性ガス種および第２の反応性ガス種を含む反応性ガス雰囲気において、実行可能である。例えば、３つ以上の異なる反応性ガス種を同時に供給することができ、例えば反応性ガス雰囲気は、付加的に、それぞれ相互に異なる第３の反応性ガス種またはさらなる反応性ガス種を含むことができる。反応性ガス雰囲気は、例えば、０．１％超、１％超、５％超または１０％超の第１の反応性ガス種および／または第２の反応性ガス種を含むことができる。例えば、いくつかの種類の異なる反応性ガス種は、ワイドバンドギャップ半導体デバイスの高い反転チャネル移動度および／または低いＢＴＩを達成するために、同一もしくは類似のプロセスパラメータを要求しうる。１つの反応性ガス雰囲気に種々の反応性ガス種を同時に供給すると効率的であり、これによりゲート絶縁層のアニーリングに必要な時間を低減することができる。例えば、２つの異なる反応性ガス種を第１のアニーリングプロセスにおいて同時に供給できる一方、第３の反応性ガス種を第２のアニーリングプロセスで別個に供給できる。例えば、複数の異なる反応性ガス種を、連続する種々の反応性ガス雰囲気において使用してよく、第１の反応性ガス雰囲気の少なくとも１つの反応性ガス種を、少なくとも１つの他の反応性ガス雰囲気において供給不可としてもよい。
例えば、ゲート絶縁層は、酸化物層または窒化物層であってよい。例えば、ゲート絶縁層は、二酸化ケイ素（ＳｉＯ２）層であってよい。例えば、ゲート絶縁層は、ワイドバンドギャップ半導体基板の表面の熱酸化によって、または化学蒸着法（ＣＶＰ）によって形成１１０可能である。
例えば、導電層（例えばポリシリコン層、銅層またはアルミニウム層）の堆積により、ゲート電極を形成１３０することができる。導電層の堆積後、当該導電層は、１つもしくは複数のトランジスタもしくはトランジスタセルの１つもしくは複数のゲート電極を取得するためにパターニング可能である。付加的にもしくは代替的に、ゲート電極は、ワイドバンドギャップ半導体基板の表面から当該基板内に延在するゲートトレンチから成るゲートトレンチ電極であってよい。この場合、トレンチは、ワイドバンドギャップ半導体基板内に、例えばエッチングにより形成可能である。ゲートトレンチを形成するために、ゲート絶縁層はトレンチの側壁に堆積可能であって、その後、導電層がゲート電極の形成１３０のためにトレンチ内に充填される。さらに、ゲート絶縁層はトレンチの底部に堆積可能である。例えば、ゲート絶縁層はトレンチ表面全体をカバーすることができる。
一般に、ゲート絶縁層は、ゲート電極とワイドバンドギャップ半導体基板との間に位置決め可能である。言い換えれば、ゲート絶縁層は、半導体基板からゲート電極を分離可能、例えば電気的に分離可能である。
形成されたゲート電極は、ワイドバンドギャップ半導体デバイスのトランジスタの、ゲート絶縁層によってワイドバンドギャップ半導体基板から絶縁されたゲート電極であってよい。例えば、ゲート電圧は、ワイドバンドギャップ半導体デバイスのトランジスタのゲート電極に印加可能であってよい。
ゲート電極が形成された後、さらに、製造プロセスが実行可能となる。例えば、１つもしくは複数の接続層および／またはメタライゼーション層が形成可能となり、同じワイドバンドギャップ半導体ウェハ上に形成された各ワイドバンドギャップ半導体デバイスが（例えばダイシングにより）相互に分離可能となる。
例えば、提案の方法１００は、少なくともトランジスタもしくはトランジスタ装置を含むワイドバンドギャップ半導体デバイスを形成するために使用可能である。トランジスタは、電界効果トランジスタ（例えばＭＯＳＦＥＴまたは絶縁ゲートバイポーラトランジスタＩＧＢＴ）であってよい。トランジスタのゲートは、ゲート絶縁層およびゲート電極によって形成可能である。ゲートはゲートトレンチであってよい。例えば、ワイドバンドギャップ半導体基板は、トランジスタ装置の、１つもしくは複数のソース領域、１つもしくは複数のボディ領域およびドリフト領域を含むことができる。ソース領域およびドリフト領域は、それぞれ第１の導電型から形成されていてよい。ボディ領域は、第１の導電型とは反対の第２の導電型から形成されていてよい。さらに、ワイドバンドギャップ半導体基板が、ボディ領域と同じ導電型を有してよいダイオード領域、および／またはドリフト領域および／またはソース領域と同じ導電型を有してよい電流拡散領域を含むように構成可能である。ゲート絶縁層は、ワイドバンドギャップ半導体基板に直接に接してよい。特に、ゲート絶縁層は、半導体基板の異なる導電型を有する領域、例えば場合によりソース領域、ドリフト領域、ボディ領域、電流拡散領域および／またはダイオード領域に直接に接するように構成可能である。
トランジスタ装置は、半導体基板の前側面と半導体基板の後側面との間に電流を導通するヴァーティカルトランジスタ構造を有することができる。例えば、半導体デバイスのトランジスタ装置は、ソース接続パターンに接続された複数のソースドープ領域、ゲート接続パターンに接続された複数のゲート電極もしくは１つのゲート電極グリッド、および裏面のドレインメタライゼーションを含むことができる。
ワイドバンドギャップ半導体基板は、ワイドバンドギャップ半導体ベース基板、成長させたワイドバンドギャップ半導体エピタキシャル層を上部に有するワイドバンドギャップ半導体ベース基板、またはワイドバンドギャップ半導体エピタキシャル層のいずれかであってよい。
例えば、ワイドバンドギャップ半導体基板は、ケイ素のバンドギャップ（１．１ｅＶ）より大きいバンドギャップを有してよい。例えば、ワイドバンドギャップ半導体基板は、炭化ケイ素半導体基板、またはガリウムヒ素（ＧａＡｓ）半導体基板、または窒化ガリウム（ＧａＮ）半導体基板であってよい。例えば、ワイドバンドギャップ半導体基板は炭化ケイ素基板である。ワイドバンドギャップ半導体基板は半導体ウェハまたは半導体ダイであってもよい。
形成されるワイドバンドギャップ半導体デバイスは、パワー半導体デバイスであってよい。パワー半導体デバイスまたはその電気構造（例えば半導体デバイスのトランジスタ装置）は、例えば、１００Ｖ超の降伏電圧もしくは阻止電圧（例えば２００Ｖ、３００Ｖ、４００Ｖもしくは５００Ｖの降伏電圧）、または５００Ｖ超の降伏電圧もしくは阻止電圧（例えば６００Ｖ、７００Ｖ、８００Ｖもしくは１０００Ｖの降伏電圧）、または１０００Ｖ超の降伏電圧もしくは阻止電圧（例えば１２００Ｖ、１５００Ｖ、１７００Ｖ、２０００Ｖ、３３００Ｖもしくは６５００Ｖの降伏電圧）を有することができる。
図２には、一実施形態による、ワイドバンドギャップ半導体デバイスを形成する方法２００の概略図が示されている。方法２００は、ワイドバンドギャップ半導体基板上にゲート絶縁層を形成すること２１０、少なくとも１つの反応性ガス種を含む反応性ガス雰囲気においてゲート絶縁層をアニーリングすること２２０を含む。方法２００はさらに、反応性ガス雰囲気におけるゲート絶縁層のアニーリング２２０の後、不活性ガス雰囲気においてゲート絶縁層をアニーリングすること２３０を含む。
方法２００は、例えば、さらに、不活性ガス雰囲気におけるゲート絶縁層のアニーリング２３０の後、ゲート絶縁層上にゲート電極を形成すること２４０を含みうる。
例えば、反応性ガス雰囲気におけるゲート絶縁層のアニーリング２２０は、反応性ガス雰囲気において単独の反応性ガス種を使用すること、または反応性ガス雰囲気において複数の反応性ガス種を同時に使用すること、もしくは連続する複数のアニーリングプロセスの各反応性ガス雰囲気において複数の反応性ガス種を使用することを含みうる。
例えば、反応性ガス雰囲気におけるゲート絶縁層のアニーリング２２０後の不活性ガス雰囲気におけるゲート絶縁層のアニーリング２３０により、ゲート絶縁層内の水素濃度を低減し、増大された反転チャネル移動度および／または低減されたＢＴＩを得ることができる。ワイドバンドギャップ半導体デバイス、例えばＳｉＣＭＯＳＦＥＴを形成する方法２００を使用して、改善されたワイドバンドギャップ半導体デバイスを形成、生産もしくは製造することができる。
例えば、反応性ガス種は、酸化窒素（ＮＯ）およびアンモニア（ＮＨ３）の少なくとも一方を含むことができ、その体積割合は０．１％超であってよい。例えば、反応性ガス種の体積割合は、０．１％超、１％超、５％超または１０％超であってよい。例えば、反応性ガス雰囲気は、１％超かつ５０％未満の体積割合を有するＮＯを含むことができる。代替的にもしくは付加的に、反応性ガス雰囲気は、０．１％超かつ１０％未満の体積割合を有するＮＨ３を含むことができる。例えば、反応性ガス種は窒素（Ｎ２）またはアルゴンによって希釈可能である。どちらの場合にも、ガス雰囲気の残りの成分割合のうち少なくとも９０％またはガス雰囲気の残りの成分割合の全体が、不活性ガスから成っていてよい。例えば、反応性ガス雰囲気は、それぞれ、少なくとも０．１％または少なくとも５％または少なくとも１０％（体積割合）の反応性ガス種と、少なくとも９９％または少なくとも９４％または少なくとも８９％（体積割合）の不活性ガス種とから成っていてよい。
いくつかの実施形態では、反応性ガス雰囲気は、５％超または８％超、例えば１０％の体積割合を有する酸化窒素（ＮＯ）を含むことができ、さらに、反応性ガス雰囲気は、９４％超または９１％超、例えば９０％の体積割合を有する窒素（Ｎ２）を含むことができる。不活性ガス雰囲気は、少なくとも９０％または少なくとも９５％の体積割合を有する窒素ガス（Ｎ２）を含むことができる。
例えば、不活性ガス雰囲気は、０．５％未満の体積割合を有する酸素（Ｏ）の濃度を有することができる。例えば、不活性ガス雰囲気でのＯの体積割合は、０．１％未満、１％未満、３％未満または５％未満であってよい。例えば、不活性ガス雰囲気は、９０％超（または９５％超、９９％超もしくは９９．５％超）の体積割合を有する１つもしくは複数の不活性ガス（例えばＮ２および／またはアルゴン）を含むことができる。
いくつかの実施形態では、反応性ガス雰囲気におけるアニーリングは、最短２４０分もしくは最短２６０分かつ最長３５０分もしくは最長３１０分もしくは最長２８０分、例えば２７０分にわたって実行可能である。別個にもしくは組み合わせて、不活性ガス雰囲気におけるアニーリングは、最短２０分もしくは最短２５分かつ最長５０分もしくは最長４０分、例えば３０分にわたって実行可能である。不活性ガス雰囲気におけるアニーリングは、反応性ガス雰囲気におけるアニーリングよりも短くてよい。例えば、不活性ガス雰囲気におけるアニーリングの期間は、反応性ガス雰囲気におけるアニーリングの期間の最大３０％または最大２０％または最大１５％であってよい。不活性ガス雰囲気におけるアニーリングおよび／または反応性ガス雰囲気におけるアニーリングは、最低９００℃かつ最高１２００℃、例えば最低１０５０℃かつ最高１１８０℃（例えば１１００℃または１１３０℃）で実行可能である。
さらなる詳細および態様を、上述もしくは下述の実施形態に関連して言及する。図２に示した実施形態は、提案のコンセプトまたは１つもしくは複数の上述もしくは下述の実施形態（例えば図１，図３−図５）に関連して言及する１つもしくは複数の態様に対応する１つもしくは複数の任意の付加的な特徴を含みうる。
図３には、一実施形態による、第１のアニーリングプロセスおよび第２のアニーリングプロセスにおいて第１の反応性ガス種および第２の反応性ガス種を使用してワイドバンドギャップ半導体デバイスを形成する方法３００の概略図が示されている。方法３００は、ゲート絶縁層を形成すること３１０、第１のアニーリングプロセスを実行すること３２０、および第２のアニーリングプロセスを実行すること３３０を含む。例えば、方法３００は、ゲート電極を形成すること３４０を含みうる。
図３に示した方法３００は、別個のアニーリングプロセスを用いた例である。例えば、第１のアニーリングプロセスの実行３２０に対して、第１の反応性ガス種を含む第１の反応性ガス雰囲気を使用可能である。第２のアニーリングプロセスの実行３３０に対しては、第１の反応性ガス種とは異なる第２の反応性ガス種を含む第２の反応性ガス雰囲気を使用可能である。例えば、第１のアニーリングプロセスのアニーリング温度は、第２のアニーリングプロセスのアニーリング温度よりも高くすることができる。ただし、他の例では、第１のアニーリングプロセスのアニーリング温度は、第２のアニーリングプロセスのアニーリング温度より低くてもよい。
方法３００による例示の実施形態では、ＳｉＣＭＯＳＦＥＴが、例えば化学蒸着法（ＣＶＤ）を使用したゲート絶縁層の形成３１０と、アニーリングプロセスの実行３２０，３３０とによって形成される。例えば、ＳｉＣＭＯＳＦＥＴのバルクゲート酸化物のＣＶＤ堆積後、標準のＮＯプロセスが第１のアニーリングプロセスとして実行され、ＮＨ３プロセスが第２のアニーリングプロセスとして実行される。組み合わされたＰＯＡプロセスのシーケンスでは、ＮＯに続いてＮＨ３が行われる。
ＮＯでのＰＯＡは、１０００℃から１２００℃の温度で、最短１０分から最長６００分までにわたり、Ｎ２中にＮＯを１％から５０％（典型的には１０％）希釈して、実行可能である。ＮＨ３でのＰＯＡは、９００℃から１２００℃の温度で、最短１０分かつ最長６００分までにわたり、Ｎ２中にＮＨ３を０．１％から１０％（典型的には３．６％）希釈して、実行可能である。典型的には、ＮＨ３でのＰＯＡは、最低１０５０℃かつ最高１１８０℃（例えば１１００℃または１１３０℃）の温度で、例えば最短５０分かつ最長７０分（例えば６０分）または最短１５分かつ最長２５分（例えば２０分）にわたり、実行される。
ゲート絶縁層のアニーリングにＮＯおよびＮＨ３の双方を使用することにより、例えば、ＮＯおよびＮＨ３の一方のみを使用する場合よりも大きな反転チャネル移動度を得ることができる。例えば、ＮＯのみを使用する場合に比べて、ＮＯおよびＮＨ３の双方を使用する場合、反転チャネル移動度を４０％まで高めることができる。ＢＴＩに関しては、ＮＯおよびＮＨ３双方を組み合わせたＰＯＡを使用する場合、形成されるワイドバンドギャップ半導体デバイスのＢＴＩを、ゲート絶縁層のアニーリングにＮＨ３のみを使用する場合に比べて低減可能である。
さらなる詳細および態様を、上述もしくは下述の実施形態に関連して言及する。図３に示した実施形態は、提案のコンセプトまたは１つもしくは複数の上述もしくは下述の実施形態（例えば図１−図２，図４−図５）に関連して言及する１つもしくは複数の態様に対応する１つもしくは複数の任意の付加的な特徴を含みうる。
図４には、第１の反応性ガス種および第２の反応性ガス種を同時に含む反応性ガス雰囲気を使用してワイドバンドギャップ半導体デバイスを形成する方法４００の一実施形態の概略図が示されている。方法４００は、ゲート絶縁層を形成すること４１０、および２つの反応性ガス種を同時に含む反応性ガス雰囲気においてゲート絶縁層をアニーリングすること４２０を含む。方法４００は、例えば、さらに、ゲート電極を形成すること４３０を含みうる。
方法４００によれば、ゲート絶縁層のアニーリングは、単独のアニーリングプロセスで実行可能である。例えば、第１の反応性ガス種および第２の反応性ガス種は、反応性ガス雰囲気を供給するために不活性ガスにおいて希釈可能であり、ここで、反応性ガス雰囲気における第１の反応性ガス種および第２の反応性ガス種の濃度は、例えば０．１％超または１％超であってよい。例えば、第１の反応性ガス種の濃度は、反応性ガス雰囲気中の第２の反応性ガス種の濃度とは異なっていてよい。任意の手段として、２つの反応性ガス種を同時に含む反応性ガス雰囲気におけるゲート絶縁層のアニーリング４２０は、さらに、反応性ガス雰囲気における付加的な反応性ガス種、例えば第３の反応性ガス種および／または第４の反応性ガス種を同時に含むことができる。
さらなる詳細および態様を、上述もしくは下述の実施形態に関連して言及する。図４に示した実施形態は、提案のコンセプトまたは１つもしくは複数の上述もしくは下述の実施形態（例えば図１−図３，図５）に関連して言及する１つもしくは複数の態様に対応する１つもしくは複数の任意の付加的な特徴を含みうる。
図５には、一実施形態によるワイドバンドギャップ半導体デバイス５００の概略図が示されている。ワイドバンドギャップ半導体デバイス５００は、ワイドバンドギャップ半導体基板５１０、トランジスタ、当該トランジスタのゲート絶縁層５２０および当該トランジスタのゲート電極５３０を含むことができる。ワイドバンドギャップ半導体デバイス５００は、例えば、少なくとも１つの反応性ガス種を含む反応性ガス雰囲気におけるゲート絶縁層５２０のアニーリングを含む、図１−図４に示した例示の実施形態により形成可能である。当該ワイドバンドギャップ半導体デバイス５００は、高い反転チャネル移動度および低いＢＴＩを提供することができる。
ワイドバンドギャップ半導体デバイス５００のゲート絶縁層は、ワイドバンドギャップ半導体基板とゲート電極との間に位置しうる。ゲート絶縁層およびゲート電極は、ワイドバンドギャップ半導体デバイス５００のトランジスタの一部分であってよい。例えば、ワイドバンドギャップ半導体デバイス５００は、少なくとも１つのトランジスタ、例えばＭＯＳＦＥＴであるかまたはこれを含む。一実施形態では、ワイドバンドギャップ半導体デバイス５００は、例えば図１−図４の方法の実施形態に関連して説明したヴァーティカルトレンチゲートＭＯＳＦＥＴであってよい。
一例によれば、ワイドバンドギャップ半導体基板内のトランジスタのチャネル領域の電荷担体移動度は、５０ｃｍ２／Ｖｓより高い。例えば、トランジスタのチャネル領域の電荷担体移動度は、７０ｃｍ２／Ｖｓより高く、または９０ｃｍ２／Ｖｓより高い。高い電荷担体移動度は、ワイドバンドギャップ半導体デバイス５００の製造中、反応性ガス雰囲気においてゲート絶縁層５２０をアニーリングしたことによって得られる。
一例によれば、トランジスタの閾値電圧は、１０００時間にわたって１５０℃で公称ゲート電圧が印加される場合、公称閾値電圧の１０％未満だけ、当該公称閾値電圧から変化してよい。例えば、公称閾値電圧は、１０００時間かつ／または１０００時間超、例えば１５００時間超または２０００時間超にわたって１５０℃で（または１５０℃に対し±１０℃もしくは±３０℃のトレランスで）公称ゲート電圧が印加される場合、公称閾値電圧の８％未満だけ、８％未満だけまたは８％未満だけ変化してよい。公称ゲート電圧の変化の小ささは、提案の方法１００または２００によるワイドバンドギャップ半導体デバイス５００の製造中の、反応性ガス雰囲気におけるゲート絶縁層５２０のアニーリングによって達成される低いＢＴＩによって得られる。
一例によれば、ワイドバンドギャップ半導体デバイス５００のゲート絶縁層５２０の屈折率は、１．４５７超かつ１．４６８未満である。当該屈折率は、最小６３１ｎｍまたは最大６３３ｎｍ、例えば６３２ｎｍの波長（特にヘリウム‐ネオンの波長６３２．８１６ｎｍ）で測定される屈折率であってよい。ゲート絶縁層５２０の比屈折率は、ワイドバンドギャップ半導体デバイス５００の製造中の、２つの異なる反応性ガス種を使用した反応性ガス雰囲気におけるゲート絶縁層５２０のアニーリングによって得られる。例えば、屈折率は、１．４５９超もしくは１．４６１超かつ／または１．４６６未満もしくは１．４６４未満であってよい。例えば、屈折率は、１．４５７超かつ／または１．４６０未満、または１．４６５超かつ／または１．４６８未満であってよい。
ゲート絶縁層５２０は、酸化物層であってよい。例えば、酸化物層は、ＳｉＯ２層であってよく、ゲート電極５３０は、ワイドバンドギャップ半導体デバイス５００のトランジスタのゲート電極であってよい。ここで、ワイドバンドギャップ半導体デバイス５００のワイドバンドギャップ半導体基板５１０は、例えばＳｉＣ基板であってよい。
さらなる詳細および態様を、上述もしくは下述の実施形態に関連して言及する。図５に示した実施形態は、提案のコンセプトまたは１つもしくは複数の上述もしくは下述の実施形態（例えば図１−図４）に関連して言及する１つもしくは複数の態様に対応する１つもしくは複数の任意の付加的な特徴を含みうる。
いくつかの例は、ポストオキシデーションアニーリングにおける種々の反応性ガスの組み合わせを使用した、ＳｉＣＭＯＳＦＥＴのパフォーマンスおよび閾値電圧安定性の改善に関する。いくつかの例によれば、ゲート酸化物の熱成長またはゲート酸化物のデポジション後、例えばＮ２またはアルゴンの不活性ガスに希釈される反応性ガスとしてＮＯ，Ｎ２Ｏ，Ｈ２またはＮＨ３のうち少なくとも２つの組み合わせを含むＰＯＡが提案される。ＰＯＡのプラトー温度は、１０分から６００分（典型的には６０分から３００分）の範囲のプラトー時間に対して９００℃から１２００℃（典型的には１１００℃から１１５０℃）の範囲にあってよい。不活性ガスへの反応性ガスの希釈度は、１％から５０％（典型的には３％から１５％）の範囲であってよい。
少なくとも２つの異なる反応性ガス種を用いたアニーリングプロセスは、ワイドバンドギャップ半導体基板上にゲート絶縁層を形成した後に実行可能であり、ゲート絶縁層のアニーリングに使用可能である。ゲート絶縁層の形成後に実行されるアニーリングプロセスは、ポストオキシデーションアニーリング（ＰＯＡ）と称することができる。言い換えれば、いくつかの例は、少なくとも２つの異なる反応性ガス種を含むＰＯＡプロセスの組み合わせに関する。組み合わされたＰＯＡプロセスにより、ワイドバンドギャップ半導体デバイス（例えばＳｉＣＭＯＳＦＥＴ）の反転チャネル移動度を、他のＰＯＡプロセスに対して４０％まで増大させることができる。結果として、組み合わされたＰＯＡプロセスを使用して、ＳｉＣＭＯＳＦＥＴのＲＯＮ（オン抵抗）を標準ＰＯＡに対して２０％まで低減することができる。同時に、ＢＴＩドリフトを、唯一の反応性ガス種を使用するＰＯＡプロセスに比べて制限することができる。
提案のＰＯＡは、不活性ガスに一時点で希釈された唯一の反応性ガス種を使用した２つ以上のステップにおいて、または不活性ガスに同時に希釈された少なくとも２つの反応性ガスの混合物を使用した単独のステップにおいて、実行可能である。
さらなる実施形態として、９５０℃超（典型的には１０５０℃または１１００℃）の温度の不活性ガスにおいて上述した実際のＰＯＡの前または後に実行可能な、特別の酸化物稠密化ステップが提案される。当該不活性の稠密化は、別個の炉の行程として実行可能であるか、または反応性ガスを用いた実際のＰＯＡの前もしくは後の同じ炉の行程に含めることができる。
１つのデバイス、例えばワイドバンドギャップ半導体デバイス５００の低いＲＯＮｘＡは、所定の電流容量に対する専用システムにおいて使用しなければならないチップの数に影響する。低いＲＯＮｘＡにより、静的損失および冷却労力が低減される。ワイドバンドギャップ半導体デバイス５００を形成および使用することにより、システム効率を増大し、コストを低減することができる。
少なくとも１つの実施形態によれば、唯一の反応性ガスでなく、種々の反応性ガスの組み合わせが使用され、これによりＳｉＣＭＯＳＦＥＴにおけるチャネル移動度が改善可能であり、ＢＴＩが低減可能である。種々の反応性ガスの組み合わせがなぜチャネル移動度およびＲＯＮｘＡの改善をもたらしうるのかについての１つのアイデアは、種々の反応性ガス種がＳｉＣ／ＳｉＯ２界面の種々の性質の欠陥、例えば種々のエネルギの欠陥をパッシベート可能であるということである。例えば、ＮＯでのＰＯＡは欠陥をパッシベート可能であるだけでなく、ＳｉＣ／ＳｉＯ２界面の幾らかの熱酸化を生じさせることができるが、ＮＨ３は酸化を生じさせることはなく、これによりＮＯに反応しない他のタイプの欠陥をパッシベート可能である。
ＲＯＮｘＡの低減は、いずれも、直接に活性領域に作用し、直接に処理コストに影響しうる。ＢＴＩにおける低減は、いずれも、直接にデバイスのＶＧＳＴＨ＿ｍａｘ（最大ゲート基板閾値電圧）およびＲＯＮ＿ｍａｘ（最大オン抵抗）の定格に作用しうることにより、直接に歩留まりおよびコストに影響しうる。
例えば、ワイドバンドギャップ半導体デバイスを形成する提案の方法は、ＰＯＡによらず、ゲート酸化物の熱成長またはデポジションの前の種々の洗浄シーケンスまたはバリウム／ストロンチウムのデポジションおよび／または窒化ケイ素のデポジションとともに動作する、完全に異なる界面パッシベーションスキーマに代えて、使用可能である。当該完全に異なる界面パッシベーションスキーマは、提案のＰＯＡを使用する場合よりも良好な結果をもたらすことはできない。
例えば、方法１００により形成されるワイドバンドギャップ半導体デバイスは、ＳｉＣＭＯＳＦＥＴである。ＳｉＣＭＯＳＦＥＴのワイドバンドギャップ半導体基板は、炭化ケイ素（ＳｉＣ）基板であってよく、ＳｉＣＭＯＳＦＥＴの、形成されるゲート絶縁層は、二酸化ケイ素（ＳｉＯ２）層であってよい。少なくとも第１の反応性ガス種および第２の反応性ガス種を使用したＳｉＯ２層のアニーリングは、ＳｉＣＭＯＳＦＥＴのゲート電極の形成１３０前に実行されるＰＯＡプロセスであってよい。一実施形態により２つの異なる反応性ガス種を使用すれば、効率および信頼性に関して改善されたＳｉＣＭＯＳＦＥＴの形成を可能にする手段を得ることができる。
提案のコンセプトは、種々の反応性ガス種を使用したＰＯＡの組み合わせを利用している。例えばＮＯでのＰＯＡとＮＨ３でのＰＯＡとを組み合わせた提案のプロセスシーケンスは、高められた移動度と制限されたＢＴＩとの良好な妥結を提供できる。いくつかの分割ウェハでは、組み合わされたＰＯＡにより、既に最適化されているＮＯプロセスに対して、ＳｉＣＭＯＳＦＥＴの反転チャネル移動度を３０％から５０％まで高めることができ、ＲＯＮｘＡを１０％から３０％まで低減することができる。同時に、ＮＨ３のみの場合に比べ、ＢＴＩを制限した状態に留めることができる。
１つもしくは複数の上述した例および図とともに言及および説明した態様および特徴も同様に、他の例の同様の特徴との置換のため、または当該特徴を他の例に付加的に導入するために、１つもしくは複数の他の例と組み合わせ可能である。
説明および図は、単に開示の基本方式を説明するものに過ぎない。さらに、ここで言及した全ての例は、基本的に、当該分野の発展に寄与すべき発明者らによる開示の基本方式およびコンセプトについての読者の理解を助けるという例示の目的のためのみのものであることが明確に意図されている。基本方式、態様および開示の各例ならびにその特定の例に言及した全ての言説は、その等価物も包含することが意図されている。
明細書または特許請求の範囲における複数の動作、プロセス、演算、ステップまたは機能の開示は、例えば技術的理由についての明示的もしくは暗示的な別様のことわりがないかぎり、特定の順序において実行されるものとして理解されるべきでない。したがって、複数の動作または機能の開示は、こうした動作または機能が技術的理由のために入れ替え不能でないかぎり、特定の順序に限定されない。さらに、いくつかの例では、単独の動作、機能、プロセス、演算またはステップは、複数のサブ動作、サブ機能、サブプロセス、サブ演算またはサブステップをそれぞれ含んでよく、またはこれらに分割可能である。こうしたサブ動作は、明示的に除外されていないかぎり、単独の動作の開示に含まれてその一部をなしてよい。
さらに、これにより以下の特許請求の範囲が詳細な説明に組み込まれ、ここで、各請求項は、個別の例としてそれ自体で成立しうるものである。各請求項は個別の例としてそれ自体で成立しうるものであるが、（従属請求項が自身において１つもしくは複数の他の請求項との特定の組み合わせに言及している場合にも）他の例にはそれぞれ他の従属請求項または独立請求項の主題と当該従属請求項との組み合わせが含まれうることに注意されたい。こうした組み合わせは、特定の組み合わせを意図しないことが言明されていないかぎり、明示的に提案されているものとする。さらに、１つの請求項が直接に他のいずれかの独立請求項に従属しない場合にも、当該請求項の特徴は当該他のいずれかの独立請求項に含まれることが意図されている。

Claims (21)

  1. ワイドバンドギャップ半導体デバイス（５００）を形成する方法（１００）であって、前記方法（１００）は、
    ワイドバンドギャップ半導体基板上にゲート絶縁層を形成するステップ（１１０）と、
    少なくとも１つの第１の反応性ガス種および少なくとも１つの第２の反応性ガス種を使用して前記ゲート絶縁層をアニーリングするステップ（１２０）と、
    を含み、
    前記第１の反応性ガス種は、前記第２の反応性ガス種とは異なる、
    方法（１００）。
  2. 前記ゲート絶縁層をアニーリングするステップ（１２０）は、少なくとも１つの第１のアニーリングプロセスと、前記第１のアニーリングプロセスの後に行われる少なくとも１つの第２のアニーリングプロセスと、を含み、
    前記第１のアニーリングプロセスは、最小０．１体積％の前記第１の反応性ガス種と最大０．１体積％の前記第２の反応性ガス種とを含む反応性ガス雰囲気において行われ、
    前記第２のアニーリングプロセスは、最小０．１体積％の前記第２の反応性ガス種と最大０．１体積％の前記第１の反応性ガス種とを含む反応性ガス雰囲気において行われる、
    請求項１記載の方法（１００）。
  3. 前記ゲート絶縁層をアニーリングするステップ（１２０）は、最小０．１体積％の前記第１の反応性ガス種と最小０．１体積％の前記第２の反応性ガス種とを同時に含む反応性ガス雰囲気において行われる、
    請求項１記載の方法（１００）。
  4. 前記第１の反応性ガス種は、酸化窒素、一酸化二窒素、水素、アンモニア、過酸化水素、硝酸、水蒸気、塩化ホスホリル、酸素のうち１つであり、
    前記第２の反応性ガス種は、酸化窒素、一酸化二窒素、水素、アンモニア、過酸化水素、硝酸、水蒸気、塩化ホスホリル、酸素のうち別の１つである、
    請求項１から３までのいずれか１項記載の方法（１００）。
  5. 前記第１の反応性ガス種は、前記ゲート絶縁層をアニーリングするステップ（１２０）中、不活性ガスによって希釈され、これにより前記第１の反応性ガス種の体積割合は、最小１体積％かつ最大５０体積％であり、前記第１の反応性ガス種は、酸化窒素である、
    請求項１から４までのいずれか１項記載の方法（１００）。
  6. 前記第２の反応性ガス種は、前記ゲート絶縁層をアニーリングするステップ（１２０）中、不活性ガスによって希釈され、これにより前記第２の反応性ガス種の体積割合は、最小０．１体積％かつ最大１０体積％であり、前記第２の反応性ガス種は、アンモニアである、
    請求項１から５までのいずれか１項記載の方法（１００）。
  7. 前記方法はさらに、前記ゲート絶縁層をアニーリングするステップ（１２０）の後、１２００℃より低い温度の不活性ガス雰囲気において前記ゲート絶縁層を加熱して、前記ゲート絶縁層内の水素濃度を低減させるステップを含む、
    請求項１から６までのいずれか１項記載の方法（１００）。
  8. ワイドバンドギャップ半導体デバイス（５００）を形成する方法（２００）であって、前記方法（２００）は、
    ワイドバンドギャップ半導体基板上にゲート絶縁層を形成するステップ（２１０）と、
    少なくとも１つの反応性ガス種を含む反応性ガス雰囲気において前記ゲート絶縁層をアニーリングするステップ（２２０）と、
    前記反応性ガス雰囲気において前記ゲート絶縁層をアニーリングするステップ（２２０）の後、不活性ガス雰囲気において前記ゲート絶縁層をアニーリングするステップ（２３０）と、
    を含む方法（２００）。
  9. 前記反応性ガス種は、酸化窒素およびアンモニアの少なくとも一方を含み、
    前記反応性ガス種の体積割合は、最小０．１体積％である、
    請求項８記載の方法（２００）。
  10. 前記反応性ガス種は、最小５体積％の酸化窒素を含み、前記不活性ガス種は、最小９０体積％の窒素を含み、
    前記不活性ガス種でのアニーリングの期間は、前記反応性ガス種でのアニーリングの期間より短い、
    請求項８または９記載の方法（２００）。
  11. 前記不活性ガス雰囲気は、最大０．５体積％の酸素濃度を有する、
    請求項８から１０までのいずれか１項記載の方法（２００）。
  12. 前記ゲート絶縁層をアニーリングする期間は、最短１０分かつ最長６００分である、
    請求項１から１１までのいずれか１項記載の方法（１００，２００）。
  13. 前記ゲート絶縁層をアニーリングするアニーリング温度は、最低６００℃かつ最高１２００℃である、
    請求項１から１２までのいずれか１項記載の方法（１００，２００）。
  14. 前記方法はさらに、前記ゲート絶縁層をアニーリングするステップの前に、最低９５０℃の温度の不活性ガス雰囲気において前記ゲート絶縁層を加熱するステップを含む、
    請求項１から１３までのいずれか１項記載の方法（１００，２００）。
  15. 前記方法はさらに、前記ゲート絶縁層をアニーリングするステップ後に、前記ゲート絶縁層上にゲート電極を形成するステップ（１３０，２４０）を含む、
    請求項１から１４までのいずれか１項記載の方法（１００，２００）。
  16. 前記ゲート電極（１３０，２４０）は、前記ワイドバンドギャップ半導体基板の表面から前記ワイドバンドギャップ半導体基板内へ延在するゲートトレンチ電極である、
    請求項１５記載の方法（１００，２００）。
  17. 前記ワイドバンドギャップ半導体基板は、炭化ケイ素基板である、
    請求項１から１６までのいずれか１項記載の方法（１００，２００）。
  18. 前記ゲート絶縁層は、二酸化ケイ素層である、
    請求項１から１７までのいずれか１項記載の方法（１００，２００）。
  19. ワイドバンドギャップ半導体デバイス（５００）であって、
    ワイドバンドギャップ半導体基板（５１０）と、
    トランジスタと、
    前記トランジスタのゲート絶縁層（５２０）と、
    前記トランジスタのゲート電極（５３０）と、
    を含み、
    前記ゲート絶縁層（５２０）は、前記ワイドバンドギャップ半導体基板（５１０）と前記ゲート電極（５３０）との間に位置しており、
    前記ワイドバンドギャップ半導体基板（５１０）内の前記トランジスタのチャネル領域の電荷担体移動度は、最小５０ｃｍ２／Ｖｓであり、
    前記トランジスタの閾値電圧は、公称ゲート電圧が１５０℃で１０００時間にわたり印加される場合、公称閾値電圧からその最大１０％だけ変化する、
    ワイドバンドギャップ半導体デバイス（５００）。
  20. 前記ゲート絶縁層（５２０）の屈折率は、最小６３１ｎｍかつ最大６３３ｎｍの波長で、最小１．４５７かつ最大１．４６８である、
    請求項１９記載のワイドバンドギャップ半導体デバイス（５００）。
  21. 前記ワイドバンドギャップ半導体基板は、炭化ケイ素基板である、
    請求項１９または２０記載のワイドバンドギャップ半導体デバイス（５００）。
JP2019071232A 2018-04-04 2019-04-03 ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法 Active JP6945585B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018107966.4 2018-04-04
DE102018107966.4A DE102018107966B4 (de) 2018-04-04 2018-04-04 Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements

Publications (2)

Publication Number Publication Date
JP2019186545A true JP2019186545A (ja) 2019-10-24
JP6945585B2 JP6945585B2 (ja) 2021-10-06

Family

ID=67991810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019071232A Active JP6945585B2 (ja) 2018-04-04 2019-04-03 ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法

Country Status (4)

Country Link
US (2) US11295951B2 (ja)
JP (1) JP6945585B2 (ja)
CN (2) CN110349853B (ja)
DE (1) DE102018107966B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017110508B4 (de) * 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
CN115244651B (zh) * 2020-03-17 2023-08-08 日立能源瑞士股份公司 绝缘栅结构、具有绝缘栅结构的宽带隙材料功率器件及其制造方法
JP2022112246A (ja) * 2021-01-21 2022-08-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN116743134B (zh) * 2023-06-13 2024-01-09 重庆大学 绝缘栅型半导体器件的阈值电压恢复方法及相关产品

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182070A (ja) * 2007-01-25 2008-08-07 Toyota Motor Corp 酸化珪素層の形成方法
JP2010109276A (ja) * 2008-10-31 2010-05-13 Sumitomo Electric Ind Ltd 半導体素子の製造方法および半導体素子
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012038919A (ja) * 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014045053A (ja) * 2012-08-27 2014-03-13 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2015005397A1 (ja) * 2013-07-11 2015-01-15 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015177073A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
JP2017055098A (ja) * 2015-09-07 2017-03-16 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
JP2017216306A (ja) * 2016-05-30 2017-12-07 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333155A1 (de) 1993-09-29 1995-03-30 Siemens Ag RTP-Verfahren mit erhöhter Reaktionsrate
JP3963961B2 (ja) 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
CA2421003C (en) 2000-10-03 2012-06-26 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
EP1463121B1 (en) 2001-11-30 2011-04-20 Panasonic Corporation Semiconductor device and production method therefor
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
US20130032886A1 (en) * 2011-08-01 2013-02-07 International Business Machines Corporation Low Threshold Voltage And Inversion Oxide Thickness Scaling For A High-K Metal Gate P-Type MOSFET
EP2515336B1 (en) * 2009-12-16 2016-03-02 National University Corporation Nara Institute of Science and Technology Sic semiconductor element manufacturing method
WO2013094680A1 (ja) * 2011-12-20 2013-06-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および気化装置
US9945030B2 (en) * 2013-11-19 2018-04-17 Simpore Inc. Free-standing silicon oxide membranes and methods of making and using same
CN107123684B (zh) * 2017-03-16 2020-05-01 西安电子科技大学 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管
JP2018186140A (ja) * 2017-04-24 2018-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182070A (ja) * 2007-01-25 2008-08-07 Toyota Motor Corp 酸化珪素層の形成方法
JP2010109276A (ja) * 2008-10-31 2010-05-13 Sumitomo Electric Ind Ltd 半導体素子の製造方法および半導体素子
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012038919A (ja) * 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014045053A (ja) * 2012-08-27 2014-03-13 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2015005397A1 (ja) * 2013-07-11 2015-01-15 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015177073A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
JP2017055098A (ja) * 2015-09-07 2017-03-16 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
JP2017216306A (ja) * 2016-05-30 2017-12-07 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. M. SZE: "Physics of Semiconductor Devices", PHYSICS OF SEMICONDUCTOR DEVICES, vol. 2nd Edition, JPN7020000936, 1981, US, pages 852, ISSN: 0004447737 *

Also Published As

Publication number Publication date
DE102018107966B4 (de) 2022-02-17
CN116864386A (zh) 2023-10-10
US20190311903A1 (en) 2019-10-10
CN110349853A (zh) 2019-10-18
US11295951B2 (en) 2022-04-05
DE102018107966A1 (de) 2019-10-10
CN110349853B (zh) 2023-08-18
US20220157607A1 (en) 2022-05-19
JP6945585B2 (ja) 2021-10-06

Similar Documents

Publication Publication Date Title
JP6945585B2 (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法
JP5603008B2 (ja) 大きな反転層移動度を有するＳｉＣＭＯＳＦＥＴの形成方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP6052911B2 (ja) セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するＳｉＣ ＭＯＳＦＥＴの形成
US20170229573A1 (en) Semiconductor device
JPWO2007086196A1 (ja) 炭化珪素半導体装置の製造方法
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP2006210818A (ja) 半導体素子およびその製造方法
JP5800107B2 (ja) 炭化珪素半導体装置
US20150044840A1 (en) Method for producing silicon carbide semiconductor device
US9627488B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2018186140A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
CN107078158B (zh) 碳化硅半导体装置及其制造方法
JP6162388B2 (ja) 炭化珪素半導体装置の製造方法
CN111403280A (zh) 一种碳化硅mos电容器件及其制作方法
CN111081778A (zh) 一种碳化硅沟槽型mosfet器件及其制造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP5687220B2 (ja) 炭化珪素半導体装置の製造方法
JP2021180222A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20230018824A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
CN105140285A (zh) 一种垂直导电结构SiC MOSFET功率器件
JP2022176673A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210914

R150 Certificate of patent or registration of utility model

Ref document number: 6945585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150