JP2018186140A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2018186140A
JP2018186140A JP2017085727A JP2017085727A JP2018186140A JP 2018186140 A JP2018186140 A JP 2018186140A JP 2017085727 A JP2017085727 A JP 2017085727A JP 2017085727 A JP2017085727 A JP 2017085727A JP 2018186140 A JP2018186140 A JP 2018186140A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor substrate
insulating film
gate insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017085727A
Other languages
English (en)
Inventor
広瀬　隆之
Takayuki Hirose
隆之 広瀬
豊 寺尾
Yutaka Terao
豊 寺尾
亜樹 瀧川
Aki Takigawa
亜樹 瀧川
寺西　秀明
Hideaki Teranishi
秀明 寺西
明 斎藤
Akira Saito
明 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017085727A priority Critical patent/JP2018186140A/ja
Priority to US15/915,979 priority patent/US20180308937A1/en
Publication of JP2018186140A publication Critical patent/JP2018186140A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

【課題】ＳｉＯ2／ＳｉＣ界面の余剰炭素を低減することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】炭化珪素基板２０のおもて面側に、熱酸化膜をゲート絶縁膜８として用いたＭＯＳゲートが設けられている。ＳｉＯ2／ＳｉＣ界面１４の余剰炭素量Ｃ２は、炭化珪素基板の炭素量Ｃ１に対して０．１以下である。ＳｉＯ2／ＳｉＣ界面１４の余剰炭素は、ゲート絶縁膜８を形成するための熱酸化時に生成される。余剰炭素とは、π結合を有する炭素原子で構成された化合物であり、具体的には例えばグラファイトである。ＳｉＯ2／ＳｉＣ界面１４の窒素量は、例えば１．４×１０15／ｃｍ2以上１．８×１０15／ｃｍ2以下程度である。【選択図】図３

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）よりも、絶縁破壊電界強度が高い、熱伝導率が高いなどの優れた特長により、特にパワーデバイスへの応用が期待されている。また、炭化珪素は、シリコンと同様に、熱酸化により酸化膜（ＳｉＯ2膜）を形成することができる。このため、炭化珪素を用いた半導体装置（以下、炭化珪素半導体装置とする）では、熱酸化により形成した酸化膜をゲート絶縁膜として用いたＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）を備えたＭＯＳ型炭化珪素半導体装置の開発が進められている。
例えば、炭化珪素を用いた半導体基板（以下、炭化珪素基板とする）上に、一酸化窒素（ＮＯ）や亜酸化窒素（Ｎ2Ｏ）を含む酸窒化雰囲気での熱酸化によりゲート絶縁膜となる酸化膜を形成することで、特性の向上や安定化を図る方法が公知である。このように熱酸化によりゲート絶縁膜を形成することでチャネル移動度が向上し、バイアス−熱ストレス試験（ＢＴ試験：Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ−ｓｔｒｅｓｓ ｔｅｓｔ）によるゲート閾値電圧Ｖｔｈの変動ΔＶｔｈが抑制される。
チャネル移動度を向上させたＭＯＳ型炭化珪素半導体装置として、炭化珪素半導体層と接し、窒素を含む第１膜と、第１膜とゲート電極との間に設けられた第２膜とを有するゲート絶縁膜を備えた装置が提案されている（例えば、下記特許文献１（第００４２，００４５段落、第２図）参照。）。下記特許文献１では、堆積法により第１，２膜を形成することで、所定の窒素濃度分布を有し、かつほぼ炭素を含まないゲート絶縁膜を形成し、チャネル移動度を低下させている。
特開２０１４−２２２７３５号公報
しかしながら、従来の炭化珪素半導体装置では、炭化珪素基板（半導体チップ）の表面に熱酸化によりゲート絶縁膜を形成することで、ゲート絶縁膜と炭化珪素基板との接合界面（以下、ＳｉＯ2／ＳｉＣ界面とする）に余剰炭素が生成される。これによって、ＳｉＯ2／ＳｉＣ界面での界面準位（電子トラップ）密度（Ｄｉｔ：Ｉｎｔｅｒｆａｃｅ Ｓｔａｔｅ Ｄｅｎｓｉｔｙ）が高くなり、チャネル移動度の低下や、ゲートしきい値電圧Ｖｔｈの変動ΔＶｔｈが起きるという問題がある。
この発明は、上述した従来技術による問題点を解消するため、ＳｉＯ2／ＳｉＣ界面の余剰炭素を低減することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。ゲート絶縁膜およびゲート電極を有する絶縁ゲートが設けられている。前記ゲート絶縁膜は、炭化珪素からなる半導体基板の一方の主面側において前記半導体基板に接する。前記ゲート電極は、前記ゲート絶縁膜に沿って設けられ、前記ゲート絶縁膜を介して前記半導体基板と対向する。前記ゲート絶縁膜は熱酸化膜である。前記ゲート絶縁膜と前記半導体基板との界面に、窒素と、π結合を有する炭素原子からなる余剰炭素と、が存在する。前記半導体基板の炭素の量に対して、前記ゲート絶縁膜と前記半導体基板との界面の前記余剰炭素の量の比率が０．１以下である。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ゲート絶縁膜と前記半導体基板との界面の前記窒素の量は、１．４×１０15／ｃｍ2以上１．８×１０15／ｃｍ2以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ゲート絶縁膜と前記半導体基板との界面の前記余剰炭素の量は、前記ゲート絶縁膜と前記半導体基板との界面の前記余剰炭素の損失エネルギー強度分布の面積強度の積分値であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基板の前記炭素の量は、前記半導体基板における損失エネルギー強度分布の面積強度であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、ゲート絶縁膜およびゲート電極を有する絶縁ゲートを備えた炭化珪素半導体装置の製造方法であって、熱酸化工程を含み、次の特徴を有する。前記ゲート絶縁膜は、炭化珪素からなる半導体基板と、前記半導体基板の一方の主面側において前記半導体基板に接する。前記ゲート電極は、前記ゲート絶縁膜に沿って設けられ、前記ゲート絶縁膜を介して前記半導体基板と対向する。前記熱酸化工程では、前記半導体基板を熱酸化して前記ゲート絶縁膜を形成する。前記熱酸化工程では、前記ゲート絶縁膜と前記半導体基板との界面に蓄積される窒素の量を１．４×１０15／ｃｍ2以上１．８×１０15／ｃｍ2以下にする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱酸化工程では、前記半導体基板の炭素の量に対して、前記ゲート絶縁膜と前記半導体基板との界面に蓄積されるπ結合を有する炭素原子からなる余剰炭素の量の比率を０．１以下にすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱酸化工程では、一酸化窒素または亜酸化窒素を含む酸窒化雰囲気で前記半導体基板を前記熱酸化することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱酸化工程では、酸化種として乾燥酸素を用いたドライ酸化の後に、一酸化窒素または亜酸化窒素を含む酸窒化雰囲気での酸化を行って前記半導体基板を前記熱酸化することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱酸化工程では、酸化種として水蒸気を用いたウェット酸化の後に、一酸化窒素または亜酸化窒素を含む酸窒化雰囲気での酸化を行って前記半導体基板を前記熱酸化することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記熱酸化工程では、１２００℃以上１５００℃以下の温度で前記半導体基板を前記熱酸化することを特徴とする。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、ＳｉＯ2／ＳｉＣ界面の余剰炭素を低減することができるという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 ＥＥＬＳにより測定された損失エネルギー強度分布および当該損失エネルギー強度分布から分離した成分スペクトルを示す損失エネルギー強度分布図である。 ＥＥＬＳの測定点を模式的に示す説明図である。 図４Ａの各測定点での損失エネルギー強度分布および当該損失エネルギー強度分布から分離した余剰炭素の成分スペクトルを示す損失エネルギー強度分布図である。 図４Ｂの各測定点での余剰炭素の成分スペクトルの面積強度分布を示す特性図である。 ＳｉＯ2／ＳｉＣ界面の窒素量とゲート閾値電圧変動ΔＶｔｈとの関係を示す特性図である。 ＳｉＯ2／ＳｉＣ界面の窒素量とＳｉＯ2／ＳｉＣ界面の余剰炭素比を示す特性図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態１）
実施の形態１にかかる炭化珪素（ＳｉＣ）半導体装置の構造について、プレーナゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）を例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１には、ＭＯＳＦＥＴの１つの単位セル（素子の構成単位）を示し、当該単位セルに隣り合う他の単位セルを図示省略する。また、図１には、活性領域のみを図示し、活性領域の周囲を囲むエッジ終端領域を図示省略する。
活性領域は、炭化珪素半導体装置がオン状態のときに電流が流れる領域である。エッジ終端領域は、活性領域と炭化珪素基板（炭化珪素からなる半導体基板：半導体チップ）２０の側面との間の領域であり、ｎ-型ドリフト領域２の、基板おもて面（炭化珪素基板２０のおもて面）側の電界を緩和して耐圧を保持する領域である。エッジ終端領域には、例えばガードリングや接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を構成するｐ型領域や、フィールドプレート、リサーフ等の耐圧構造が配置される。耐圧とは、半導体装置が誤動作や破壊を起こさない限界の電圧（耐電圧）である。
図１に示す実施の形態１にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基板（炭化珪素基板）２０のおもて面（ｐ型炭化珪素層２２側の表面）側にＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）を備える。炭化珪素基板２０は、炭化珪素からなるｎ+型出発基板１上にｎ-型ドリフト領域２およびｐ型ベース領域４となる各炭化珪素層２１，２２を順にエピタキシャル成長させてなる炭化珪素エピタキシャル基板である。ＭＯＳゲートは、ｐ型ベース領域３，４、ｎ+型ソース領域５、ｐ+型コンタクト領域６、ｎ型ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）領域７、ゲート絶縁膜８およびゲート電極９で構成される。
ｐ型ベース領域３は、ｎ-型炭化珪素層２１のソース側（ソース電極１１側）の表面層に選択的に設けられている。ｎ-型炭化珪素層２１の、ｐ型ベース領域３以外の部分がｎ-型ドリフト領域２である。ｐ型炭化珪素層２２は、ｎ-型炭化珪素層２１のソース側の表面上に、ｐ型ベース領域３を覆うように、活性領域全面に設けられている。ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７は、ｐ型炭化珪素層２２のソース側の表面層にそれぞれ選択的に設けられている。ｎ+型ソース領域５およびｐ+型コンタクト領域６は互いに接する。
また、ｎ+型ソース領域５およびｐ+型コンタクト領域６は、深さ方向（縦方向）にｐ型ベース領域３と対向する。深さ方向とは、炭化珪素基板２０のおもて面から裏面に向かう方向である。ｎ型ＪＦＥＴ領域７は、ｎ+型ソース領域５に対してｐ+型コンタクト領域６の反対側に、ｎ+型ソース領域５と離して配置されている。ｎ型ＪＦＥＴ領域７は、ｐ型炭化珪素層２２の一部をイオン注入によりｎ型に打ち返して（反転させて）なり、ｐ型炭化珪素層２２を深さ方向に貫通してｎ-型ドリフト領域２に達する。ｎ型ＪＦＥＴ領域７は、ｎ-型ドリフト領域２とともにドリフト領域として機能する。
ｐ型炭化珪素層２２の、ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７以外の部分がｐ型ベース領域４である。ｐ型ベース領域４は、ｐ型ベース領域３に接する。ｐ型ベース領域４の不純物濃度は、ｐ型ベース領域３の不純物濃度よりも低くてもよい。ｐ型ベース領域３およびｐ型ベース領域４は、ベース領域として機能する。ｐ型ベース領域４の、ｎ+型ソース領域５とｎ型ＪＦＥＴ領域７とに挟まれた部分の表面上に、ｎ+型ソース領域５からｎ型ＪＦＥＴ領域７の表面にわたってゲート絶縁膜８が設けられている。ゲート絶縁膜８は、炭化珪素基板２０のおもて面を熱酸化して形成された熱酸化膜である。
具体的には、ゲート絶縁膜８は、熱酸化により形成された熱酸化膜である。ゲート絶縁膜８を形成するための熱酸化により、ゲート絶縁膜８と炭化珪素基板２０との接合界面（ＳｉＯ2／ＳｉＣ界面）１４には窒素（Ｎ）が蓄積される。かつ、当該熱酸化により、ＳｉＯ2／ＳｉＣ界面１４には、余剰炭素が生成される。ゲート絶縁膜８を形成するための熱酸化により、ＳｉＯ2／ＳｉＣ界面１４には、熱酸化膜および炭化珪素が混在する層が例えば１ｎｍ程度の厚さで形成され、当該層には余剰炭素および窒素が含まれる。
ＳｉＯ2／ＳｉＣ界面１４の窒素量は、ゲート絶縁膜８を形成するための熱酸化の温度、分圧および処理時間で制御可能である。ＳｉＯ2／ＳｉＣ界面１４の窒素量を１．４×１０15／ｃｍ2以上１．８×１０15／ｃｍ2以下とすることで、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素が低減される。具体的には、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素量Ｃ２は、ＳｉＯ2／ＳｉＣ界面１４から離れた前記炭化珪素基板２０の炭素量Ｃ１に対して０．１以下に低減される（Ｃ２／Ｃ１≦０．１）。以下、前記炭化珪素基板２０の炭素量Ｃ１に対するＳｉＯ2／ＳｉＣ界面１４の余剰炭素量Ｃ２の比率（＝Ｃ２／Ｃ１）を、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比とする。ＳｉＯ2／ＳｉＣ界面１４の余剰炭素量、炭素量および余剰炭素比の算出方法については後述する。
ＳｉＯ2／ＳｉＣ界面１４の炭化珪素は、炭化珪素基板２０を構成する炭化珪素であり、珪素と炭素とが１対１で共有結合された化合物である。余剰炭素とは、隣り合う炭素原子間でπ結合を形成するｓｐ2混成軌道あるいはｓｐ混成軌道を有する炭素原子のみで構成された化合物であり、具体的には例えばグラファイト（黒鉛）である。余剰炭素のπ結合の成分スペクトルは、炭化珪素基板２０を構成する炭化珪素の損失エネルギー強度分布が最大強度（最大値）となる損失エネルギー未満（例えば２８０ｅＶ〜２８５ｅＶ程度）にあらわれる（図３参照）。余剰炭素の損失エネルギー強度分布の最大強度は、炭化珪素基板２０を構成する炭化珪素の損失エネルギー強度分布の最大強度よりも低い。
余剰炭素および炭化珪素の損失エネルギーの面積強度は、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：電子エネルギー損失分光法）を用いて測定したＳｉＯ2／ＳｉＣ界面１４付近の損失エネルギー強度分布から分離された余剰炭素および炭化珪素の各成分スペクトルから得られる。ＥＥＬＳは、電子が透過する際に原子との相互作用により失うエネルギーを測定する方法である。ＥＥＬＳにより測定された損失エネルギー強度分布から、元素ごとおよび原子間の結合（単結合か二重結合か）ごとに分離した成分スペクトルを取得可能である。
ゲート電極９は、ゲート絶縁膜８上に設けられている。層間絶縁膜１０は、活性領域からエッジ終端領域にわたって基板おもて面全面に設けられ、ゲート電極９を覆う。ソース電極１１は、ｎ+型ソース領域５およびｐ+型コンタクト領域６に接して、ｎ+型ソース領域５およびｐ+型コンタクト領域６に電気的に接続されている。また、ソース電極１１は、層間絶縁膜１０によりゲート電極９と電気的に絶縁されている。炭化珪素基板２０の裏面（ｎ+型出発基板１の裏面）全体にわたって、ドレイン電極１３が設けられている。
次に、炭化珪素半導体装置の製造方法について説明する。図２は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。まず、ｎ+型ドレイン領域となるｎ+型出発基板（出発ウエハ）１を用意する。次に、ｎ+型出発基板１のおもて面に、ｎ型不純物をドープしたｎ-型炭化珪素層２１をエピタキシャル成長させる。次に、ｐ型不純物のイオン注入により、ｎ-型炭化珪素層２１の表面層にｐ型ベース領域３を選択的に形成する。ｎ-型炭化珪素層２１の、ｐ型ベース領域３以外の部分がｎ-型ドリフト領域２となる。
次に、ｎ-型炭化珪素層２１の表面に、ｐ型不純物をドープしたｐ型炭化珪素層２２をエピタキシャル成長させる。ここまでの工程で、ｎ+型出発基板１のおもて面上にｎ-型炭化珪素層２１およびｐ型炭化珪素層２２を順に積層した炭化珪素基板（半導体ウエハ）２０が作製される。次に、エッチングにより、エッジ終端領域（不図示）の全域にわたってｐ型炭化珪素層２２を除去する。このとき、ｐ型炭化珪素層２２とともにｎ-型炭化珪素層２１の表面層が若干除去されてもよい。これによって、エッジ終端領域において基板おもて面にｎ-型炭化珪素層２１が露出される。
次に、炭化珪素基板２０のおもて面（ｐ型炭化珪素層２２側の表面）側に、ＭＯＳゲートを構成する所定領域を形成する（ステップＳ１）。具体的には、異なる条件でイオン注入を繰り返し行い、ｎ+型ソース領域５、ｐ+型コンタクト領域６、ｎ型ＪＦＥＴ領域７、および、耐圧構造を構成するｐ型領域をそれぞれ選択的に形成する。耐圧構造を構成するｐ型領域とは、例えばガードリングやＪＴＥ構造を構成するｐ型領域である。ｐ型炭化珪素層２２の、ｎ+型ソース領域５、ｐ+型コンタクト領域６およびｎ型ＪＦＥＴ領域７以外の部分がｐ型ベース領域４となる。
次に、イオン注入で形成した全領域を活性化するための熱処理（活性化アニール）を行う（ステップＳ２）。次に、炭化珪素基板２０のおもて面を例えばフッ化水素（ＨＦ）で洗浄する（ステップＳ３）。次に、炭化珪素基板２０のおもて面を大気圧において熱酸化し、ゲート絶縁膜８を形成する（ステップＳ４）。ステップＳ４の熱酸化は、酸化種として乾燥酸素（Ｏ2）を用いたドライ酸化、または、酸化種として水蒸気（Ｈ2Ｏ）を用いたウェット酸化、のいずれでも良い。熱酸化によりゲート絶縁膜８を形成した後に、一酸化窒素（ＮＯ）または亜酸化窒素（Ｎ2Ｏ）を含む酸窒化雰囲気でさらに熱酸化を行う。この酸窒化雰囲気は、キャリアガスとして例えばアルゴン（Ａｒ）ガスや窒素（Ｎ2）ガスを含む。
ステップＳ４においては、熱酸化でゲート絶縁膜８を形成するため、ゲート絶縁膜８と炭化珪素基板２０との接合界面（ＳｉＯ2／ＳｉＣ界面１４）に窒素が蓄積される。この熱酸化の温度、分圧および熱酸化の処理時間等の諸条件を制御して、ＳｉＯ2／ＳｉＣ界面１４の窒素量を上記範囲内にする。例えば、熱酸化した炭化珪素の試験片４０においてＳｉＯ2／ＳｉＣ界面１４の窒素量を測定し、ＳｉＯ2／ＳｉＣ界面１４の窒素量が上記範囲内となる熱酸化条件を予め取得しておき、上記ステップＳ４の処理を行えばよい。具体的には、ステップＳ４の熱酸化の温度は例えば１２００℃以上１５００℃以下程度であることが好ましく、高温であるほど短時間でＳｉＯ2／ＳｉＣ界面１４の窒素量を上記範囲内にすることができる。なお、ステップＳ４の熱酸化は、上述したいずれの方法であっても同様にＳｉＯ2／ＳｉＣ界面１４に窒素が残る。また、ステップＳ４では堆積酸化膜を形成し、その後、一酸化窒素（ＮＯ）または亜酸化窒素（Ｎ2Ｏ）を含む酸窒化雰囲気で熱酸化を行うことで、堆積酸化膜に接する炭化珪素基板表面を熱酸化しても良い。
次に、ゲート絶縁膜８上にポリシリコン（ｐｏｌｙ−Ｓｉ）を堆積してパターニングすることで、ゲート電極９となる部分のポリシリコンを残す（ステップＳ５）。次に、ゲート電極９を覆うように、炭化珪素基板２０のおもて面全面に層間絶縁膜１０を形成する。次に、層間絶縁膜１０およびゲート絶縁膜８をパターニングしてコンタクトホールを形成し、コンタクトホールにｎ+型ソース領域５およびｐ+型コンタクト領域６を露出させる（ステップＳ６）。次に、熱処理（リフロー）により層間絶縁膜１０を平坦化する（ステップＳ７）。
次に、コンタクトホールに埋め込むように、層間絶縁膜１０上にニッケル（Ｎｉ）膜を形成して、シンタリングによってシリサイド形成工程を行う（ステップＳ８）。次に、おもて面電極としてソース電極１１を形成してパターニングする（ステップＳ９）。次に、炭化珪素基板２０の裏面（ｎ+型出発基板１の裏面）に、裏面電極としてドレイン電極１３を形成する（ステップＳ１０）。その後、半導体ウエハを切断（ダイシング）して個々のチップ状に個片化することで、図１に示す炭化珪素半導体装置が完成する。イオン注入やエッチングに用いるマスクには、例えばレジストマスクや酸化膜マスクを用いてもよい。
次に、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比の算出方法について説明する。図３は、ＥＥＬＳにより測定された損失エネルギー強度分布および当該損失エネルギー強度分布から分離した成分スペクトルを示す損失エネルギー強度分布図である。図３の横軸は原子の損失エネルギー（ｅＶ）であり、縦軸は損失エネルギーごとに得られた電子数を表す強度（任意単位（ａ．ｕ．：ａｒｂｉｔｒａｒｙ ｕｎｉｔ））である（図４Ｂにおいても同様）。図３に示すように、ＥＥＬＳにより測定された損失エネルギー強度分布３０は、炭化珪素の成分スペクトル３２に、余剰炭素の成分スペクトル３３と、ｓｐ3混成軌道あるいはｓｐ2混成軌道やｓｐ混成軌道でσ結合を有する炭素原子の成分スペクトル（不図示）と、が合算されたものである。図示省略するがｓｐ3混成軌道あるいはｓｐ2混成軌道やｓｐ混成軌道でσ結合を有する炭素原子の成分スペクトルは、炭化珪素の損失エネルギーの最大強度を超える範囲にあらわれる。
ＳｉＯ2／ＳｉＣ界面１４付近の損失エネルギー強度分布３０をフィッティング処理した後の損失エネルギー強度分布３１から、炭化珪素および余剰炭素の各成分スペクトル３２，３３が得られる。ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比を算出するには、上述したように複数の測定点でＥＥＬＳによる損失エネルギー強度分布３０を取得する。そして、複数の測定点でのＥＥＬＳによる損失エネルギー強度分布３０からそれぞれ余剰炭素の各成分スペクトル３３を分離し、当該分離した余剰炭素の各成分スペクトル３３を積分する。これによって、余剰炭素の各成分スペクトル３３の面積強度が算出される。
具体的には、余剰炭素の各成分スペクトル３３の面積強度の算出方法について、図４Ａ〜４Ｃを参照して説明する。図４Ａは、ＥＥＬＳの測定点を模式的に示す説明図である。図４Ａには、試験片４０を、試験片４０の主面（ＳｉＯ2／ＳｉＣ界面１４に直交する面）側から見た状態を示す。図４Ｂは、図４Ａの各測定点での損失エネルギー強度分布および当該損失エネルギー強度分布から分離した余剰炭素の成分スペクトルを示す損失エネルギー強度分布図である。図４Ｃは、図４Ｂの各測定点での余剰炭素の成分スペクトルの面積強度分布を示す特性図である。図４Ｃの横軸はＳｉＯ2／ＳｉＣ界面１４から炭化珪素基板２０側（ＳｉＣ側）およびゲート絶縁膜８側（ＳｉＯ2側）への深さであり、縦軸は余剰炭素の成分スペクトルの面積強度（任意単位（ａ．ｕ．））である。
まず、図４Ａに示すように、炭化珪素基板２０およびゲート絶縁膜８を含む部分において、ＳｉＯ2／ＳｉＣ界面１４と直交する面が主面となるように炭化珪素基板２０を切断した例えば４０ｎｍ程度の厚さの薄板状の試験片４０を用意する。この試験片４０に、試験片４０の主面に直交する方向から所定の各測定点４１−１〜４１−９に透過電子顕微鏡内で電子線を照射し、電子と試験片４０内の原子との相互作用により失うエネルギーを測定する。これによって、試験片４０の各測定点４１−１〜４１−９でそれぞれ損失エネルギー強度分布３０（図３参照）が得られる。このとき、試験片４０の作製時に生じたダメージを含まない箇所を測定点４１−１〜４１−９にすることが好ましい。試験片４０の測定点の個数は試験片４０の条件に応じて種々変更可能である。
試験片４０の各測定点４１−１〜４１−９は、試験片４０の主面に平行で、かつＳｉＯ2／ＳｉＣ界面１４と交差する直線４０ａ上に設定する。図４Ａでは、試験片４０の各測定点に、炭化珪素基板２０の内部の最も深い測定点から、ゲート絶縁膜８の内部の最も深い測定点に向かって順にそれぞれ符号４１−１〜４１−９を付す。試験片４０の測定点４１−１〜４１−９が設定される直線４０ａは、ＳｉＯ2／ＳｉＣ界面１４に対して９０度であってもよいが、９０度以外の所定の傾斜角度θを有していることが好ましい。その理由は、ＳｉＯ2／ＳｉＣ界面１４に直交する直線上に各測定点４１−１〜４１−９を設定した場合、他の測定点でのＥＥＬＳ測定を要因とする炭素のコンタミネーションが生じる虞があるからである。
試験片４０の測定点４１−１〜４１−９が設定される直線４０ａの、ＳｉＯ2／ＳｉＣ界面１４に対する傾斜角度θは種々変更可能であり、例えば３０度程度であってもよい。試験片４０の各測定点４１−１〜４１−９に照射する電子線のスポット径（直径）ｒおよび隣り合う測定点４１−１〜４１−９間の間隔ｗは種々変更可能であり、例えばそれぞれ０．２ｎｍ程度および０．４ｎｍ程度であってもよい。ただし、スポット径ｒを測定間隔ｗより小さくする方が、測定箇所が重複しないので好ましい。符号Ｄ１は、最も離れた測定点４１−１，４１−９間の、各測定点４１−１〜４１−９に沿った直線４０ａ上の距離（以下、第１分析距離とする）である。符号Ｄ２は、最も離れた測定点４１−１，４１−９間の、ＳｉＯ2／ＳｉＣ界面１４と直交する方向の距離（以下、第２分析距離とする）である。
これら試験片４０の測定点４１−１〜４１−９で測定された損失エネルギー強度分布３０の損失エネルギー強度分布３０および当該損失エネルギー強度分布３０から分離した余剰炭素の成分スペクトル３３を図４Ｂに示す。
図４Ｂに示すように、各測定点４１−１〜４１−９で取得したＳｉＯ2／ＳｉＣ界面１４付近の損失エネルギー強度分布３０（フィッティング後の損失エネルギー強度分布３１も同様）の最大強度は、ＳｉＯ2／ＳｉＣ界面１４よりも炭化珪素基板２０の内部に深い測定点４１−１で最大となり、ＳｉＯ2／ＳｉＣ界面１４よりもゲート絶縁膜８の内部に深い測定点４１−９で最小となる。図４Ｂの損失エネルギー強度分布３０および成分スペクトル３３の末尾の１〜９は、それぞれ図４Ａの測定点４１−１〜４１−９で検出された図３の損失エネルギー強度分布３０および成分スペクトル３３に相当する。
ＳｉＯ2／ＳｉＣ界面１４付近の損失エネルギー強度分布３０が測定点４１−１で最大となるのは、炭化珪素基板２０を測定しているからである。一方、ＳｉＯ2／ＳｉＣ界面１４付近の結合エネルギー強度分布３１が測定点４１−９で最小となるのは、ゲート絶縁膜８を測定しているからである。
図４Ｃに示すように、余剰炭素の成分スペクトル３３−１〜３３−９の面積強度は、図示した例では試験片４０のＳｉＯ2／ＳｉＣ界面１４上の測定点４１−５で最も高く、ＳｉＯ2／ＳｉＣ界面１４から離れるほど低くなる山なりの分布となる。図４Ｃには、試験片４０の各測定点４１−１〜４１−９でのプロットをそれぞれ符号４２−１〜４２−９で示す。試験片４０の、ＳｉＯ2／ＳｉＣ界面１４から最も離れた測定点４１−１，４１−９では、余剰炭素の成分スペクトルの面積強度はゼロである。この試験片４０の各測定点４１−１〜４１−９での余剰炭素の成分スペクトルの面積強度４２−１〜４２−９（図４Ｃ）の積分することで、余剰炭素の成分スペクトル３３の積分強度（図４Ｃのハッチング部分）が算出される。この余剰炭素の成分スペクトル３３の積分強度が、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素量である。
ＳｉＯ2／ＳｉＣ界面１４から最も離れた測定点４１−１は炭化珪素基板の損失エネルギー強度分布とみなせる。このため、測定点４１−１の損失エネルギー強度分布から炭化珪素の炭素に起因する成分スペクトル３２を分離し、その面積強度を炭化珪素基板の炭素量とした。炭化珪素基板の炭素に起因した成分スペクトル３２の面積強度に対する、余剰炭素の成分スペクトル３３の積分強度（４２-1〜４２−９を足し合わせた量）の比が、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比となる。
（実施例）
次に、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比について検証した。図５は、ＳｉＯ2／ＳｉＣ界面の窒素量（界面窒素量）とゲート閾値電圧変動ΔＶｔｈとの関係を示す特性図である。図６は、ＳｉＯ2／ＳｉＣ界面の窒素量（界面窒素量）とＳｉＯ2／ＳｉＣ界面の余剰炭素比（界面余剰炭素比）との関係を示す特性図である。上述した実施の形態にかかる炭化珪素半導体装置の構造（図１参照）を備えた複数の試料について、それぞれ室温（例えば２５℃程度）でゲート電極９にＡＣ（交流：Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）電圧を所定時間印加（以下、ＡＣ印加試験とする）した後にゲート閾値電圧変動ΔＶｔｈを算出した。その結果を図５に示す。各試料は、それぞれＳｉＯ2／ＳｉＣ界面１４の窒素量が異なる。ゲート閾値電圧変動ΔＶｔｈとは、ＡＣ印加試験前のゲート閾値電圧Ｖｔｈと、ＡＣ印加試験後のゲート閾値電圧Ｖｔｈと、の差分である。
各試料の構造は、プレーナゲート構造の横型ＭＯＳＦＥＴとした。炭化珪素基板２０として、＜１１−２０＞方向に４度程度のオフ角を有する（０００１）面をおもて面とするｎ型の４Ｈ−ＳｉＣ（炭化珪素の四層周期六方晶）基板を用いた。炭化珪素基板２０には、おもて面をフッ化水素で洗浄した後に、１気圧の酸素雰囲気において１２００℃の温度で１５０分間の熱酸化（１回目の熱処理）した後、亜酸化窒素を１０％含む大気圧の酸窒化雰囲気において１２０分間の熱酸化（２回目の熱処理）を行って、ゲート絶縁膜８を形成した。この２回の熱処理によるゲート絶縁膜８の総厚さは５０ｎｍである。２回目の熱処理の温度は、本実施例においては１３００℃とし、後述する比較例では１１５０℃とした。２回目の熱処理のキャリアガスはＮ2ガスとした。
各試料のＡＣ印加試験においては、ゲート電極９に印加するＡＣ電圧（ゲート信号）は、Ｌｏｗ状態（下限値）を−５Ｖとし、Ｈｉｇｈ状態（上限値）を＋１０Ｖとしたパルス信号とした。このパルス信号は、周波数を２０ｋＨｚとし、デューティ比を５０％（Ｈｉｇｈ状態のパルス幅＝Ｌｏｗ状態のパルス幅）とした。ゲート電極９へのＡＣ電圧の印加時間を１００時間（ｈ：ｈｏｕｒ）とした。ＡＣ印加試験時、各試料のソース・ドレイン間には電圧を印加していない。ここでは、ゲート閾値電圧変動ΔＶｔｈの許容範囲を±０．１Ｖ以下に抑制する場合を例に、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比について検証した。
図５に示す結果から、ＳｉＯ2／ＳｉＣ界面１４の窒素量が１．４×１０15／ｃｍ2以上１．８×１０15／ｃｍ2以下の範囲Ａ内にあるときに、ゲート閾値電圧変動ΔＶｔｈを±０．１Ｖ以下に抑制することができることが確認された。なお、ＳｉＯ2／ＳｉＣ界面１４の窒素量は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析）法により測定した。本実施例では、最初の熱酸化では窒素を用いておらず、２回目の酸窒化雰囲気での熱酸化時に窒素が導入されるため、窒素はほぼＳｉＯ2／ＳｉＣ界面１４付近に局在している。このため、ゲート絶縁膜８から炭化珪素基板２０にかけて得られた窒素分布を積分した値をＳｉＯ2／ＳｉＣ界面１４の窒素量として用いた。これら各試料において、上述したようにＥＥＬＳによるＳｉＯ2／ＳｉＣ界面１４の余剰炭素比（界面余剰炭素比）を算出した結果を図６に示す。
ＥＥＬＳによる結合エネルギー強度の測定は、透過電子顕微鏡内で試料に照射する電子線のスポット径ｒを０．２ｎｍとし、ＳｉＯ2／ＳｉＣ界面１４に対して３０度の角度θとなる直線４０ａ上に測定点が位置するように電子線を照射した（図４Ａ参照）。各測定点での電子線照射時間をそれぞれ３秒とした。最も離れた測定点間の第１分析距離Ｄ１を１７ｎｍとし、第２分析距離Ｄ２を８．５ｎｍとし、隣り合う測定点間の間隔ｗを０．４ｎｍとし、４２個の測定点で結合エネルギー強度を測定した。
図６に示す結果から、ＳｉＯ2／ＳｉＣ界面１４の窒素量が増すほど、ＳｉＯ2／ＳｉＣ界面１４の窒素量の増加に比例して、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比が低減されることが確認された。また、ゲート閾値電圧変動ΔＶｔｈを±０．１Ｖ以下に抑制するには、ＳｉＯ2／ＳｉＣ界面１４の窒素量が上記範囲Ａ内にあればよく、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比を０．１以下（白抜き矢印で示す）にすればよいことが確認された。
すなわち、図６において、ＳｉＯ2／ＳｉＣ界面１４の窒素量が上記範囲Ａ内にある試料が本発明の条件を備えた試料（以下、実施例とする）である。例えば、実施例の試料５１において、ＳｉＯ2／ＳｉＣ界面１４の窒素量は１．６×１０15／ｃｍ2であり、ＥＥＬＳによる測定結果に基づくＳｉＯ2／ＳｉＣ界面１４の余剰炭素比は０．０７であった。また、実施例の試料５１のゲート閾値電圧変動ΔＶｔｈは０．０３Ｖであり、ＳｉＯ2／ＳｉＣ界面１４での界面準位密度は１×１０12／ｃｍ2／ｅＶであった。
一方、図６に示す各試料において、ＳｉＯ2／ＳｉＣ界面１４の窒素量が上記範囲Ａ外にある試料は比較例である。例えば、比較例の試料５２において、ＳｉＯ2／ＳｉＣ界面１４の窒素量は７×１０14／ｃｍ2であり、ＥＥＬＳによる測定結果に基づくＳｉＯ2／ＳｉＣ界面１４の余剰炭素比は０．２２であった。また、比較例の試料５２のゲート閾値電圧変動ΔＶｔｈは０．６Ｖであり、ＳｉＯ2／ＳｉＣ界面１４での界面準位密度は５×１０12／ｃｍ2／ｅＶであった。
実施例においては、ＳｉＯ2／ＳｉＣ界面１４の窒素量を上記範囲内にすることができ、ＳｉＯ2／ＳｉＣ界面１４の余剰炭素比を０．１以下に抑制することができることが確認された。実施例と比較例とは、上述したようにゲート絶縁膜８を形成するための酸窒化雰囲気の熱酸化温度が異なる。したがって、酸窒化雰囲気での熱酸化の温度を調整することにより、ＳｉＯ2／ＳｉＣ界面１４の窒素量を調整することができることがわかる。ここでは、実施例における酸窒化雰囲気の熱酸化の温度を１３００℃としているが、１２００℃以上１５００℃以下の温度で酸窒化雰囲気の熱酸化を行えばよく、同様の効果が得られる。
以上、説明したように、実施の形態１によれば、ＳｉＯ2／ＳｉＣ界面の窒素量を上記範囲内にすることで、ＳｉＯ2／ＳｉＣ界面の余剰炭素を低減させることができる。これにより、ＳｉＯ2／ＳｉＣ界面での界面準位（電子トラップ）密度が低減されるため、チャネル移動度の低下やゲートしきい値電圧変動を抑制することができる。また、実施の形態１によれば、酸窒化雰囲気での熱酸化（上記ステップＳ４の処理）によりゲート絶縁膜を形成することで、ＭＯＳゲート特性の向上や安定化が可能である。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ゲートしきい値電圧Ｖｔｈの変動ΔＶｔｈの許容範囲を±０．１Ｖ以下とする場合を例にＳｉＯ2／ＳｉＣ界面の余剰炭素比を算出しているが、ゲートしきい値電圧Ｖｔｈの変動ΔＶｔｈの許容範囲は製品仕様に応じて種々変更可能である。また、ＳｉＯ2／ＳｉＣ界面の余剰炭素比を算出するために行うＥＥＬＳによる測定点の個数や配置、および電子線の照射条件は、炭化珪素半導体装置の構造に応じて種々変更可能である。また、ゲート絶縁膜として堆積膜を形成した後、酸窒化雰囲気での熱処理工程により、堆積膜に接する炭化珪素基板表面を熱酸化する場合にも適用可能である。
また、本発明は、炭化珪素基板の主面に設けた熱酸化膜をゲート絶縁膜とするＭＯＳゲートを備えた様々な構造の炭化珪素半導体装置に適用可能である。例えば、本発明は、ＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）等のＭＯＳ型炭化珪素半導体装置に適用可能であり、その構造は縦型、横型、プレーナゲート構造およびトレンチゲート構造のいずれであってもよい。また、本発明は、ｎ型の炭化珪素基板に代えて、ｐ型の炭化珪素基板を用いた場合においても同様の効果を奏する。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、ＭＯＳ型炭化珪素半導体装置に有用である。
１ ｎ+型出発基板
２ ｎ-型ドリフト領域
３ ｐ型ベース領域
４ ｐ型ベース領域
５ ｎ+型ソース領域
６ ｐ+型コンタクト領域
７ ｎ型ＪＦＥＴ領域
８ ゲート絶縁膜
９ ゲート電極
１０ 層間絶縁膜
１１ ソース電極
１３ ドレイン電極
１４ ＳｉＯ2／ＳｉＣ界面
２０ 炭化珪素基板
２１ ｎ-型炭化珪素層
２２ ｐ型炭化珪素層
３０，３０−１〜３０−９ ＥＥＬＳにより測定された、ＳｉＯ2／ＳｉＣ界面付近の損失エネルギー強度分布
３１ ＥＥＬＳにより測定された、ＳｉＯ2／ＳｉＣ界面付近のフィッティング処理後の損失エネルギー強度分布
３２ 炭化珪素の成分スペクトル
３３，３３−１〜３３−９ 余剰炭素の成分スペクトル
４０ ＥＥＬＳで用いる試験片
４０ａ ＥＥＬＳで用いる試験片の測定点を配置する直線
４１−１〜４１−９ 測定点
４２−１〜４２−９ 各測定点での余剰炭素の成分スペクトルの面積強度
５１ 実施例の試料
５２ 比較例の試料
Ａ ＳｉＯ2／ＳｉＣ界面の窒素量の好適な範囲
Ｄ１ ＥＥＬＳ測定における最も離れた測定点間の、各測定点に沿った直線上の距離（第１分析距離）
Ｄ２ ＥＥＬＳ測定における最も離れた測定点間の、ＳｉＯ2／ＳｉＣ界面と直交する方向の距離（第２分析距離）
ｒ ＥＥＬＳで用いる電子線のスポット径
ｗ ＥＥＬＳ測定における測定点間の間隔
θ 測定点が設定される直線の、ＳｉＯ2／ＳｉＣ界面に対して９０度以外の所定の傾斜角度

Claims (10)

  1. 炭化珪素からなる半導体基板と、
    前記半導体基板の一方の主面側において前記半導体基板に接するゲート絶縁膜と、
    前記ゲート絶縁膜に沿って設けられ、前記ゲート絶縁膜を介して前記半導体基板と対向するゲート電極と、を有する絶縁ゲートを備え、
    前記ゲート絶縁膜は熱酸化膜であり、
    前記ゲート絶縁膜と前記半導体基板との界面に、窒素と、π結合を有する炭素原子からなる余剰炭素と、が存在し、
    前記半導体基板の炭素の量に対して、前記ゲート絶縁膜と前記半導体基板との界面の前記余剰炭素の量の比率が０．１以下であることを特徴とする炭化珪素半導体装置。
  2. 前記ゲート絶縁膜と前記半導体基板との界面の前記窒素の量は、１．４×１０15／ｃｍ2以上１．８×１０15／ｃｍ2以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記ゲート絶縁膜と前記半導体基板との界面の前記余剰炭素の量は、前記ゲート絶縁膜と前記半導体基板との界面の前記余剰炭素の損失エネルギー強度分布の面積強度の積分値であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記半導体基板の前記炭素の量は、前記半導体基板における損失エネルギー強度分布の面積強度であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置。
  5. 炭化珪素からなる半導体基板と、前記半導体基板の一方の主面側において前記半導体基板に接するゲート絶縁膜と、前記ゲート絶縁膜に沿って設けられ、前記ゲート絶縁膜を介して前記半導体基板と対向するゲート電極と、を有する絶縁ゲートを備えた炭化珪素半導体装置の製造方法であって、
    前記半導体基板を熱酸化して前記ゲート絶縁膜を形成する熱酸化工程、を含み、
    前記熱酸化工程では、前記ゲート絶縁膜と前記半導体基板との界面に蓄積される窒素の量を１．４×１０15／ｃｍ2以上１．８×１０15／ｃｍ2以下にすることを特徴とする炭化珪素半導体装置の製造方法。
  6. 前記熱酸化工程では、前記半導体基板の炭素の量に対して、前記ゲート絶縁膜と前記半導体基板との界面に蓄積されるπ結合を有する炭素原子からなる余剰炭素の量の比率を０．１以下にすることを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記熱酸化工程では、一酸化窒素または亜酸化窒素を含む酸窒化雰囲気で前記半導体基板を前記熱酸化することを特徴とする請求項５または６に記載の炭化珪素半導体装置の製造方法。
  8. 前記熱酸化工程では、酸化種として乾燥酸素を用いたドライ酸化の後に、一酸化窒素または亜酸化窒素を含む酸窒化雰囲気での酸化を行って前記半導体基板を前記熱酸化することを特徴とする請求項５または６に記載の炭化珪素半導体装置の製造方法。
  9. 前記熱酸化工程では、酸化種として水蒸気を用いたウェット酸化の後に、一酸化窒素または亜酸化窒素を含む酸窒化雰囲気での酸化を行って前記半導体基板を前記熱酸化することを特徴とする請求項５または６に記載の炭化珪素半導体装置の製造方法。
  10. 前記熱酸化工程では、１２００℃以上１５００℃以下の温度で前記半導体基板を前記熱酸化することを特徴とする請求項５〜９のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2017085727A 2017-04-24 2017-04-24 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Pending JP2018186140A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017085727A JP2018186140A (ja) 2017-04-24 2017-04-24 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US15/915,979 US20180308937A1 (en) 2017-04-24 2018-03-08 Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017085727A JP2018186140A (ja) 2017-04-24 2017-04-24 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018186140A true JP2018186140A (ja) 2018-11-22

Family

ID=63854824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017085727A Pending JP2018186140A (ja) 2017-04-24 2017-04-24 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20180308937A1 (ja)
JP (1) JP2018186140A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005663A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11329134B2 (en) 2019-09-17 2022-05-10 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610653B2 (ja) * 2015-02-20 2019-11-27 住友電気工業株式会社 炭化珪素半導体装置
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102018107966B4 (de) * 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
CN112510080B (zh) * 2020-11-30 2023-06-06 西安微电子技术研究所 一种抗单粒子高压mos场效应晶体管的辐射加固结构和制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000386A (ko) * 2003-11-25 2007-01-02 마츠시타 덴끼 산교 가부시키가이샤 반도체소자
JP2007287992A (ja) * 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP6292926B2 (ja) * 2013-11-08 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20160056283A1 (en) * 2014-08-21 2016-02-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP6602263B2 (ja) * 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005663A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379883B2 (ja) 2019-06-27 2023-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11329134B2 (en) 2019-09-17 2022-05-10 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20180308937A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
JP2018186140A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5608840B1 (ja) 炭化珪素半導体装置およびその製造方法
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
US11233124B2 (en) Silicon carbide semiconductor device and manufacturing method for silicon carbide semiconductor device
JP5577478B1 (ja) 半導体装置
US9922822B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US9000448B2 (en) Silicon carbide semiconductor device
US20120193643A1 (en) Semiconductor device
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP5750948B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
US20160197150A1 (en) Semiconductor device and method for manufacturing the same
JP6064977B2 (ja) 炭化珪素半導体装置
CN102150271B (zh) Mosfet和制造mosfet的方法
WO2012086099A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2016201500A (ja) 炭化ケイ素ｍｏｓ型半導体装置およびその製造方法
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10892332B2 (en) Gate insulating layer having a plurality of silicon oxide layer with varying thickness
JP2021190666A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10249497B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7379883B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6822088B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016213414A (ja) 半導体装置および半導体装置の製造方法
JP7304577B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法