JP2003243653A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法Info
- Publication number
- JP2003243653A JP2003243653A JP2002041704A JP2002041704A JP2003243653A JP 2003243653 A JP2003243653 A JP 2003243653A JP 2002041704 A JP2002041704 A JP 2002041704A JP 2002041704 A JP2002041704 A JP 2002041704A JP 2003243653 A JP2003243653 A JP 2003243653A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon carbide
- thermal oxide
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 熱酸化膜の厚さを薄く抑えつつＭＯＳ界面の
界面準位密度を低減して素子性能を向上させた炭化珪素
半導体装置の製造方法を提供する。 【解決手段】 ＳｉＣ基板の表面に熱酸化膜１５を形成
する工程と、この熱酸化膜１５の上に、ポリシリコン膜
１６を形成する工程と、ポリシリコン膜を酸化させて絶
縁膜１７を形成する工程とを備え、熱酸化膜１５と絶縁
膜１７とでゲート絶縁膜１８を構成するようにした。
界面準位密度を低減して素子性能を向上させた炭化珪素
半導体装置の製造方法を提供する。 【解決手段】 ＳｉＣ基板の表面に熱酸化膜１５を形成
する工程と、この熱酸化膜１５の上に、ポリシリコン膜
１６を形成する工程と、ポリシリコン膜を酸化させて絶
縁膜１７を形成する工程とを備え、熱酸化膜１５と絶縁
膜１７とでゲート絶縁膜１８を構成するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、炭化珪素半導体
装置の製造方法に関する。
装置の製造方法に関する。
【０００２】
【従来の技術】炭化珪素（ＳｉＣ）は、バンドギャップ
が広く、また最大絶縁破壊電界がシリコン（Ｓｉ）と比
較して一桁程度大きいという特性がある。この炭化珪素
でなる半導体基板の表面に形成される自然酸化膜は、Ｓ
ｉＯ２であり、シリコン基板の表面に形成する場合と同
様の方法により容易に形成することができる。この自然
酸化膜を形成するには、炭化珪素半導体基板の表面を酸
素雰囲気中で熱酸化を行えばよい。炭化珪素半導体装置
としては、炭化珪素半導体基板の表面にＳｉＯ２膜が形
成され、このＳｉＯ２膜の上にゲート電極を形成して、
このゲート電極に電圧を印加して、ＳｉＯ２膜の下の炭
化珪素半導体基板の表面近傍にチャネルを形成し、電流
を制御するＭＯＳ型半導体装置がある。
が広く、また最大絶縁破壊電界がシリコン（Ｓｉ）と比
較して一桁程度大きいという特性がある。この炭化珪素
でなる半導体基板の表面に形成される自然酸化膜は、Ｓ
ｉＯ２であり、シリコン基板の表面に形成する場合と同
様の方法により容易に形成することができる。この自然
酸化膜を形成するには、炭化珪素半導体基板の表面を酸
素雰囲気中で熱酸化を行えばよい。炭化珪素半導体装置
としては、炭化珪素半導体基板の表面にＳｉＯ２膜が形
成され、このＳｉＯ２膜の上にゲート電極を形成して、
このゲート電極に電圧を印加して、ＳｉＯ２膜の下の炭
化珪素半導体基板の表面近傍にチャネルを形成し、電流
を制御するＭＯＳ型半導体装置がある。
【０００３】炭化珪素は、上記した特性を有するため、
電気自動車の高速／高電圧スイッチング素子、特に高電
力ユニ／バイポーラ素子の基板に用いれば、非常に優れ
た材料となることが期待されている。しかし、炭化珪素
半導体基板を用いて、例えばパワーＭＯＳＦＥＴを作製
すると、チャネル領域の抵抗成分が非常に大きくなり、
素子のオン抵抗を期待するほど低減することができな
い。その原因としては、炭化珪素半導体基板のＭＯＳ界
面特性が悪いことが挙げられる。すなわち、炭化珪素半
導体基板を熱酸化してＳｉＯ２膜を形成した場合、Ｓｉ
Ｏ２／ＳｉＣ界面に発生する界面準位密度は、Ｓｉ基板
を熱酸化して形成したＳｉＯ２／Ｓｉ界面に発生する界
面準位密度よりも一桁以上高い。このため、伝導電子
（キャリア）がその準位にトラップされることにより移
動度の低下を招く。そして、トラップされたキャリアに
よってクーロン散乱が生じる。すなわち、ＳｉＣのＭＯ
Ｓ界面に存在する多数の準位がチャネル移動度低下の大
きな要因となっており、ＭＯＳＦＥＴのオン抵抗低減を
阻む最大の要因となっている（例えば、V.V.Afanasev,
M.Bassler,G.Pensl and M.Schulz,Phys.Stat.Sol.(A)16
2(1997),p.321、R.Schorner,P.Friedrichs,D.Peters,an
d D.Stephani,IEEE Electron Device Lett.20(1999),p.
241. 等に報告されている。） ＳｉＣのＭＯＳ界面に存在する界面準位密度を減少させ
る試みとして、例えば特開平１０−１１２４６０号公報
に開示された技術がある。この試みは、不活性ガス雰囲
気中で２時間のアニールや、３００〜５００℃の低温で
水素や水などの水素原子を含むガス中で熱処理すること
によって界面準位密度の低減を図ろうとしている。ま
た、特開平１１−３１６９１号公報には、パイロ酸化に
より酸化膜を形成する際に、水素と酸素の流量比を１：
１よりも水素の流量が多い流量比とする方法が開示され
ている。さらに、特開２０００−１３３６５７では、酸
化後に水素プラズマ処理を行って界面準位密度を低減す
ることが開示されている。また、特開２０００−２５２
４６１では、酸化後に６００〜１６００℃の水素アニー
ルを行うことでＳｉ（シリコン）あるいはＣ（炭素）の
未結合手を終端して界面準位密度の低減する試みが開示
されている。
電気自動車の高速／高電圧スイッチング素子、特に高電
力ユニ／バイポーラ素子の基板に用いれば、非常に優れ
た材料となることが期待されている。しかし、炭化珪素
半導体基板を用いて、例えばパワーＭＯＳＦＥＴを作製
すると、チャネル領域の抵抗成分が非常に大きくなり、
素子のオン抵抗を期待するほど低減することができな
い。その原因としては、炭化珪素半導体基板のＭＯＳ界
面特性が悪いことが挙げられる。すなわち、炭化珪素半
導体基板を熱酸化してＳｉＯ２膜を形成した場合、Ｓｉ
Ｏ２／ＳｉＣ界面に発生する界面準位密度は、Ｓｉ基板
を熱酸化して形成したＳｉＯ２／Ｓｉ界面に発生する界
面準位密度よりも一桁以上高い。このため、伝導電子
（キャリア）がその準位にトラップされることにより移
動度の低下を招く。そして、トラップされたキャリアに
よってクーロン散乱が生じる。すなわち、ＳｉＣのＭＯ
Ｓ界面に存在する多数の準位がチャネル移動度低下の大
きな要因となっており、ＭＯＳＦＥＴのオン抵抗低減を
阻む最大の要因となっている（例えば、V.V.Afanasev,
M.Bassler,G.Pensl and M.Schulz,Phys.Stat.Sol.(A)16
2(1997),p.321、R.Schorner,P.Friedrichs,D.Peters,an
d D.Stephani,IEEE Electron Device Lett.20(1999),p.
241. 等に報告されている。） ＳｉＣのＭＯＳ界面に存在する界面準位密度を減少させ
る試みとして、例えば特開平１０−１１２４６０号公報
に開示された技術がある。この試みは、不活性ガス雰囲
気中で２時間のアニールや、３００〜５００℃の低温で
水素や水などの水素原子を含むガス中で熱処理すること
によって界面準位密度の低減を図ろうとしている。ま
た、特開平１１−３１６９１号公報には、パイロ酸化に
より酸化膜を形成する際に、水素と酸素の流量比を１：
１よりも水素の流量が多い流量比とする方法が開示され
ている。さらに、特開２０００−１３３６５７では、酸
化後に水素プラズマ処理を行って界面準位密度を低減す
ることが開示されている。また、特開２０００−２５２
４６１では、酸化後に６００〜１６００℃の水素アニー
ルを行うことでＳｉ（シリコン）あるいはＣ（炭素）の
未結合手を終端して界面準位密度の低減する試みが開示
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
たような界面準位密度を低減する試みがあるものの、Ｓ
ｉＯ２／ＳｉＣ界面の界面準位密度は依然高いという問
題点がある。この界面準位密度が高いと、キャリアであ
る電子が界面準位に捕獲され散乱が起こるため、ＭＯＳ
ＦＥＴの移動度が低下する。また、界面準位は、しきい
値のばらつきやホットキャリア発生の原因となり、ＭＯ
ＳＦＥＴの信頼性に悪影響を与えると共に、酸化膜の絶
縁耐圧を低下させるという問題点がある。
たような界面準位密度を低減する試みがあるものの、Ｓ
ｉＯ２／ＳｉＣ界面の界面準位密度は依然高いという問
題点がある。この界面準位密度が高いと、キャリアであ
る電子が界面準位に捕獲され散乱が起こるため、ＭＯＳ
ＦＥＴの移動度が低下する。また、界面準位は、しきい
値のばらつきやホットキャリア発生の原因となり、ＭＯ
ＳＦＥＴの信頼性に悪影響を与えると共に、酸化膜の絶
縁耐圧を低下させるという問題点がある。
【０００５】また、ＳｉＣ上にゲート絶縁膜を熱酸化に
より形成する場合、ＳｉＣはＳｉに比べて非常に熱酸化
されにくく、例えば１１００℃のドライＯ２雰囲気でＳ
ｉＣ表面に１００ｎｍの熱酸化膜を成長させるのに要す
る時間は実に３０時間以上である。さらに、熱酸化によ
り、ＳｉＣ表面に１００ｎｍの酸化膜を成長させる場
合、ＳｉＯ２／ＳｉＣ界面はもとのＳｉＣ表面から４０
ｎｍ程度バルク内側に形成され、それに従って不純物高
濃度領域は深さ方向に減少し、シート抵抗が増大すると
いう問題がある。
より形成する場合、ＳｉＣはＳｉに比べて非常に熱酸化
されにくく、例えば１１００℃のドライＯ２雰囲気でＳ
ｉＣ表面に１００ｎｍの熱酸化膜を成長させるのに要す
る時間は実に３０時間以上である。さらに、熱酸化によ
り、ＳｉＣ表面に１００ｎｍの酸化膜を成長させる場
合、ＳｉＯ２／ＳｉＣ界面はもとのＳｉＣ表面から４０
ｎｍ程度バルク内側に形成され、それに従って不純物高
濃度領域は深さ方向に減少し、シート抵抗が増大すると
いう問題がある。
【０００６】そこで、本発明は、上記の問題を解決する
ことを目的として、熱酸化膜の厚さを薄く抑えつつＭＯ
Ｓ界面の界面準位密度を低減して素子性能を向上させた
炭化珪素半導体装置の製造方法を提供することにある。
ことを目的として、熱酸化膜の厚さを薄く抑えつつＭＯ
Ｓ界面の界面準位密度を低減して素子性能を向上させた
炭化珪素半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
炭化珪素半導体装置の製造方法であって、炭化珪素半導
体基板表面に熱酸化膜を形成する工程と、前記熱酸化膜
の上に絶縁膜を形成する工程とを備えることを特徴とす
る。
炭化珪素半導体装置の製造方法であって、炭化珪素半導
体基板表面に熱酸化膜を形成する工程と、前記熱酸化膜
の上に絶縁膜を形成する工程とを備えることを特徴とす
る。
【０００８】このような請求項１記載の発明では、熱酸
化膜の厚さを薄く抑えることで界面準位密度を十分に減
らした良質なＳｉＯ２膜／ＳｉＣ界面を形成することが
可能となる。また、熱酸化膜の厚さを薄く抑えること
で、不純物高濃度領域のシート抵抗の増大を抑制でき
る。
化膜の厚さを薄く抑えることで界面準位密度を十分に減
らした良質なＳｉＯ２膜／ＳｉＣ界面を形成することが
可能となる。また、熱酸化膜の厚さを薄く抑えること
で、不純物高濃度領域のシート抵抗の増大を抑制でき
る。
【０００９】また、請求項２記載の発明は、請求項１記
載の炭化珪素半導体装置の製造方法であって、絶縁膜を
形成する工程では、ポリシリコン膜を堆積させた後、こ
のポリシリコン膜を酸化して形成することを特徴とす
る。
載の炭化珪素半導体装置の製造方法であって、絶縁膜を
形成する工程では、ポリシリコン膜を堆積させた後、こ
のポリシリコン膜を酸化して形成することを特徴とす
る。
【００１０】したがって、請求項２記載の発明では、請
求項１に記載された発明の作用に加えて、酸化速度の速
いポリシリコン膜を用いて絶縁膜を作製するため、絶縁
膜形成工程の時間を短くする作用がある。
求項１に記載された発明の作用に加えて、酸化速度の速
いポリシリコン膜を用いて絶縁膜を作製するため、絶縁
膜形成工程の時間を短くする作用がある。
【００１１】さらに、請求項３記載の発明は、請求項１
記載の炭化珪素半導体装置の製造方法であって、絶縁膜
を形成する工程では、熱酸化膜の上に化学気相成長法に
てシリコン酸化膜を堆積させた後、前記シリコン酸化膜
に対して９００〜１６００℃の範囲でアニールを施すこ
とを特徴とする。
記載の炭化珪素半導体装置の製造方法であって、絶縁膜
を形成する工程では、熱酸化膜の上に化学気相成長法に
てシリコン酸化膜を堆積させた後、前記シリコン酸化膜
に対して９００〜１６００℃の範囲でアニールを施すこ
とを特徴とする。
【００１２】請求項３記載の発明では、請求項２と同様
の作用を有する。
の作用を有する。
【００１３】また、請求項４記載の発明は、請求項１乃
至請求項３のいずれかに記載された炭化珪素半導体装置
の製造方法であって、熱酸化膜の厚さを、３０ｎｍ以下
とすることを特徴とする。
至請求項３のいずれかに記載された炭化珪素半導体装置
の製造方法であって、熱酸化膜の厚さを、３０ｎｍ以下
とすることを特徴とする。
【００１４】したがって、請求項４記載の発明では、請
求項１〜請求項３に記載された発明の作用に加えて、熱
酸化膜の厚さを３０ｎｍ以下とすることで、３０ｎｍよ
りも厚い熱酸化膜に比べてＭＯＳ界面準位密度を低減さ
せることができる。そして、この発明では、熱酸化膜が
薄い厚さであるため、シート抵抗の増大を防げる。
求項１〜請求項３に記載された発明の作用に加えて、熱
酸化膜の厚さを３０ｎｍ以下とすることで、３０ｎｍよ
りも厚い熱酸化膜に比べてＭＯＳ界面準位密度を低減さ
せることができる。そして、この発明では、熱酸化膜が
薄い厚さであるため、シート抵抗の増大を防げる。
【００１５】さらに、請求項５記載の発明は、請求項３
または請求項４に記載された炭化珪素半導体装置の製造
方法であって、アニールを、窒素、アルゴン、水素など
のガス雰囲気で行うことを特徴とする。
または請求項４に記載された炭化珪素半導体装置の製造
方法であって、アニールを、窒素、アルゴン、水素など
のガス雰囲気で行うことを特徴とする。
【００１６】したがって、請求項５記載の発明では、請
求項３および請求項４に記載された発明の作用に加え
て、化学気相成長法で形成されたシリコン酸化膜の熱処
理を、窒素、アルゴン、水素などのガス雰囲気で行うこ
とで、シリコン酸化膜の特性を安定化することができ、
界面準位密度を低減できる。
求項３および請求項４に記載された発明の作用に加え
て、化学気相成長法で形成されたシリコン酸化膜の熱処
理を、窒素、アルゴン、水素などのガス雰囲気で行うこ
とで、シリコン酸化膜の特性を安定化することができ、
界面準位密度を低減できる。
【００１７】
【発明の効果】請求項１記載の発明によれば、電界効果
トランジスタの移動度などの半導体特性および素子の信
頼性を向上できる。また、熱酸化膜の厚さを薄く抑えら
れるため、シート抵抗の増大を抑制できる。
トランジスタの移動度などの半導体特性および素子の信
頼性を向上できる。また、熱酸化膜の厚さを薄く抑えら
れるため、シート抵抗の増大を抑制できる。
【００１８】請求項２および請求項３に記載された発明
によれば、請求項１記載の効果に加えて、ポリシリコン
の酸化速度が速いため、絶縁膜形成工程の負荷を大きく
減らすことができる。
によれば、請求項１記載の効果に加えて、ポリシリコン
の酸化速度が速いため、絶縁膜形成工程の負荷を大きく
減らすことができる。
【００１９】請求項４記載の発明によれば、ＭＯＳ界面
準位密度を低くできるため、電界効果トランジスタのチ
ャネル移動度を向上でき、素子のＯＮ抵抗を低減するこ
とができる。
準位密度を低くできるため、電界効果トランジスタのチ
ャネル移動度を向上でき、素子のＯＮ抵抗を低減するこ
とができる。
【００２０】請求項５記載の発明によれば、絶縁膜の特
性を安定化でき、界面準位密度を低く抑えることができ
る。このため、炭化珪素半導体装置の特性を向上するこ
とができる。
性を安定化でき、界面準位密度を低く抑えることができ
る。このため、炭化珪素半導体装置の特性を向上するこ
とができる。
【００２１】
【発明の実施の形態】以下、本発明に係る炭化珪素半導
体装置の製造方法の説明に先駆けて、炭化珪素半導体に
図１に示すようなＭＯＳ構造を作製して行った各実施例
について説明する。
体装置の製造方法の説明に先駆けて、炭化珪素半導体に
図１に示すようなＭＯＳ構造を作製して行った各実施例
について説明する。
【００２２】［実施例１］：界面準位密度（Ｄｉｔ）の
酸化膜厚依存性 本実施例では、炭化珪素材料として４Ｈ−ＳｉＣで炭化
珪素基板を形成し、この基板を用いて以下の工程を施し
て界面準位密度の酸化膜厚依存性について調べた。具体
的には、図１に示すように、ｎ型の不純物が高密度に導
入されてなるｎ ＋型層（４Ｈ−ＳｉＣウエハ）１の主面
上に、キャリア密度が約１.１×１０１ ６ｃｍ−３のｎ
−型エピタキシャル層２がエピタキシャル成長されてな
るＳｉＣ基板３を用いる。
酸化膜厚依存性 本実施例では、炭化珪素材料として４Ｈ−ＳｉＣで炭化
珪素基板を形成し、この基板を用いて以下の工程を施し
て界面準位密度の酸化膜厚依存性について調べた。具体
的には、図１に示すように、ｎ型の不純物が高密度に導
入されてなるｎ ＋型層（４Ｈ−ＳｉＣウエハ）１の主面
上に、キャリア密度が約１.１×１０１ ６ｃｍ−３のｎ
−型エピタキシャル層２がエピタキシャル成長されてな
るＳｉＣ基板３を用いる。
【００２３】（１）まず、ＳｉＣ基板３を、通常のＲＣ
Ａ洗浄する。
Ａ洗浄する。
【００２４】（２）その後、１１００℃のドライＯ２雰
囲気中で、ＳｉＣ基板３の表面に５０ｎｍ程度の犠牲酸
化膜を成長させる。
囲気中で、ＳｉＣ基板３の表面に５０ｎｍ程度の犠牲酸
化膜を成長させる。
【００２５】（３）次に、ＳｉＣ基板３をフッ酸（Ｈ
Ｆ）に浸して表面の犠牲酸化膜を除去する。
Ｆ）に浸して表面の犠牲酸化膜を除去する。
【００２６】（４）そして、ＳｉＣ基板３を再度ＲＣＡ
洗浄して、図１に示すように、ゲート酸化膜４を形成し
た。なお、ゲート酸化膜４としては、酸化膜厚が２０ｎ
ｍ、３０ｎｍ、４０ｎｍ、５０ｎｍの４条件の試料を形
成した。
洗浄して、図１に示すように、ゲート酸化膜４を形成し
た。なお、ゲート酸化膜４としては、酸化膜厚が２０ｎ
ｍ、３０ｎｍ、４０ｎｍ、５０ｎｍの４条件の試料を形
成した。
【００２７】（５）さらに、それぞれの試料に、ゲート
酸化膜４上にＡｌでなるゲート電極５を３００ｎｍの厚
さに形成した。
酸化膜４上にＡｌでなるゲート電極５を３００ｎｍの厚
さに形成した。
【００２８】（６）また、ＳｉＣ基板３の裏面には、Ｔ
ｉ（５００ｎｍ）／Ｎｉ（２００ｎｍ）を連続的に蒸着
してオーミックメタル膜６を形成してＭＯＳキャパシタ
を完成した。なお、このＭＯＳキャパシタの直径は、５
００μｍである。
ｉ（５００ｎｍ）／Ｎｉ（２００ｎｍ）を連続的に蒸着
してオーミックメタル膜６を形成してＭＯＳキャパシタ
を完成した。なお、このＭＯＳキャパシタの直径は、５
００μｍである。
【００２９】このようにして作製したそれぞれのＭＯＳ
キャパシタに対して、図１に示すようにＣ−Ｖ測定器を
用いてＣ−Ｖ測定を行った。測定環境としては、Ｋｅｉ
ｔｈｌｅｙのＫＩ−８２サイマルテイニアスＣ−Ｖ測定
器を用いて、測定条件はディレイ時間１秒で、ステップ
電圧は５０ｍＶで行った。図２から図４は、この測定結
果を示しており、Ｃ−Ｖ測定より求められた界面準位密
度Ｄｉｔのエネルギーポテンシャル分布が、酸化膜厚に
対してどのような値をとるかを表している。図２のグラ
フが示すように、ドライ酸化膜５０ｎｍと４０ｎｍとで
は、Ｄｉｔ分布はほとんど変わらないが、図３に示すグ
ラフから判るようにドライ酸化膜厚３０ｎｍでは５０ｎ
ｍのものと比較して明らかにＤｉｔが小さくなり、図４
に示すグラフではドライ酸化膜厚が２０ｎｍではさらに
Ｄｉｔが低減されることが判る。
キャパシタに対して、図１に示すようにＣ−Ｖ測定器を
用いてＣ−Ｖ測定を行った。測定環境としては、Ｋｅｉ
ｔｈｌｅｙのＫＩ−８２サイマルテイニアスＣ−Ｖ測定
器を用いて、測定条件はディレイ時間１秒で、ステップ
電圧は５０ｍＶで行った。図２から図４は、この測定結
果を示しており、Ｃ−Ｖ測定より求められた界面準位密
度Ｄｉｔのエネルギーポテンシャル分布が、酸化膜厚に
対してどのような値をとるかを表している。図２のグラ
フが示すように、ドライ酸化膜５０ｎｍと４０ｎｍとで
は、Ｄｉｔ分布はほとんど変わらないが、図３に示すグ
ラフから判るようにドライ酸化膜厚３０ｎｍでは５０ｎ
ｍのものと比較して明らかにＤｉｔが小さくなり、図４
に示すグラフではドライ酸化膜厚が２０ｎｍではさらに
Ｄｉｔが低減されることが判る。
【００３０】ところで、ＳｉＣの熱酸化を行うと、酸化
反応が進むにしたがってＳｉのみならずＣが酸化され
る。酸化反応時の温度条件にもよるが、Ｃは酸化によっ
てＣＯ、ＣＯ２の形態をとると考えられる。これらが酸
化膜／ＳｉＣ界面から速やかに離脱し、既に形成されて
いる酸化膜を拡散して反応の系外に排出されないと、酸
化膜あるいは酸化膜／ＳｉＣ界面付近に停滞し、ＳｉＣ
４−ｘＯ２のような遷移層を形成する。一般にこのＣ遷
移層が形成されるとＳｉやＣのダングリングボンドを多
く含み、これを起源として界面準位が形成される（B.Ho
rnetz,H.-J.Michel,and J.Halbritter,J.Vac.Sci.Techn
ol.A,Vol.13,No.3（1995）,p.767.などに報告され
る）。それゆえ、本実施例では熱酸化膜の厚さが薄いこ
とでＣＯやＣＯ ２の離脱が、厚い熱酸化膜を形成する場
合と比較して容易に行われると考えられる。
反応が進むにしたがってＳｉのみならずＣが酸化され
る。酸化反応時の温度条件にもよるが、Ｃは酸化によっ
てＣＯ、ＣＯ２の形態をとると考えられる。これらが酸
化膜／ＳｉＣ界面から速やかに離脱し、既に形成されて
いる酸化膜を拡散して反応の系外に排出されないと、酸
化膜あるいは酸化膜／ＳｉＣ界面付近に停滞し、ＳｉＣ
４−ｘＯ２のような遷移層を形成する。一般にこのＣ遷
移層が形成されるとＳｉやＣのダングリングボンドを多
く含み、これを起源として界面準位が形成される（B.Ho
rnetz,H.-J.Michel,and J.Halbritter,J.Vac.Sci.Techn
ol.A,Vol.13,No.3（1995）,p.767.などに報告され
る）。それゆえ、本実施例では熱酸化膜の厚さが薄いこ
とでＣＯやＣＯ ２の離脱が、厚い熱酸化膜を形成する場
合と比較して容易に行われると考えられる。
【００３１】この界面準位密度Ｄｉｔの酸化膜厚依存性
から、ＳｉＣ上では熱酸化膜の厚さを３０ｎｍ以下とす
ることで界面準位密度Ｄｉｔを十分に減らした良質なＳ
ｉＯ ２膜／ＳｉＣ界面を形成することが可能となる。実
際には、例えばＳｉＣパワーＭＯＳＦＥＴを作製する
際、ゲート絶縁膜を例えば１００ｎｍ形成したい場合に
は、まず２０ｎｍの熱酸化膜をＳｉＣ上に形成し、その
後例えば６０ｎｍ程度のポリシリコンを減圧ＣＶＤ（Ch
emical Vapor Deposition）法により積層し、このポリ
シリコンを熱酸化して両方で計１００ｎｍ程度のゲート
絶縁膜とする方法が考えられる。このとき、膜厚６０ｎ
ｍのポリシリコンは、熱酸化されることで８０ｎｍ程度
の厚さに成長する。
から、ＳｉＣ上では熱酸化膜の厚さを３０ｎｍ以下とす
ることで界面準位密度Ｄｉｔを十分に減らした良質なＳ
ｉＯ ２膜／ＳｉＣ界面を形成することが可能となる。実
際には、例えばＳｉＣパワーＭＯＳＦＥＴを作製する
際、ゲート絶縁膜を例えば１００ｎｍ形成したい場合に
は、まず２０ｎｍの熱酸化膜をＳｉＣ上に形成し、その
後例えば６０ｎｍ程度のポリシリコンを減圧ＣＶＤ（Ch
emical Vapor Deposition）法により積層し、このポリ
シリコンを熱酸化して両方で計１００ｎｍ程度のゲート
絶縁膜とする方法が考えられる。このとき、膜厚６０ｎ
ｍのポリシリコンは、熱酸化されることで８０ｎｍ程度
の厚さに成長する。
【００３２】このように熱酸化膜厚を薄く抑えること
で、界面準位密度Ｄｉｔを十分に減らした良質なＳｉＯ
２膜／ＳｉＣ界面を形成することが可能となる。その結
果、電界効果トランジスタの移動度などの半導体特性、
および素子の信頼性が向上する。また、ＳｉＣと比較し
てポリシリコンの酸化速度は２００倍以上速いため、Ｓ
ｉＯ２膜をすべてＳｉＣを熱酸化して成膜させる場合に
比べて、薄いＳｉＯ２膜を形成してその上にポリシリコ
ンを堆積し、そのポリシリコンを熱酸化して所望の厚さ
のＳｉＯ２膜とすることで、工程の負荷を大きく減らす
ことができる。例えば１１００℃、ドライＯ２雰囲気で
１００ｎｍの熱酸化膜を成長させるには３１時間必要で
あるが、２０ｎｍを成長させるには同じ温度・雰囲気で
４時間である。そして、６０ｎｍのポリシリコン堆積に
は１０分程度、さらに６０ｎｍのポリシリコンの酸化は
１１００℃、ドライＯ２雰囲気で２０分程度である。ま
た、このような二層構造の酸化膜を形成することで不純
物高濃度領域のシート抵抗が増大するという従来の問題
点を解決することができる。なお、この実施例では、熱
酸化膜を１１００℃、ドライＯ２雰囲気で形成したが、
熱酸化膜形成時の温度・雰囲気ともこれに限定されるも
のではない。
で、界面準位密度Ｄｉｔを十分に減らした良質なＳｉＯ
２膜／ＳｉＣ界面を形成することが可能となる。その結
果、電界効果トランジスタの移動度などの半導体特性、
および素子の信頼性が向上する。また、ＳｉＣと比較し
てポリシリコンの酸化速度は２００倍以上速いため、Ｓ
ｉＯ２膜をすべてＳｉＣを熱酸化して成膜させる場合に
比べて、薄いＳｉＯ２膜を形成してその上にポリシリコ
ンを堆積し、そのポリシリコンを熱酸化して所望の厚さ
のＳｉＯ２膜とすることで、工程の負荷を大きく減らす
ことができる。例えば１１００℃、ドライＯ２雰囲気で
１００ｎｍの熱酸化膜を成長させるには３１時間必要で
あるが、２０ｎｍを成長させるには同じ温度・雰囲気で
４時間である。そして、６０ｎｍのポリシリコン堆積に
は１０分程度、さらに６０ｎｍのポリシリコンの酸化は
１１００℃、ドライＯ２雰囲気で２０分程度である。ま
た、このような二層構造の酸化膜を形成することで不純
物高濃度領域のシート抵抗が増大するという従来の問題
点を解決することができる。なお、この実施例では、熱
酸化膜を１１００℃、ドライＯ２雰囲気で形成したが、
熱酸化膜形成時の温度・雰囲気ともこれに限定されるも
のではない。
【００３３】［実施例２］：（薄い熱酸化膜＋ＣＶＤ酸
化膜）に対する熱処理（アニール）条件が界面準位密度
（Ｄｉｔ）に及ぼす影響について 上記した実施例１では、熱酸化膜の膜厚が薄い方が界面
準位密度Ｄｉｔが低減されることを明らかにし、膜厚３
０ｎｍ以下の薄い熱酸化膜を形成することが好ましこと
が判った。本実施例２では、膜厚３０ｎｍ以下の薄い熱
酸化膜を形成し、その上にＣＶＤ法にて酸化膜を堆積さ
せ、その後アニール処理が界面準位密度Ｄｉｔに及ぼす
影響について調べた。基板には、４Ｈ−ＳｉＣでエピタ
キシャル層のキャリア密度が約１.６×１０１６ｃｍ
−３の、ｎ−／ｎ＋型４Ｈ−ＳｉＣウエハを用いた。
化膜）に対する熱処理（アニール）条件が界面準位密度
（Ｄｉｔ）に及ぼす影響について 上記した実施例１では、熱酸化膜の膜厚が薄い方が界面
準位密度Ｄｉｔが低減されることを明らかにし、膜厚３
０ｎｍ以下の薄い熱酸化膜を形成することが好ましこと
が判った。本実施例２では、膜厚３０ｎｍ以下の薄い熱
酸化膜を形成し、その上にＣＶＤ法にて酸化膜を堆積さ
せ、その後アニール処理が界面準位密度Ｄｉｔに及ぼす
影響について調べた。基板には、４Ｈ−ＳｉＣでエピタ
キシャル層のキャリア密度が約１.６×１０１６ｃｍ
−３の、ｎ−／ｎ＋型４Ｈ−ＳｉＣウエハを用いた。
【００３４】（１）まず、ＳｉＣ基板を、通常のＲＣＡ
洗浄する。
洗浄する。
【００３５】（２）その後、１１００℃のドライＯ２雰
囲気中で、ＳｉＣ基板の表面に５０ｎｍ程度の犠牲酸化
膜を成長させる。
囲気中で、ＳｉＣ基板の表面に５０ｎｍ程度の犠牲酸化
膜を成長させる。
【００３６】（３）次に、ＳｉＣ基板をフッ酸（ＨＦ）
に浸して表面の犠牲酸化膜を除去する。
に浸して表面の犠牲酸化膜を除去する。
【００３７】（４）そして、ＳｉＣ基板を再度ＲＣＡ洗
浄して、１１００℃のウェットＨ２Ｏ雰囲気にて、膜厚
が２０ｎｍの熱酸化膜を形成した。
浄して、１１００℃のウェットＨ２Ｏ雰囲気にて、膜厚
が２０ｎｍの熱酸化膜を形成した。
【００３８】（５）次に、常圧ＣＶＤ法にて、熱酸化膜
上に酸化膜を３０ｎｍの厚さになるように堆積させた
後、アニール処理を行ってゲート絶縁膜を完成させる。
なお、このアニール処理としては、（イ）１０００℃、
Ｈ２雰囲気、（ロ）９００℃、Ｎ ２雰囲気、（ハ）１０
００℃、Ｎ２雰囲気、（ニ）９００℃、Ｈ２Ｏ雰囲気、
の４条件を行って、４種類の試料を作製した。これら４
条件とも、アニール時間は３０分とした。また、これら
の試料に対して比較例のため、１１００℃のウェットＨ
２Ｏ雰囲気にて、膜厚が５０ｎｍの熱酸化膜を形成した
試料も用意した。そして、それぞれの試料にて、ゲート
絶縁膜上に、３００ｎｍの厚さのＡｌ膜を堆積してパタ
ーン形成してゲート電極とした。また、基板裏面には、
上記した実施例１と同様に、Ｔｉ（５００ｎｍ）／Ｎｉ
（２００ｎｍ）を連続的に蒸着してオーミックメタル膜
６を形成してＭＯＳキャパシタを完成した。なお、この
ＭＯＳキャパシタの直径は、５００μｍである。
上に酸化膜を３０ｎｍの厚さになるように堆積させた
後、アニール処理を行ってゲート絶縁膜を完成させる。
なお、このアニール処理としては、（イ）１０００℃、
Ｈ２雰囲気、（ロ）９００℃、Ｎ ２雰囲気、（ハ）１０
００℃、Ｎ２雰囲気、（ニ）９００℃、Ｈ２Ｏ雰囲気、
の４条件を行って、４種類の試料を作製した。これら４
条件とも、アニール時間は３０分とした。また、これら
の試料に対して比較例のため、１１００℃のウェットＨ
２Ｏ雰囲気にて、膜厚が５０ｎｍの熱酸化膜を形成した
試料も用意した。そして、それぞれの試料にて、ゲート
絶縁膜上に、３００ｎｍの厚さのＡｌ膜を堆積してパタ
ーン形成してゲート電極とした。また、基板裏面には、
上記した実施例１と同様に、Ｔｉ（５００ｎｍ）／Ｎｉ
（２００ｎｍ）を連続的に蒸着してオーミックメタル膜
６を形成してＭＯＳキャパシタを完成した。なお、この
ＭＯＳキャパシタの直径は、５００μｍである。
【００３９】このようにして作製したそれぞれのＭＯＳ
キャパシタに対して、図１に示すようにＣ−Ｖ測定器を
用いてＣ−Ｖ測定を行った。測定環境としては、ＨＰ４
２８０ＡおよびＨＰ４１４０ＢのＣ−Ｖ測定器を用い
て、測定条件は（ｄＶ）／（ｄｔ）＝０.１Ｖ／ｓｅ
ｃ．で行った。
キャパシタに対して、図１に示すようにＣ−Ｖ測定器を
用いてＣ−Ｖ測定を行った。測定環境としては、ＨＰ４
２８０ＡおよびＨＰ４１４０ＢのＣ−Ｖ測定器を用い
て、測定条件は（ｄＶ）／（ｄｔ）＝０.１Ｖ／ｓｅ
ｃ．で行った。
【００４０】図５は、この実験結果を示しており、Ｃ−
Ｖ測定より求められた界面準位密度Ｄｉｔのエネルギー
ポテンシャル分布が、各アニール条件に対してどのよう
な値をとるかを表すグラフである。図５に示す通り、９
００℃、Ｈ２Ｏ雰囲気で３０分間のアニールを行った試
料は、界面準位密度Ｄｉｔが伝導帯端から０.２ｅＶ付
近で５×１０１２（ｃｍ−２ｅＶ−１）となっており、
界面準位密度Ｄｉｔが非常に大きい。また、１０００
℃、Ｈ２雰囲気と１０００℃、Ｎ２雰囲気でアニールを
行った方が、界面準位密度Ｄｉｔは小さい。そして、９
００℃、Ｎ２雰囲気と１０００℃、Ｎ２雰囲気とでは、
１０００℃でＮ２アニールを行った方が界面準位密度Ｄ
ｉｔは小さい値を示した。以上の結果より、薄い熱酸化
膜に、ＣＶＤによる酸化膜を堆積した後に行うアニール
条件は、窒素やアルゴンなどの不活性ガスや水素などの
ガス雰囲気、特に窒素雰囲気中で行うことが効果的であ
ることが判った。また、温度については、９００℃と１
０００℃とでは、１０００℃の方がよい結果が得られ、
１０００℃以上でアニールを行った場合には、より界面
準位密度Ｄｉｔが低減されることが予想されるが、例え
ば酸化膜の融点は１６００℃であるので、アニール温度
の範囲を９００〜１６００℃とした。
Ｖ測定より求められた界面準位密度Ｄｉｔのエネルギー
ポテンシャル分布が、各アニール条件に対してどのよう
な値をとるかを表すグラフである。図５に示す通り、９
００℃、Ｈ２Ｏ雰囲気で３０分間のアニールを行った試
料は、界面準位密度Ｄｉｔが伝導帯端から０.２ｅＶ付
近で５×１０１２（ｃｍ−２ｅＶ−１）となっており、
界面準位密度Ｄｉｔが非常に大きい。また、１０００
℃、Ｈ２雰囲気と１０００℃、Ｎ２雰囲気でアニールを
行った方が、界面準位密度Ｄｉｔは小さい。そして、９
００℃、Ｎ２雰囲気と１０００℃、Ｎ２雰囲気とでは、
１０００℃でＮ２アニールを行った方が界面準位密度Ｄ
ｉｔは小さい値を示した。以上の結果より、薄い熱酸化
膜に、ＣＶＤによる酸化膜を堆積した後に行うアニール
条件は、窒素やアルゴンなどの不活性ガスや水素などの
ガス雰囲気、特に窒素雰囲気中で行うことが効果的であ
ることが判った。また、温度については、９００℃と１
０００℃とでは、１０００℃の方がよい結果が得られ、
１０００℃以上でアニールを行った場合には、より界面
準位密度Ｄｉｔが低減されることが予想されるが、例え
ば酸化膜の融点は１６００℃であるので、アニール温度
の範囲を９００〜１６００℃とした。
【００４１】なお、この実施例２では、熱酸化膜を１１
００℃、ウェットＨ２Ｏ雰囲気で形成したが、熱酸化膜
形成時の温度・雰囲気はこれに限定されるものではな
い。
００℃、ウェットＨ２Ｏ雰囲気で形成したが、熱酸化膜
形成時の温度・雰囲気はこれに限定されるものではな
い。
【００４２】［実施の形態］以下、本発明に係る炭化珪
素半導体装置の製造方法の詳細を図６〜図１０に示す実
施の形態に基づいて説明する。なお、本実施の形態は、
ＳｉＣ基板を用いて縦型のパワーＭＯＳＦＥＴを作製す
る場合に本発明を適用した例である。
素半導体装置の製造方法の詳細を図６〜図１０に示す実
施の形態に基づいて説明する。なお、本実施の形態は、
ＳｉＣ基板を用いて縦型のパワーＭＯＳＦＥＴを作製す
る場合に本発明を適用した例である。
【００４３】まず、図６に示すように、本実施の形態で
は、ｎ＋型ＳｉＣ基板１０の上に、例えば不純物濃度が
１×１０１４〜１×１０１８ｃｍ−３、厚さが数μｍ〜
１００μｍのｎ型ＳｉＣエピタキシャル領域１１を形成
したものを用いる。
は、ｎ＋型ＳｉＣ基板１０の上に、例えば不純物濃度が
１×１０１４〜１×１０１８ｃｍ−３、厚さが数μｍ〜
１００μｍのｎ型ＳｉＣエピタキシャル領域１１を形成
したものを用いる。
【００４４】次に、ｎ−型ＳｉＣエピタキシャル領域１
１の表面側から、例えば１００〜１０００℃の高温条件
でアルミニウム（Ａｌ）をイオン注入し、図７に示すよ
うなｐ−型ボディ領域１２を形成する。なお、このとき
の加速電圧は、例えば３０ｋｅＶ〜１０ＭｅＶ、総ドー
ズ量は例えば１×１０１２〜１×１０１６ｃｍ−２であ
る。
１の表面側から、例えば１００〜１０００℃の高温条件
でアルミニウム（Ａｌ）をイオン注入し、図７に示すよ
うなｐ−型ボディ領域１２を形成する。なお、このとき
の加速電圧は、例えば３０ｋｅＶ〜１０ＭｅＶ、総ドー
ズ量は例えば１×１０１２〜１×１０１６ｃｍ−２であ
る。
【００４５】続いて、上記工程で形成したｐ−型ボディ
領域１２の表面から、例えば１００〜１０００℃の高温
でリン（Ｐ）をイオン注入して、図７に示すようなｎ＋
型ソース領域１３を形成する。このときの加速電圧は、
例えば３０〜６００ｋｅＶ、総ドーズ量は例えば１×１
０１２〜１×１０１６ｃｍ−２である。そして、例えば
１０００〜１８００℃の熱処理を行い、注入した不純物
イオンを活性化させる。
領域１２の表面から、例えば１００〜１０００℃の高温
でリン（Ｐ）をイオン注入して、図７に示すようなｎ＋
型ソース領域１３を形成する。このときの加速電圧は、
例えば３０〜６００ｋｅＶ、総ドーズ量は例えば１×１
０１２〜１×１０１６ｃｍ−２である。そして、例えば
１０００〜１８００℃の熱処理を行い、注入した不純物
イオンを活性化させる。
【００４６】次いで、例えば常圧ＣＶＤ法により酸化膜
を成膜した後、この酸化膜をパターニングして、図８に
示すようなフィールド酸化膜を形成する。このパターニ
ングでは、ｎ−型エピタキシャル領域１１の表面の一部
（ｎ＋ソース領域１３とｐ−ボディ領域１２の一部）が
露出するようにする。
を成膜した後、この酸化膜をパターニングして、図８に
示すようなフィールド酸化膜を形成する。このパターニ
ングでは、ｎ−型エピタキシャル領域１１の表面の一部
（ｎ＋ソース領域１３とｐ−ボディ領域１２の一部）が
露出するようにする。
【００４７】次に、このＳｉＣ基板をＲＣＡ洗浄した
後、例えば１１００℃のドライ酸化により、図９に示す
ように、３０ｎｍ以下の膜厚の薄い熱酸化膜１５を形成
する。その後、例えば減圧ＣＶＤ法により、熱酸化膜１
５の上にポリシリコン膜１６を堆積させる。そして、こ
のポリシリコン膜１６を、例えば１１００℃のドライ酸
化により熱酸化することで、絶縁膜１７を形成する。こ
の結果、下地である熱酸化膜１５と絶縁膜１７とで所望
の膜厚のゲート絶縁膜１８が形成される。
後、例えば１１００℃のドライ酸化により、図９に示す
ように、３０ｎｍ以下の膜厚の薄い熱酸化膜１５を形成
する。その後、例えば減圧ＣＶＤ法により、熱酸化膜１
５の上にポリシリコン膜１６を堆積させる。そして、こ
のポリシリコン膜１６を、例えば１１００℃のドライ酸
化により熱酸化することで、絶縁膜１７を形成する。こ
の結果、下地である熱酸化膜１５と絶縁膜１７とで所望
の膜厚のゲート絶縁膜１８が形成される。
【００４８】その後、ＳｉＣ基板の上に、例えば減圧Ｃ
ＶＤ法によりポリシリコン膜を成膜し、このポリシリコ
ン膜をパターニングして図１０に示すようなゲート電極
１９を形成する。
ＶＤ法によりポリシリコン膜を成膜し、このポリシリコ
ン膜をパターニングして図１０に示すようなゲート電極
１９を形成する。
【００４９】次いで、例えば常圧ＣＶＤ法によりホウ素
燐シリカガラス（ＢＰＳＧ）を成膜して、図１０に示す
ような層間膜２０を形成する。
燐シリカガラス（ＢＰＳＧ）を成膜して、図１０に示す
ような層間膜２０を形成する。
【００５０】さらに、ＳｉＣ基板の裏面側に、図１０に
示すように、金属膜を蒸着してドレイン電極２１を形成
する。
示すように、金属膜を蒸着してドレイン電極２１を形成
する。
【００５１】さらに、層間膜２０をパターニングして、
ｎ＋ソース領域１３上の層間膜２０およびゲート絶縁膜
１８にコンタクトホールを形成する。そして、金属膜を
蒸着し、この金属膜のパターニングを行って、図１１に
示すようなソース電極２２を形成する。
ｎ＋ソース領域１３上の層間膜２０およびゲート絶縁膜
１８にコンタクトホールを形成する。そして、金属膜を
蒸着し、この金属膜のパターニングを行って、図１１に
示すようなソース電極２２を形成する。
【００５２】このようにして、本実施の形態に係るＳｉ
Ｃ縦型パワーＭＯＳＦＥＴを製造することができる。こ
のＳｉＣ縦型パワーＭＯＳＦＥＴは、熱酸化膜１５の膜
厚を３０ｎｍ以下と薄く抑えたことで界面準位密度Ｄｉ
ｔを十分に減らした良質なゲート絶縁膜／ＳｉＣ界面が
形成されている。その結果、トランジスタの移動度など
の半導体特性、および素子の信頼性を向上できる。ま
た、ＳｉＣと比較してポリシリコンの酸化速度は２００
倍以上速いため、ＳｉＯ２膜をすべてＳｉＣを熱酸化し
て形成させる場合に比べて工程の負荷を大幅に減らすこ
とができる。さらに、このような熱酸化膜１５とポリシ
リコン膜１６を酸化してなる絶縁膜１７とでなる二層構
造の酸化膜を形成することで、熱酸化膜の厚さを薄く抑
えられるため、熱酸化膜を厚く形成することで不純物高
濃度領域のシート抵抗が増大するという従来の問題点を
解決することができる。
Ｃ縦型パワーＭＯＳＦＥＴを製造することができる。こ
のＳｉＣ縦型パワーＭＯＳＦＥＴは、熱酸化膜１５の膜
厚を３０ｎｍ以下と薄く抑えたことで界面準位密度Ｄｉ
ｔを十分に減らした良質なゲート絶縁膜／ＳｉＣ界面が
形成されている。その結果、トランジスタの移動度など
の半導体特性、および素子の信頼性を向上できる。ま
た、ＳｉＣと比較してポリシリコンの酸化速度は２００
倍以上速いため、ＳｉＯ２膜をすべてＳｉＣを熱酸化し
て形成させる場合に比べて工程の負荷を大幅に減らすこ
とができる。さらに、このような熱酸化膜１５とポリシ
リコン膜１６を酸化してなる絶縁膜１７とでなる二層構
造の酸化膜を形成することで、熱酸化膜の厚さを薄く抑
えられるため、熱酸化膜を厚く形成することで不純物高
濃度領域のシート抵抗が増大するという従来の問題点を
解決することができる。
【００５３】以上、本実施の形態について説明したが、
上記の実施の形態の開示の一部をなす論述および図面は
この発明を限定するものであると理解するべきではな
い。この開示から当業者には様々な代替実施の形態、実
施例および運用技術が明らかとなろう。
上記の実施の形態の開示の一部をなす論述および図面は
この発明を限定するものであると理解するべきではな
い。この開示から当業者には様々な代替実施の形態、実
施例および運用技術が明らかとなろう。
【００５４】例えば、上記の実施の形態では、薄い熱酸
化膜１５を形成し、その上にポリシリコン膜１６を堆積
し、このポリシリコン膜１６を酸化することでゲート絶
縁膜１８を形成したが、例えば薄い熱酸化膜を形成し、
その上にＣＶＤ酸化膜を堆積して、さらにアニールする
ことでゲート絶縁膜を形成してもよい。また、薄い熱酸
化膜を形成し、その上に別の絶縁膜を堆積させてゲート
絶縁膜を形成してもよい。ＣＶＤ法には、熱ＣＶＤ法と
プラズマＣＶＤ法とがあるが、ここでいうＣＶＤ酸化膜
とは熱ＣＶＤ法およびプラズマＣＶＤ法のどちらを用い
て成膜することも可能である。
化膜１５を形成し、その上にポリシリコン膜１６を堆積
し、このポリシリコン膜１６を酸化することでゲート絶
縁膜１８を形成したが、例えば薄い熱酸化膜を形成し、
その上にＣＶＤ酸化膜を堆積して、さらにアニールする
ことでゲート絶縁膜を形成してもよい。また、薄い熱酸
化膜を形成し、その上に別の絶縁膜を堆積させてゲート
絶縁膜を形成してもよい。ＣＶＤ法には、熱ＣＶＤ法と
プラズマＣＶＤ法とがあるが、ここでいうＣＶＤ酸化膜
とは熱ＣＶＤ法およびプラズマＣＶＤ法のどちらを用い
て成膜することも可能である。
【００５５】また、薄い熱酸化膜を形成し、その上に他
の絶縁膜を堆積させる方法としては、一般にＰＶＤと呼
ばれる物理的気相成長法を用いてもよい。このＰＶＤ法
には、例えば真空蒸着、分子線エピタキシー、イオンプ
レーティング、スパッタ蒸着などがあり、Ａｌ２Ｏ３、
ＺｒＯ２やＨｆＯ２などを絶縁膜としてこれらのＰＶＤ
法を用いて堆積してもよい。もちろん薄い熱酸化膜を形
成し、その上に絶縁膜を堆積する手段としては他にもゾ
ルゲル法、液相含浸法などが考えられ、この限りではな
い。
の絶縁膜を堆積させる方法としては、一般にＰＶＤと呼
ばれる物理的気相成長法を用いてもよい。このＰＶＤ法
には、例えば真空蒸着、分子線エピタキシー、イオンプ
レーティング、スパッタ蒸着などがあり、Ａｌ２Ｏ３、
ＺｒＯ２やＨｆＯ２などを絶縁膜としてこれらのＰＶＤ
法を用いて堆積してもよい。もちろん薄い熱酸化膜を形
成し、その上に絶縁膜を堆積する手段としては他にもゾ
ルゲル法、液相含浸法などが考えられ、この限りではな
い。
【００５６】なお、炭化珪素（ＳｉＣ）には、３Ｃ−Ｓ
ｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣな
どの多くポリタイプがあるが、本発明において半導体基
板として使用する炭化珪素は、ＳｉＣであれば、例えば
Ｓｉ上に３Ｃ−ＳｉＣがある構造、６Ｈ−ＳｉＣや４Ｈ
−ＳｉＣの上に３Ｃ−ＳｉＣがある構造としてもよい。
ｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣな
どの多くポリタイプがあるが、本発明において半導体基
板として使用する炭化珪素は、ＳｉＣであれば、例えば
Ｓｉ上に３Ｃ−ＳｉＣがある構造、６Ｈ−ＳｉＣや４Ｈ
−ＳｉＣの上に３Ｃ−ＳｉＣがある構造としてもよい。
【００５７】また、上記の実施の形態では、本発明をＳ
ｉＣ縦型パワーＭＯＳＦＥＴに適用して説明したが、Ｉ
ＧＢＴ、ＭＯＳサイリスタ、バイポーラトランジスタな
どの電界効果トランジスタの製造にも勿論適用可能であ
ることはいうまでもない。
ｉＣ縦型パワーＭＯＳＦＥＴに適用して説明したが、Ｉ
ＧＢＴ、ＭＯＳサイリスタ、バイポーラトランジスタな
どの電界効果トランジスタの製造にも勿論適用可能であ
ることはいうまでもない。
【図１】本発明に係る実施例１で作製したＭＯＳキャパ
シタにＣ−Ｖ測定器を接続した状態を示す説明図であ
る。
シタにＣ−Ｖ測定器を接続した状態を示す説明図であ
る。
【図２】本発明に係る実施例１における界面準位密度Ｄ
ｉｔの酸化膜厚依存性を表したグラフである。
ｉｔの酸化膜厚依存性を表したグラフである。
【図３】本発明に係る実施例１における界面準位密度Ｄ
ｉｔの酸化膜厚依存性を表したグラフである。
ｉｔの酸化膜厚依存性を表したグラフである。
【図４】本発明に係る実施例１における界面準位密度Ｄ
ｉｔの酸化膜厚依存性を表したグラフである。
ｉｔの酸化膜厚依存性を表したグラフである。
【図５】本発明に係る実施例２における薄い熱酸化膜／
ＣＶＤ酸化膜構造の絶縁膜に対するアニール条件が界面
準位密度Ｄｉｔに及ぼす影響を表したグラフである。
ＣＶＤ酸化膜構造の絶縁膜に対するアニール条件が界面
準位密度Ｄｉｔに及ぼす影響を表したグラフである。
【図６】本発明に係る炭化珪素半導体装置の製造方法の
実施の形態における工程断面図である。
実施の形態における工程断面図である。
【図７】本発明に係る炭化珪素半導体装置の製造方法の
実施の形態における工程断面図である。
実施の形態における工程断面図である。
【図８】本発明に係る炭化珪素半導体装置の製造方法の
実施の形態における工程断面図である。
実施の形態における工程断面図である。
【図９】本発明に係る炭化珪素半導体装置の製造方法の
実施の形態における工程断面図である。
実施の形態における工程断面図である。
【図１０】本発明に係る炭化珪素半導体装置の製造方法
の実施の形態における工程断面図である。
の実施の形態における工程断面図である。
【図１１】本発明に係る炭化珪素半導体装置の製造方法
の実施の形態における工程断面図である。
の実施の形態における工程断面図である。
１１ ｎ−型エピタキシャル領域
１２ ｐ−ボディ領域
１３ ｎ＋ソース領域
１５ 熱酸化膜
１６ ポリシリコン膜
１７ 絶縁膜
１８ ゲート絶縁膜
１９ ゲート電極
Claims (5)
- 【請求項１】 炭化珪素半導体基板表面に熱酸化膜を形
成する工程と、 前記熱酸化膜の上に絶縁膜を形成する工程と、を備える
ことを特徴とする炭化珪素半導体装置の製造方法。 - 【請求項２】 前記絶縁膜を形成する工程は、ポリシリ
コン膜を堆積させた後、該ポリシリコン膜を酸化して形
成することを特徴とする請求項１記載の炭化珪素半導体
装置の製造方法。 - 【請求項３】 前記絶縁膜を形成する工程は、前記熱酸
化膜の上に化学気相成長法にてシリコン酸化膜を堆積さ
せた後、前記シリコン酸化膜に対して９００〜１６００
℃の範囲でアニールを施して形成することを特徴とする
請求項１記載の炭化珪素半導体装置の製造方法。 - 【請求項４】 前記熱酸化膜の厚さを、３０ｎｍ以下と
することを特徴とする請求項１乃至請求項３のいずれか
に記載された炭化珪素半導体装置の製造方法。 - 【請求項５】 前記アニールは、窒素、アルゴン、水素
などのガス雰囲気で行うことを特徴とする請求項３また
は請求項４に記載された炭化珪素半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041704A JP2003243653A (ja) | 2002-02-19 | 2002-02-19 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041704A JP2003243653A (ja) | 2002-02-19 | 2002-02-19 | 炭化珪素半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243653A true JP2003243653A (ja) | 2003-08-29 |
Family
ID=27782027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002041704A Pending JP2003243653A (ja) | 2002-02-19 | 2002-02-19 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003243653A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244180A (ja) * | 2004-01-27 | 2005-09-08 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2006269924A (ja) * | 2005-03-25 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体装置とその製造方法 |
| JP2007012684A (ja) * | 2005-06-28 | 2007-01-18 | Mitsubishi Electric Corp | 半導体装置とゲート酸化膜の製造方法 |
| WO2007086196A1 (ja) * | 2006-01-30 | 2007-08-02 | Sumitomo Electric Industries, Ltd. | 炭化珪素半導体装置の製造方法 |
| WO2007139146A1 (ja) * | 2006-05-31 | 2007-12-06 | Panasonic Corporation | 半導体装置およびその製造方法 |
| JP2008016650A (ja) * | 2006-07-06 | 2008-01-24 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| KR100966229B1 (ko) | 2007-06-08 | 2010-06-25 | 닛산 지도우샤 가부시키가이샤 | 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치 |
| JP2012039127A (ja) * | 2009-03-11 | 2012-02-23 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2012142598A (ja) * | 2012-03-21 | 2012-07-26 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
| US8716087B2 (en) | 2005-08-29 | 2014-05-06 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| WO2015045626A1 (ja) * | 2013-09-25 | 2015-04-02 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2015138960A (ja) * | 2014-01-24 | 2015-07-30 | ローム株式会社 | 半導体装置 |
| CN105118786A (zh) * | 2015-09-06 | 2015-12-02 | 国网智能电网研究院 | 一种碳化硅mosfet功率器件的制造方法 |
| JP2016157976A (ja) * | 2016-05-02 | 2016-09-01 | ローム株式会社 | 半導体装置 |
| JP2017139292A (ja) * | 2016-02-02 | 2017-08-10 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| KR20170113668A (ko) * | 2015-04-30 | 2017-10-12 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 반도체 초접합 전력 소자 및 그 제조방법 |
| JP2018174357A (ja) * | 2018-08-09 | 2018-11-08 | ローム株式会社 | 半導体装置 |
| CN111192921A (zh) * | 2019-08-14 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 |
| CN117116747A (zh) * | 2023-10-17 | 2023-11-24 | 深圳基本半导体有限公司 | 一种碳化硅晶片的预处理方法及碳化硅晶片 |
-
2002
- 2002-02-19 JP JP2002041704A patent/JP2003243653A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244180A (ja) * | 2004-01-27 | 2005-09-08 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP4691989B2 (ja) * | 2004-01-27 | 2011-06-01 | 富士電機システムズ株式会社 | 炭化けい素半導体素子の製造方法 |
| JP2006269924A (ja) * | 2005-03-25 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体装置とその製造方法 |
| JP2007012684A (ja) * | 2005-06-28 | 2007-01-18 | Mitsubishi Electric Corp | 半導体装置とゲート酸化膜の製造方法 |
| US8716087B2 (en) | 2005-08-29 | 2014-05-06 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| US8722497B2 (en) | 2005-08-29 | 2014-05-13 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| WO2007086196A1 (ja) * | 2006-01-30 | 2007-08-02 | Sumitomo Electric Industries, Ltd. | 炭化珪素半導体装置の製造方法 |
| WO2007139146A1 (ja) * | 2006-05-31 | 2007-12-06 | Panasonic Corporation | 半導体装置およびその製造方法 |
| JP2008016650A (ja) * | 2006-07-06 | 2008-01-24 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| KR100966229B1 (ko) | 2007-06-08 | 2010-06-25 | 닛산 지도우샤 가부시키가이샤 | 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치 |
| JP2012039127A (ja) * | 2009-03-11 | 2012-02-23 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2012142598A (ja) * | 2012-03-21 | 2012-07-26 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
| WO2015045626A1 (ja) * | 2013-09-25 | 2015-04-02 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9741799B2 (en) | 2013-09-25 | 2017-08-22 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| JP2015138960A (ja) * | 2014-01-24 | 2015-07-30 | ローム株式会社 | 半導体装置 |
| KR101962834B1 (ko) * | 2015-04-30 | 2019-03-27 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 반도체 초접합 전력 소자 및 그 제조방법 |
| KR20170113668A (ko) * | 2015-04-30 | 2017-10-12 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 반도체 초접합 전력 소자 및 그 제조방법 |
| CN107408574A (zh) * | 2015-04-30 | 2017-11-28 | 苏州东微半导体有限公司 | 一种半导体超级结功率器件及其制造方法 |
| JP2018505566A (ja) * | 2015-04-30 | 2018-02-22 | 蘇州東微半導体有限公司 | 半導体超接合パワーデバイス及びその製造方法 |
| US10411116B2 (en) | 2015-04-30 | 2019-09-10 | Suzhou Oriental Semiconductor Co., Ltd. | Semiconductor super-junction power device and manufacturing method therefor |
| CN107408574B (zh) * | 2015-04-30 | 2021-03-30 | 苏州东微半导体股份有限公司 | 一种半导体超级结功率器件及其制造方法 |
| CN105118786A (zh) * | 2015-09-06 | 2015-12-02 | 国网智能电网研究院 | 一种碳化硅mosfet功率器件的制造方法 |
| JP2017139292A (ja) * | 2016-02-02 | 2017-08-10 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2016157976A (ja) * | 2016-05-02 | 2016-09-01 | ローム株式会社 | 半導体装置 |
| JP2018174357A (ja) * | 2018-08-09 | 2018-11-08 | ローム株式会社 | 半導体装置 |
| CN111192921A (zh) * | 2019-08-14 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 |
| CN117116747A (zh) * | 2023-10-17 | 2023-11-24 | 深圳基本半导体有限公司 | 一种碳化硅晶片的预处理方法及碳化硅晶片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
| JP5603008B2 (ja) | 大きな反転層移動度を有するＳｉＣＭＯＳＦＥＴの形成方法 | |
| EP1463121B1 (en) | Semiconductor device and production method therefor | |
| JP2003243653A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| EP1523032B1 (en) | Method of production of a silicon carbide-oxide layered structure | |
| EP2740148B1 (en) | Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions | |
| JP2002261275A (ja) | Ｍｏｓデバイス | |
| WO2010038547A1 (ja) | 炭化珪素半導体装置 | |
| JP6945585B2 (ja) | ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法 | |
| JP2005166930A (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| US6559068B2 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
| JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US8524585B2 (en) | Method of manufacturing semiconductor device | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| TW201044587A (en) | Mosfet and method for manufacturing mosfet | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| JPH10112460A (ja) | 炭化ケイ素半導体装置の製造方法 | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| CN210156382U (zh) | 一种SiC基MOS器件 | |
| CN105161526A (zh) | 提高垂直导电结构 SiC MOSFET沟道迁移率的方法 | |
| Asaba et al. | Breakthrough in channel mobility limit of nitrided gate insulator for SiC DMOSFET with novel high-temperature N 2 annealing | |
| JP2022176673A (ja) | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040219 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040224 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20040622 Free format text: JAPANESE INTERMEDIATE CODE: A02 |