CN105161526A - 提高垂直导电结构 SiC MOSFET沟道迁移率的方法 - Google Patents

提高垂直导电结构 SiC MOSFET沟道迁移率的方法 Download PDF

Info

Publication number
CN105161526A
CN105161526A CN201510486185.6A CN201510486185A CN105161526A CN 105161526 A CN105161526 A CN 105161526A CN 201510486185 A CN201510486185 A CN 201510486185A CN 105161526 A CN105161526 A CN 105161526A
Authority
CN
China
Prior art keywords
sic
sicmosfet
channel mobility
sio
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510486185.6A
Other languages
English (en)
Other versions
CN105161526B (zh
Inventor
贾仁需
汪钰成
吕红亮
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinlian Power Technology Shaoxing Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510486185.6A priority Critical patent/CN105161526B/zh
Publication of CN105161526A publication Critical patent/CN105161526A/zh
Application granted granted Critical
Publication of CN105161526B publication Critical patent/CN105161526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Abstract

本发明实施例涉及一种提高垂直导电结构SiC?MOSFET沟道迁移率的方法,包括:在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区;在N-漂移区内经过注入工艺形成MOSFET的源区;对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化;RCA清洗,使得在所述外延表面形成Si界面结构;将所述SiC外延片在300℃氧气气氛中进行等离子体增强化学气相淀积PECVD预处理,将所述外延表面的Si界面结构氧化成SiO2界面层;在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层;制备多晶硅栅极和源、漏金属电极,从而形成所述垂直导电结构SiC?MOSFET。

Description

提高垂直导电结构 SiC MOSFET沟道迁移率的方法
技术领域
本发明涉及微电子技术领域,尤其涉及一种提高垂直导电结构SiCMOSFET沟道迁移率的方法。
背景技术
SiC以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料,并且具有远大于Si材料的功率器件品质因子。SiC功率器件金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)的研发始于20世纪90年代,其具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点,已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
然而,目前SiC功率MOS器件栅介质的主要材料为热氧化生成的SiO2,但SiC和SiO2的接触界面质量较差,高密度的界面态和界面粗糙导致器件沟道迁移率和导通电阻严重退化,甚至使基于SiC的器件的性能还达不到基于Si的器件的性能。虽然经工艺改进,在退火过程中通入氮化物成分,可以部分减少界面态,但对于氧化过程中SiC和SiO2界面处的C原子络合物问题不能根本性的解决,也使得SiC的沟道迁移率一直很低,严重制约着SiC功率器件的发展。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种提高垂直导电结构SiCMOSFET沟道迁移率的方法,能够抑制氧化过程中SiC和SiO2的接触界面C原子络合物产生的缺陷对界面态和迁移率的影响,从而提高器件的性能。
为实现上述目的,本发明提供了一种提高垂直导电结构SiCMOSFET沟道迁移率的方法,包括:
在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区;
在N-漂移区内经过注入工艺形成MOSFET的源区;
对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化;
RCA清洗,使得在所述外延表面形成Si界面结构;
将所述SiC外延片在300℃氧气气氛中进行等离子体增强化学气相淀积PECVD预处理,将所述外延表面的Si界面结构氧化成SiO2界面层;
在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层;
制备多晶硅栅极和源、漏金属电极,从而形成所述垂直导电结构SiCMOSFET。
优选的,所述对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化具体为:
在200℃的氧气气氛中,SiC外延片的外延表面进行紫外线处理,使所述SiC外延片的表面进行预氧化,形成SiO2和C的氧化物。
优选的,所述将所述SiC外延片在300℃氧气气氛中进行PECVD预处理具体为:
将所述SiC外延片放入PECVD设备中,在300℃下通入氧气60秒,将所述外延表面氧化成1-2nm的SiO2界面层。
进一步优选的,所述在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区具体为:
将所述N+SiC衬底置于外延设备中;
在1570℃,100mbar条件下进行外延层生长;其中,反应气体硅烷、丙烷,掺杂源为液氮;
持续一段反应时间,得到厚度为8-9μm,掺杂浓度为1×1015cm-3-2×1015cm-3的氮离子掺杂的N-外延层。
优选的,所述注入工艺包括:
N-漂移区上进行铝离子选择性注入,注入温度为650℃,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱;
在P阱区域内进行氮离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区。
进一步优选的,在形成N+源区之后还包括:
在P阱区域内进行铝离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+欧姆接触区。
优选的,所述在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层具体为:
在300℃下通入氧气和硅烷,采用PECVD的方法在所述SiO2界面层之上淀积100nm的SiO2层;
再在800℃的氧气气氛下进行退火,所述退火的时间为60分钟。
优选的,所述RCA清洗具体包括:
将所述SiC外延置于90℃的SPM溶液中清洗15分钟,冲去离子水;
在DHF溶液中清洗30秒,冲去离子水;
在70℃的SC1溶液中清洗10分钟,冲去离子水;
再在70℃的SC2溶液中清洗10分钟,冲去离子水,并甩干;
其中,所述SPM溶液为浓硫酸和过氧化氢的混合溶液;所述DHF溶液为浓度为0.5%-2%的氢氟酸溶液;所述SC1溶液为氨水、过氧化氢和去离子水的混合溶液;所述SC2为盐酸、过氧化氢和去离子水的混合溶液。
本发明实施例提供的提高垂直导电结构SiCMOSFET沟道迁移率的方法,通过栅氧之前进行紫外线氧化和RCA清洗,使SiC界面呈现Si界面结构,再采用PECVD预处理,将Si界面结构氧化成SiO2界面层,从而与后续工艺的栅氧化层形成良好的界面接触,同时将界面的C原子氧化形成气体排出,彻底解决了SiC和SiO2的接触界面C原子络合物产生的缺陷造成的界面态高和迁移率低的问题,能够有效的提高器件的性能。
附图说明
图1为本发明实施例提供的一种提高垂直导电结构SiCMOSFET功率器件沟道迁移率的方法流程图;
图2为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之一;
图3为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之二;
图4为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之三;
图5为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之四;
图6为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之五;
图7为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之六;
图8为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之七;
图9为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之八;
图10为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之九。
具体实施方式
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
首先需要说明的是,本发明实施例提供的提高垂直导电结构SiCMOSFET功率器件沟道迁移率的方法,可以用于各种垂直导电结构的SiCMOSFET的制程工艺中,具体可以包括但不限于:垂直双扩散金属氧化物半导体场效应管(verticaldouble-diffusedMOSFET,VDMOSFET)、垂直沟道V形槽金属氧化物半导体(vertical-channelV-grooveMOSFET,VVMOSFET)、U形槽金属氧化物半导体(U-shapedgrooveMOSFET,UMOSFET)等。虽然在本实施例下述具体工艺过程示意图中是以VDMOSFET为例进行说明,但并非限定本实施例提供的提高沟道迁移率的方法仅适用于VDMOSFET的工艺制程中。
图1为本发明实施例提供的提高垂直导电结构SiCMOSFET功率器件沟道迁移率的方法流程图。图2-图10为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图。下面以图1为例,并结合图2-图10,对本发明的提高垂直导电结构SiCMOSFET功率器件沟道迁移率的方法进行详细说明。
如图1所示,本发明实施例的提高垂直导电结构SiCMOSFET沟道迁移率的方法包括:
步骤110,在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区;
具体的,如图2所示,N+SiC衬底1上经过外延工艺形成N-漂移区2。
以N型VDMOS的制造工艺为例,外延工艺的具体工艺条件为:温度为1570℃,压力为100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。形成的N-漂移区的外延层厚度为8-9μm,掺杂浓度为1×1015cm-3~2×1015cm-3
步骤120,在N-漂移区内经过注入工艺形成MOSFET的源区;
具体的,在形成源区之前,首先需要形成阱区。
阱区的制备可以通过在氮离子掺杂的N-漂移层上进行多次铝离子选择性注入形成。其中,注入温度为650℃,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱3,如图3所示;
其具体工艺过程可以包括:通过低压热壁化学气相沉积法在SiC外延片表面沉积一层厚度为0.2μm的SiO2层,然后再沉积厚度为1μm的Al来作为P阱离子注入的阻挡层,通过光刻和刻蚀来形成P阱注入区;在650℃的环境温度下对P阱注入区进行四次Al离子注入,先后采用450keV、300keV、200keV和120keV的注入能量,将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的铝离子注入到P阱注入区,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱3;采用RCA清洗标准进行表面清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛中进行离子激活退火10min。
在形成P阱3之后,在P阱3内进行多次氮离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区4,如图4所示。
其具体工艺过程可以包括:通过低压热壁化学气相沉积法在碳化硅片正面沉积一层厚度为0.2μm的SiO2层,然后再沉积厚度为1μm的Al来作为N+源区离子注入的阻挡层,通过光刻和刻蚀来形成N+源区注入区;在650℃的环境温度下对N+源区注入区进行两次氮离子注入,先后采用80keV、30keV的注入能量,将注入剂量为3.9×1014cm-2、1.88×1014cm-2,注入到N+源区注入区,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区4;采用RCA清洗标准进行表面清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛围中进行离子激活退火10分钟。
在形成源区之后,还要在氮离子掺杂的N-漂移层上进行多次铝离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+欧姆接触区5,如图5所示。
其具体工艺过程可以包括:通过低压热壁化学气相沉积法在碳化硅片正面沉积一层厚度为0.2μm的SiO2层,然后再沉积厚度为1μm的Al来作为P+接触区离子注入的阻挡层,通过光刻和刻蚀来形成P+接触注入区;在650℃的环境温度下对P+接触区进行两次Al离子注入,先后90keV、30keV的注入能量,将注入剂量为1.88×1014cm-2、3.8×1014cm-2的铝离子,注入到P+欧姆接触区注入区,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+接触区5。
步骤130,对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化;
具体的,氧化温度为200℃,时间为10分钟,形成薄氧层6,如图6所示。
采用紫外线低温氧化对外延层表面进行处理,可以有效的控制氧化厚度,实现可控的外延表面的薄层氧化,以便于对SiC界面进行预处理,使SiC外延片的表面进行预氧化,形成SiO2和C的氧化物。其中C的氧化物包括CO和CO2,它们会以气态形式排出。因此SiC外延片的表面只留下薄层SiO2
步骤140,RCA清洗,使得在所述外延表面形成Si界面结构;
具体的,RCA清洗包括如下步骤:
A、将SiC外延置于90℃的SPM溶液中清洗15分钟,冲去离子水;
B、在DHF溶液中清洗30秒,冲去离子水;
C、在70℃的SC1溶液中清洗10分钟,冲去离子水;
D、再在70℃的SC2溶液中清洗10分钟,冲去离子水,并甩干;
其中,所述SPM溶液为浓硫酸和过氧化氢的混合溶液;所述DHF溶液为浓度为0.5%-2%的氢氟酸溶液;所述SC1溶液为氨水、过氧化氢和去离子水的混合溶液;所述SC2为盐酸、过氧化氢和去离子水的混合溶液。
步骤150,将所述SiC外延片在300℃氧气气氛中进行等离子体增强化学气相淀积(PECVD)预处理,将所述外延表面的Si界面结构氧化成SiO2界面层;
具体的,将SiC外延片放入PECVD设备中,在300℃下通入氧气60秒,将所述外延表面氧化成1-2nm的SiO2界面层。
步骤160,在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层;
具体的,在形成1-2nmSiO2界面层之后,在300℃下通入氧气的状态下再通入硅烷,沉积100nm的SiO2隔离介质7,如图7所示。随后,在氧气气氛下,800℃退火60分钟。最后通过光刻、刻蚀SiO2隔离介质7形成栅氧化层。
步骤170,制备多晶硅栅极;
具体的,用低压热壁化学气相沉积法在外延片表面沉积生长200nm的多晶硅,具体工艺条件可以是:温度为600-650℃,压强为60-80Pa,反应气体采用硅烷和磷化氢,载运气体采用氦气。
然后通过光刻、刻蚀保留住栅氧化层上的多晶硅,形成掺杂浓度为5×1019cm-3,厚度为200nm的多晶硅栅8,具体如图8所示。
步骤180,制备源极金属电极;
具体的,如图9所示,在N+以及P+欧姆接触区域沉积300nm/100nm的Al/Ti合金,形成源极金属电极9。
步骤190,制备漏极金属电极,形成垂直导电结构SiCMOSFET。
具体的,如图10所示。在衬底背面沉积300nm/100nm的Al/Ti合金作为漏极金属电极10。
最后,在1100±50℃温度下,氮气气氛中对样品退火3分钟形成电极的欧姆接触。由此形成垂直导电结构SiCMOSFET。
本发明所提供的方法,在栅氧淀积前,采用紫外线低温氧化对外延层表面进行处理,可以有效的控制氧化厚度,并通过RCA清洗使SiC界面出现完整的Si面结构。随后在O离子气氛下对SiC表面的Si界面结构进行预处理,氧化生成1-2nm的SiO2界面层,作为SiC与SiO2界面,能够与后续工艺制备的栅氧化层形成良好的界面接触,同时将界面的C原子氧化形成气体排出,由此解决了传统高温氧化工艺制备栅氧化层所带来的SiC和SiO2的接触界面中C原子络合物引起的界面态高,载流子迁移率低的问题,本发明提供的方法,能够有效的提高器件的性能。
专业人员应该还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,所述方法包括:
在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区;
在N-漂移区内经过注入工艺形成MOSFET的源区;
对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化;
RCA清洗,使得在所述外延表面形成Si界面结构;
将所述SiC外延片在300℃氧气气氛中进行等离子体增强化学气相淀积PECVD预处理,将所述外延表面的Si界面结构氧化成SiO2界面层;
在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层;
制备多晶硅栅极和源、漏金属电极,从而形成所述垂直导电结构SiCMOSFET。
2.根据权利要求1所述的提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,所述对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化具体为:
在200℃的氧气气氛中,SiC外延片的外延表面进行紫外线处理,使所述SiC外延片的表面进行预氧化,形成SiO2和C的氧化物。
3.根据权利要求1所述的提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,所述将所述SiC外延片在300℃氧气气氛中进行PECVD预处理具体为:
将所述SiC外延片放入PECVD设备中,在300℃下通入氧气60秒,将所述外延表面氧化成1-2nm的SiO2界面层。
4.根据权利要求1所述的提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,所述在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区具体为:
将所述N+SiC衬底置于外延设备中;
在1570℃,100mbar条件下进行外延层生长;其中,反应气体硅烷、丙烷,掺杂源为液氮;
持续一段反应时间,得到厚度为8-9μm,掺杂浓度为1×1015cm-3-2×1015cm-3的氮离子掺杂的N-外延层。
5.根据权利要求1所述的提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,所述注入工艺包括:
N-漂移区上进行铝离子选择性注入,注入温度为650℃,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱;
在P阱区域内进行氮离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区。
6.根据权利要求5所述的提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,在形成N+源区之后还包括:
在P阱区域内进行铝离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+欧姆接触区。
7.根据权利要求1所述的提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,所述在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层具体为:
在300℃下通入氧气和硅烷,采用PECVD的方法在所述SiO2界面层之上淀积100nm的SiO2层;
再在800℃的氧气气氛下进行退火,所述退火的时间为60分钟。
8.根据权利要求1所述的提高垂直导电结构SiCMOSFET沟道迁移率的方法,其特征在于,所述RCA清洗具体包括:
将所述SiC外延置于90℃的SPM溶液中清洗15分钟,冲去离子水;
在DHF溶液中清洗30秒,冲去离子水;
在70℃的SC1溶液中清洗10分钟,冲去离子水;
再在70℃的SC2溶液中清洗10分钟,冲去离子水,并甩干;
其中,所述SPM溶液为浓硫酸和过氧化氢的混合溶液;所述DHF溶液为浓度为0.5%-2%的氢氟酸溶液;所述SC1溶液为氨水、过氧化氢和去离子水的混合溶液;所述SC2为盐酸、过氧化氢和去离子水的混合溶液。
CN201510486185.6A 2015-08-07 2015-08-07 提高垂直导电结构SiC MOSFET沟道迁移率的方法 Active CN105161526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510486185.6A CN105161526B (zh) 2015-08-07 2015-08-07 提高垂直导电结构SiC MOSFET沟道迁移率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510486185.6A CN105161526B (zh) 2015-08-07 2015-08-07 提高垂直导电结构SiC MOSFET沟道迁移率的方法

Publications (2)

Publication Number Publication Date
CN105161526A true CN105161526A (zh) 2015-12-16
CN105161526B CN105161526B (zh) 2017-12-01

Family

ID=54802340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510486185.6A Active CN105161526B (zh) 2015-08-07 2015-08-07 提高垂直导电结构SiC MOSFET沟道迁移率的方法

Country Status (1)

Country Link
CN (1) CN105161526B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711208A (zh) * 2016-12-29 2017-05-24 西安电子科技大学 一种碳化硅纵向绝缘栅双极型晶体管及制备方法
CN114551600A (zh) * 2022-02-22 2022-05-27 苏州龙驰半导体科技有限公司 半导体器件的制作方法和半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841436B2 (en) * 2001-10-15 2005-01-11 Denso Corporation Method of fabricating SiC semiconductor device
US20050215066A1 (en) * 2004-03-15 2005-09-29 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
CN102779852A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841436B2 (en) * 2001-10-15 2005-01-11 Denso Corporation Method of fabricating SiC semiconductor device
US20050215066A1 (en) * 2004-03-15 2005-09-29 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
CN102779852A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711208A (zh) * 2016-12-29 2017-05-24 西安电子科技大学 一种碳化硅纵向绝缘栅双极型晶体管及制备方法
CN114551600A (zh) * 2022-02-22 2022-05-27 苏州龙驰半导体科技有限公司 半导体器件的制作方法和半导体器件

Also Published As

Publication number Publication date
CN105161526B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN105161539B (zh) 碳化硅mosfet器件及其制作方法
CN102244099B (zh) 外延沟道的SiCIEMOSFET器件及制备方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
JP5584823B2 (ja) 炭化珪素半導体装置
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
JP2010245389A (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2006210818A (ja) 半導体素子およびその製造方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN102142369A (zh) 一种改善SiC器件性能的方法
CN112038408A (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN102184964B (zh) N沟道积累型SiC IEMOSFET器件的制备方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
US20200161442A1 (en) Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN105280503A (zh) 提高横向导电结构SiC MOSFET沟道迁移率的方法
CN107785258A (zh) 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN105097937B (zh) 一种横向导电结构 SiC MOSFET 功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220602

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 710071 Taibai South Road, Yanta District, Xi'an, Shaanxi Province, No. 2

Patentee before: XIDIAN University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231219

Address after: Room 203-18, Building 1, No. 1433 Renmin East Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province, 312035

Patentee after: Xinlian Power Technology (Shaoxing) Co.,Ltd.

Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.