CN114551600A - 半导体器件的制作方法和半导体器件 - Google Patents
半导体器件的制作方法和半导体器件 Download PDFInfo
- Publication number
- CN114551600A CN114551600A CN202210165013.9A CN202210165013A CN114551600A CN 114551600 A CN114551600 A CN 114551600A CN 202210165013 A CN202210165013 A CN 202210165013A CN 114551600 A CN114551600 A CN 114551600A
- Authority
- CN
- China
- Prior art keywords
- layer
- sio
- metal oxide
- predetermined metal
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 88
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 88
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 80
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 80
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 80
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 80
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000000137 annealing Methods 0.000 claims description 47
- 239000007789 gas Substances 0.000 claims description 19
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 150000002602 lanthanoids Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 230000005527 interface trap Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 description 17
- 239000012535 impurity Substances 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000311 lanthanide oxide Inorganic materials 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- -1 lanthanide silicates Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供了一种半导体器件的制作方法和半导体器件，该制作方法包括：提供基底，基底包括SiC层、位于SiC层表面上的P型外延层以及位于P型外延层上间隔设置的两个N+区；在两个N+区之间的P型外延层的裸露表面上形成预定金属氧化物层；在预定金属氧化物层的裸露表面上形成SiO2层；在SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。该方法通过在基底和SiO2层之间沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法和半导体器件。
背景技术
SiC是重要的宽禁带半导体材料，在功率半导体器件中有重要的应用。然而，由于导带边缘附近的大量界面态，其器件场效应迁移率仅为50cm2/Vs，比其体材料迁移率低约1.5个数量级，这极大地限制了SiC器件的性能。SiC/SiO2界面态密度比经典的Si/SiO2界面态密度高2个数量级以上。
如图1所示，传统的热氧化制作SiC栅介质层方法，由于C的存在，热氧化过程的化学反应过程复杂，会产生C，CO，SiO等副产物，当它们无法及时扩散离开栅氧化层时，会在栅氧内形成碳簇等杂质和缺陷，影响SiO2层和SiC/SiO2界面的质量，使得SiC MOSFET的沟道迁移率极低，很难超过50cm2/Vs，降低了SiC MOSFET的沟道性能。事实上工艺过程中超过750℃的高温工艺都会氧化SiC形成的C簇缺陷，导致电子迁移率低。
因此，亟需一种提升半导体器件的沟道迁移率的方案。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件的制作方法和半导体器件，以解决现有技术中半导体器件的沟道迁移率低的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，所述制作方法包括：提供基底，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，所述预定金属氧化物可以与SiO2反应形成硅酸盐；在所述预定金属氧化物层的裸露表面上形成SiO2层；在所述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。
进一步地，在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，包括：将所述基底放置在分子束外延设备的腔体中；向所述分子束外延设备的腔体中通入气态金属和包括氧气的反应气体，以在所述基底上沉积所述预定金属氧化物层；对形成有预定金属氧化物层的结构进行退火。
进一步地，所述气态金属为镧系元素。
进一步地，在所述基底上沉积所述预定金属氧化物层的过程中，所述分子束外延设备的腔体内的气压为1e-6～10e-6Torr之间，所述基底的温度在300～370℃之间。
进一步地，所述预定金属氧化物层的厚度在1～5nm之间，所述预定金属氧化物层的介电常数在15～30之间。
进一步地，对形成有预定金属氧化物层的结构进行退火的过程中，所述分子束外延设备的腔体内的温度在380～420℃之间，所述退火的时间在8～12分钟。
进一步地，所述SiO2层厚度在3～60nm之间。
进一步地，在所述预定金属氧化物层的裸露表面上形成SiO2层后，所述方法还包括：对形成有SiO2层的结构在N2O气体环境进行退火；对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火。
进一步地，对形成有SiO2层的结构在N2O气体环境进行退火的过程中，所述退火的过程的温度在630～670℃之间，所述退火的时间在25～35秒。
进一步地，对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火的过程中，所述二次退火的过程的温度在630～670℃之间，所述二次退火的时间在25～35分钟，所述N2和H2混合气体中，H2的体积占比为5～10％。
根据本发明实施例的另一方面，还提供了一种半导体器件，包括基底、预定金属氧化物层、SiO2层以及多晶硅栅极，其中，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；所述预定金属氧化物层位于两个所述N+区之间的所述P型外延层的远离所述SiC层的表面上；所述SiO2层位于所述预定金属氧化物层的远离所述P型外延层的表面上；所述多晶硅栅极位于所述SiO2层的远离预定金属氧化物层的表面上。
应用本申请的技术方案，首先，提供基底，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；之后，在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，所述预定金属氧化物可以与SiO2反应形成硅酸盐；然后，在所述预定金属氧化物层的裸露表面上形成SiO2层；最后，在所述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。本申请通过在基底上沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，影响SiO2层和SiO2/SiC界面的质量，因此，形成预定金属氧化物层降低了SiC沟道中的缺陷，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中的半导体器件结构示意图；
图2示出了本申请的一种典型实施例中的半导体器件结构示意图；
图3示出了本申请的一种具体实施例中的半导体器件结构示意图。
其中，上述附图包括以下附图标记：
10、基底；20、预定金属氧化物层；30、SiO2层；40、栅极；50、SiO2薄层；101、SiC层；102、P型外延层；103、N+区。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中半导体器件的沟道迁移率低，为了解决如上问题，本申请提供了一种半导体器件的制作方法和半导体器件。
本申请的一种典型实施例中，提供了一种半导体器件的制作方法，如图2所示，上述制作方法包括：提供基底10，上述基底包括SiC层101、位于上述SiC层101表面上的P型外延层102以及位于上述P型外延层102上间隔设置的两个N+区103；在两个上述N+区103之间的上述P型外延层102的裸露表面上形成预定金属氧化物层20，上述预定金属氧化物可以与SiO2反应形成硅酸盐；在上述预定金属氧化物层20的裸露表面上形成SiO2层30；在上述SiO2层30的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极40。
上述半导体器件的制作方法中，首先，提供基底，上述基底包括SiC层、位于上述SiC层表面上的P型外延层以及位于上述P型外延层上间隔设置的两个N+区；之后，在两个上述N+区之间的上述P型外延层的裸露表面上形成预定金属氧化物层，上述预定金属氧化物可以与SiO2反应形成硅酸盐；然后，在上述预定金属氧化物层的裸露表面上形成SiO2层；最后，在上述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。该方法通过在基底上沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，影响SiO2层和SiO2/SiC界面的质量，因此，形成预定金属氧化物层降低了SiC沟道中的缺陷，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。
实际应用当中，上述基底中的上述SiC层可以是(0001)晶向，N型，在上述P型外延层上可以采用离子注入，以及高温扩散/退火的方法形成N+区，可以在上述N+区上通过物理气相沉积法(PVD)沉积欧姆接触金属形成源极和漏极。由于通过离子注入掺杂的方式制备的源漏极区域已经经过高温退火，杂质被激活，所以无需利用氧化过程中对杂质离子做进一步的退火。
本申请的一种实施例中，在两个上述N+区之间的上述P型外延层的裸露表面上形成预定金属氧化物层，包括：将上述基底放置在分子束外延设备的腔体中；向上述分子束外延设备的腔体中通入气态金属和包括氧气的反应气体，以在上述基底上沉积上述预定金属氧化物层；对形成有预定金属氧化物层的结构进行退火。分子束外延在超真空环境中，故能够生长出质量较高的材料，而且，分子束外延生长的温度低，可以降低界面上的热膨胀引起的晶格失配和基底杂质对预定金属氧化物层的自掺杂扩散的影响，另外，对形成有预定金属氧化物层的结构进行退火，可以移除氧化层中的缺陷，提高预定金属氧化物层的质量。
实际的应用中，形成上述预定金属氧化物层还可以采用原子层沉积法，本领域专业人员可以根据实际需求进行选择。
本申请的另一种实施例中，上述气态金属为镧系元素。气态镧源与氧气等反应气体通入分子束外延设备的腔体中，在基底上形成镧系氧化物层，镧系氧化物可以与SiO2反应形成镧系硅酸盐，进一步避免了SiO2层陷阱及SiO2/SiC界面陷阱的产生。实际应用中，上述气态金属还可以是铪元素。本申请的一种具体实施例中，上述气态镧源可以在1700℃下蒸发得到，通过包括氧气的反应气体输送进超高真空度分子束外延(MBE)设备中，在基底上沉积的上述镧系氧化物可以是La2O3，La2O3与SiO2反应形成LaSiOx，从而阻止SiO2界面层的形成，从而降低SiC沟道中的缺陷，进而能够提高半导体器件沟道迁移率。为了形成质量更好的预定金属氧化物层，本申请的另一种实施例中，在上述基底上沉积上述预定金属氧化物层的过程中，上述分子束外延设备的腔体内的气压为1e-6～10e-6Torr之间，上述基底的温度在300～370℃之间。实际应用中，采用原子层沉积法腔体的气压可以是大气压。
本申请的又一种实施例中，上述预定金属氧化物层的厚度在1～5nm之间，上述预定金属氧化物层的介电常数在15～30之间。上述预定金属氧化物的厚度可以通过生长工艺来控制，厚度为1～5nm的上述预定金属氧化物能够充分与SiC表面形成的SiO2反应，阻止界面层的形成。不同预定金属氧化物的介电常数不同，上述预定金属氧化物的介电常数在15～30之间，高于传统的SiO2材料，从而可以在保持栅电容不变的同时，增加栅介质的物理厚度，实现栅漏电流的降低和器件可靠性的提高。
为了更进一步提高预定金属氧化物层的质量，本申请的再一种实施例中，对形成有预定金属氧化物层的结构进行退火的过程中，上述分子束外延设备的腔体内的温度在380～420℃之间，上述退火的时间在8～12分钟。
本申请的另一种实施例中，上述SiO2层厚度在3～60nm之间。SiO2层作为栅氧化层的主体结构，过薄时容易发生量子遂穿效应从而影响器件寿命，而过厚时形成的缺陷较多，另外，栅氧化层厚度也和器件设计相关。
实际应用中，形成上述SiO2层可以采用等离子增强原子层沉积或电场增强等离子体增强原子层沉积，本领域专业人员可以根据实际需求进行选择。
在形成上述SiO2层过程中，SiC衬底温度维持在300～370℃之间，低的沉积温度不会氧化SiC，也不会产生额外的杂质和缺陷。
本申请的又一种实施例中，在上述预定金属氧化物层的裸露表面上形成SiO2层后，上述方法还包括：对形成有SiO2层的结构在N2O气体环境进行退火；对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火。在N2O气氛退火，退火速度快并且可以明显改善Si/SiO2界面态，N2的稳定性和H2的弱还原性可以钝化界面态，故而采用两步退火工艺，能够进一步降低界面缺陷。
为了降低SiO2中C等杂质元素含量以及空位缺陷，本申请的再一种实施例中，对形成有SiO2层的结构在N2O气体环境进行退火的过程中，上述退火的过程的温度在630～670℃之间，上述退火的时间在25～35秒。
为了钝化界面态，减少预定金属氧化物与SiO2反应形成的偶极子，降低器件阈值电压的移动，本申请的另一种实施例中，对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火的过程中，上述二次退火的过程的温度在630～670℃之间，上述二次退火的时间在25～35分钟，上述N2和H2混合气体中，H2的体积占比为5～10％。
本申请的另一种具体实施例中，由于SiC表面会形成一定厚度的自然氧化层，该氧化层存在大量杂质与缺陷，可以通过RCA标准清洗法对上述基底进行表面清洗，以去除上述基底表面的颗粒物质和金属离子。将处理后的上述基底放入超高真空度分子束外延(MBE)设备中，在300℃的条件下使其表面淀积厚度为0.5～1nm的SiO2薄层，该氧化层可以阻止杂质对SiC表面的污染，以及氧向SiC表面的扩散，从而避免外部缺陷和杂质在SiC表面形成界面态降低迁移率。
实际应用当中，上述半导体器件的制作过程中，形成各层的反应过程均在低温下进行，都不高于750℃的高温，因此，避免了后续工艺中杂质和缺陷向SiC沟道的扩散以及SiC的氧化，保证了SiC沟道质量，更进一步提高了器件的沟道迁移率。
本申请的另一种典型实施例中，还提供了一种半导体器件，包括基底、预定金属氧化物层、SiO2层以及多晶硅栅极，其中，上述基底包括SiC层、位于上述SiC层表面上的P型外延层以及位于上述P型外延层上间隔设置的两个N+区；上述预定金属氧化物层位于两个上述N+区之间的上述P型外延层的远离上述SiC层的表面上；上述SiO2层位于上述预定金属氧化物层的远离上述P型外延层的表面上；上述多晶硅栅极位于上述SiO2层的远离预定金属氧化物层的表面上。
上述半导体器件，包括基底、预定金属氧化物层、SiO2层以及多晶硅栅极，该器件通过在基底上沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，影响SiO2层和SiO2/SiC界面的质量，因此，形成预定金属氧化物层降低了SiC沟道中的缺陷，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。
本申请的一种实施例中，上述预定金属氧化物层的厚度在1～5nm之间，上述预定金属氧化物层的介电常数在15～30之间。上述预定金属氧化物的厚度可以通过生长工艺来控制，厚度为1～5nm的上述预定金属氧化物能够充分与SiC表面形成的SiO2反应，阻止界面层的形成。不同预定金属氧化物的介电常数不同，上述预定金属氧化物的介电常数在15～30之间，高于传统的SiO2材料，从而可以在保持栅电容不变的同时，增加栅介质的物理厚度，实现栅漏电流的降低和器件可靠性的提高。
本申请的另一种实施例中，上述SiO2层厚度在3～60nm之间。SiO2层作为栅氧化层的主体结构，过薄时容易发生量子遂穿效应从而影响器件寿命，而过厚时形成的缺陷较多，另外，栅氧化层厚度也和器件设计相关。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例与对比例对本申请的技术方案进行详细说明。
实施例
该实施例中的半导体器件的制作方法包括以下过程：
如图3所示，提供基底10，上述基底包括SiC层101、位于上述SiC层101表面上的P型外延层102以及位于上述P型外延层102上间隔设置的两个N+区103；
通过RCA标准清洗法对上述基底10进行表面清洗；
将处理后的上述基底10放入超高真空度分子束外延(MBE)设备中，在300℃的条件下使其表面淀积厚度为0.5～1nm的SiO2薄层50；
在1700℃下蒸发得到气态镧源，通过包括氧气的反应气体输送进超高真空度分子束外延(MBE)设备中，以在上述SiO2薄层50上沉积1～5nm厚度的上述预定金属氧化物层20，上述预定金属氧化物层20可以是La2O3，La2O3与SiO2反应形成LaSiOx，上述腔体内的气压为1e-6～10e-6Torr之间，上述基底的温度在300～370℃之间；
对形成有预定金属氧化物层20的结构在380～420℃之间地腔体环境中退火8～12分钟；
采用等离子增强原子层沉积或电场增强等离子体增强原子层沉积在上述预定金属氧化物层20的裸露表面沉积厚度为3～60nm之间的SiO2层30，SiC衬底温度维持在300～370℃之间；
在N2O气体环境的腔体环境中对形成有SiO2层30的结构进行退火，上述退火的过程的温度在630～670℃之间，上述退火的时间在25～35秒；
对形成有SiO2层30的结构在N2和H2混合气体环境进行二次退火，上述二次退火的过程的温度在630～670℃之间，上述二次退火的时间在25～35分钟，上述N2和H2混合气体中，H2的体积占比为5～10％；
在上述SiO2层30的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极40。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的半导体器件的制作方法中，首先，提供基底，上述基底包括SiC层、位于上述SiC层表面上的P型外延层以及位于上述P型外延层上间隔设置的两个N+区；之后，在两个上述N+区之间的上述P型外延层的裸露表面上形成预定金属氧化物层，上述预定金属氧化物可以与SiO2反应形成硅酸盐；然后，在上述预定金属氧化物层的裸露表面上形成SiO2层；最后，在上述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。该方法通过在基底上沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，影响SiO2层和SiO2/SiC界面的质量，因此，形成预定金属氧化物层降低了SiC沟道中的缺陷，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。
2)、本申请的半导体器件，包括基底、预定金属氧化物层、SiO2层以及多晶硅栅极，该器件通过在基底上沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，影响SiO2层和SiO2/SiC界面的质量，因此，形成预定金属氧化物层降低了SiC沟道中的缺陷，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (11)
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
提供基底，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；
在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，所述预定金属氧化物可以与SiO2反应形成硅酸盐；
在所述预定金属氧化物层的裸露表面上形成SiO2层；
在所述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。
2.根据权利要求1所述的方法，其特征在于，在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，包括：
将所述基底放置在分子束外延设备的腔体中；
向所述分子束外延设备的腔体中通入气态金属和包括氧气的反应气体，以在所述基底上沉积所述预定金属氧化物层；
对形成有预定金属氧化物层的结构进行退火。
3.根据权利要求2所述的方法，其特征在于，所述气态金属为镧系元素。
4.根据权利要求2所述的方法，其特征在于，在所述基底上沉积所述预定金属氧化物层的过程中，所述分子束外延设备的腔体内的气压为1e-6～10e-6Torr之间，所述基底的温度在300～370℃之间。
5.根据权利要求2所述的方法，其特征在于，所述预定金属氧化物层的厚度在1～5nm之间，所述预定金属氧化物层的介电常数在15～30之间。
6.根据权利要求2所述的方法，其特征在于，对形成有预定金属氧化物层的结构进行退火的过程中，所述分子束外延设备的腔体内的温度在380～420℃之间，所述退火的时间在8～12分钟。
7.根据权利要求1所述的方法，其特征在于，所述SiO2层厚度在3～60nm之间。
8.根据权利要求1所述的方法，其特征在于，在所述预定金属氧化物层的裸露表面上形成SiO2层后，所述方法还包括：
对形成有SiO2层的结构在N2O气体环境进行退火；
对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火。
9.根据权利要求8所述的方法，其特征在于，对形成有SiO2层的结构在N2O气体环境进行退火的过程中，所述退火的过程的温度在630～670℃之间，所述退火的时间在25～35秒。
10.根据权利要求8所述的方法，其特征在于，对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火的过程中，所述二次退火的过程的温度在630～670℃之间，所述二次退火的时间在25～35分钟，所述N2和H2混合气体中，H2的体积占比为5～10％。
11.一种半导体器件，其特征在于，包括：
基底，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；
预定金属氧化物层，位于两个所述N+区之间的所述P型外延层的远离所述SiC层的表面上；
SiO2层，位于所述预定金属氧化物层的远离所述P型外延层的表面上；
多晶硅栅极，位于所述SiO2层的远离预定金属氧化物层的表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210165013.9A CN114551600A (zh) | 2022-02-22 | 2022-02-22 | 半导体器件的制作方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210165013.9A CN114551600A (zh) | 2022-02-22 | 2022-02-22 | 半导体器件的制作方法和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114551600A true CN114551600A (zh) | 2022-05-27 |
Family
ID=81677383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210165013.9A Pending CN114551600A (zh) | 2022-02-22 | 2022-02-22 | 半导体器件的制作方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114551600A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002029874A2 (en) * | 2000-10-03 | 2002-04-11 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o |
| US20050023628A1 (en) * | 2001-01-26 | 2005-02-03 | Yoshihide Senzaki | Multilayer high k dielectric films and method of making the same |
| US20120187420A1 (en) * | 2010-03-04 | 2012-07-26 | International Business Machines Corporation | Structure and method to make replacement metal gate and contact metal |
| CN103930973A (zh) * | 2011-06-27 | 2014-07-16 | 科锐 | 用于制造沟道迁移率增强的半导体器件的湿法化学法 |
| CN105161526A (zh) * | 2015-08-07 | 2015-12-16 | 西安电子科技大学 | 提高垂直导电结构 SiC MOSFET沟道迁移率的方法 |
| US20170104072A1 (en) * | 2014-07-07 | 2017-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| CN109037332A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
-
2022
- 2022-02-22 CN CN202210165013.9A patent/CN114551600A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002029874A2 (en) * | 2000-10-03 | 2002-04-11 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o |
| US20050023628A1 (en) * | 2001-01-26 | 2005-02-03 | Yoshihide Senzaki | Multilayer high k dielectric films and method of making the same |
| US20120187420A1 (en) * | 2010-03-04 | 2012-07-26 | International Business Machines Corporation | Structure and method to make replacement metal gate and contact metal |
| CN103930973A (zh) * | 2011-06-27 | 2014-07-16 | 科锐 | 用于制造沟道迁移率增强的半导体器件的湿法化学法 |
| US20170104072A1 (en) * | 2014-07-07 | 2017-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| CN105161526A (zh) * | 2015-08-07 | 2015-12-16 | 西安电子科技大学 | 提高垂直导电结构 SiC MOSFET沟道迁移率的方法 |
| CN109037332A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113196499B (zh) | 垂直碳化硅功率mosfet和igbt及其制造方法 | |
| US6559068B2 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
| CN106920833B (zh) | 半导体器件及其制造方法 | |
| JP5910965B2 (ja) | トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| US8932926B2 (en) | Method for forming gate oxide film of sic semiconductor device using two step oxidation process | |
| JP5266996B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US4987095A (en) | Method of making unpinned oxide-compound semiconductor structures | |
| CN116153789B (zh) | 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 | |
| WO2024051166A1 (zh) | 一种半导体器件及其制作方法 | |
| WO2024050865A1 (zh) | 一种垂直型氧化镓晶体管及其制备方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| CN114551600A (zh) | 半导体器件的制作方法和半导体器件 | |
| Liu et al. | Electrical Properties of Boron-Doped Diamond MOSFETs With Ozone as Oxygen Precursor for Al $ _ {\text {2}} $ O $ _ {\text {3}} $ Deposition | |
| JP2005268507A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP6968404B2 (ja) | Ｉｉｉ族窒化物半導体装置とその製造方法 | |
| CN111326590A (zh) | 半导体装置及其制造方法 | |
| JP7396922B2 (ja) | 窒化物半導体装置の製造方法 | |
| CN113921613B (zh) | 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法 | |
| WO2021214933A1 (ja) | 半導体装置の製造方法 | |
| US20230084127A1 (en) | Semiconductor device manufacturing method | |
| CN108417488B (zh) | 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法 | |
| CN117711940A (zh) | 一种增强型hemt器件结构及其制作方法 | |
| CN117334732A (zh) | 一种具有高k介质层的平面碳化硅mosfet及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |