JP7396922B2 - 窒化物半導体装置の製造方法 - Google Patents
窒化物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7396922B2 JP7396922B2 JP2020022622A JP2020022622A JP7396922B2 JP 7396922 B2 JP7396922 B2 JP 7396922B2 JP 2020022622 A JP2020022622 A JP 2020022622A JP 2020022622 A JP2020022622 A JP 2020022622A JP 7396922 B2 JP7396922 B2 JP 7396922B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- nitride semiconductor
- semiconductor layer
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000004767 nitrides Chemical class 0.000 title claims description 87
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 61
- 238000000034 method Methods 0.000 title claims description 28
- 229910052799 carbon Inorganic materials 0.000 claims description 45
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 44
- 210000000746 body region Anatomy 0.000 claims description 41
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 26
- 239000001257 hydrogen Substances 0.000 claims description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 37
- 239000012535 impurity Substances 0.000 description 17
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000011148 porous material Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本明細書が開示する技術は、窒化物半導体装置の製造方法に関する。
非特許文献１には、チャネル領域に対向する絶縁ゲート部を有する窒化物半導体装置が開示されている。
「ホモエピＧａＮ上ノーマリオフ型ＭＯＳＦＥＴの開発」 応用物理 第８６巻 第５号 p.３７６（２０１７）
窒化物半導体装置のチャネル領域には、製造過程において意図せずに導入される炭素が残存している。チャネル領域に残存する炭素は、ドナーとして振る舞うことから、閾値を低下させる原因となる。本明細書は、閾値の低下が抑えられた窒化物半導体装置を製造する方法を提供する。
本明細書は、チャネル領域に対向する絶縁ゲート部を有する窒化物半導体装置を製造する方法を提供することができる。本明細書が開示する製造方法は、前記チャネル領域に残存する炭素を除去する炭素除去工程と、前記炭素を除去することによって前記チャネル領域に形成された空孔を水素で終端させる工程と、を備えることができる。上記製造方法によると、前記チャネル領域に残存する炭素を除去することにより、閾値の低下が抑えられた窒化物半導体装置を製造することができる。さらに、上記製造方法は、炭素を除去することによって前記チャネル領域に形成された空孔を水素で終端させる工程を備えている。前記チャネル領域の空孔は、ダングリングボンドを形成し、キャリアをトラップする界面準位を増加させる。このため、前記チャネル領域の空孔は、キャリア移動度を低下させる原因となる。上記製造方法によると、前記チャネル領域に形成された空孔を水素で終端させることにより、界面準位を減少させ、キャリア移動度の低下を抑えることができる。このように、上記製造方法によると、高い閾値と高いキャリア移動度を両立した窒化物半導体装置を製造することができる。
図１に、第１実施形態の窒化物半導体装置１の要部断面図を示す。窒化物半導体装置１は、窒化物半導体層２０、窒化物半導体層２０の裏面を被覆するように設けられているドレイン電極３２、窒化物半導体層２０の表面を被覆するように設けられているソース電極３４、及び、窒化物半導体層２０の表面上の一部に設けられている絶縁ゲート部３６を備えている。窒化物半導体層２０は、ｎ+型のドレイン領域２１、ｎ型のドリフト領域２２、ｎ型のＪＦＥＴ領域２３、ｐ型のボディ領域２４、ｎ+型のソース領域２５、及び、ｐ+型のボディコンタクト領域２６を有している。
ドレイン領域２１は、窒化物半導体層２０の裏面に露出する位置に設けられており、ドレイン電極３２にオーミック接触している。ドレイン領域２１は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。
ドリフト領域２２は、ドレイン領域２１上に設けられており、ドレイン領域２１とＪＦＥＴ領域２３の間、且つ、ドレイン領域２１とボディ領域２４の間に配置されている。ドリフト領域２２は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。
ＪＦＥＴ領域２３は、ドリフト領域２２上に設けられており、窒化物半導体層２０の表面に露出する位置に設けられており、ドリフト領域２２の表面から窒化物半導体層２０の表面まで厚み方向に延びており、ドリフト領域２２の表面から突出した形態を有している。換言すると、ＪＦＥＴ領域２３は、窒化物半導体層２０の表面からボディ領域２４を貫通してドリフト領域２２まで延びている。ＪＦＥＴ領域２３は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。この例では、ＪＦＥＴ領域２３の不純物濃度は、ドリフト領域２２の不純物濃度と等しい。
ボディ領域２４は、ドリフト領域２２上に設けられており、ＪＦＥＴ領域２３の側面に隣接している。ボディ領域２４は、高濃度ボディ領域２４ａ及び低濃度ボディ領域２４ｂを有している。ボディ領域２４は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。
高濃度ボディ領域２４ａは、ドリフト領域２２と低濃度ボディ領域２４ｂの間に配置されているとともに、ＪＦＥＴ領域２３の下側の側面に接している。高濃度ボディ領域２４ａは、低濃度ボディ領域２４ｂよりもｐ型不純物を高濃度に含んでおり、オフのときに低濃度ボディ領域２４ｂがパンチスルーするのを抑えるために設けられている。
低濃度ボディ領域２４ｂは、高濃度ボディ領域２４ａ上に設けられており、窒化物半導体層２０の表面に露出する位置に設けられており、ＪＦＥＴ領域２３の上側の側面に接している。低濃度ボディ領域２４ｂの不純物濃度は、所望のゲート閾値電圧となるように調整されている。窒化物半導体層２０の表面に露出する位置にあるとともにＪＦＥＴ領域２３とソース領域２５の間に位置する低濃度ボディ領域２４ｂの一部を特にチャネル領域ＣＨという。
ソース領域２５は、低濃度ボディ領域２４ｂ上に設けられており、窒化物半導体層２０の表面に露出する位置に設けられており、低濃度ボディ領域２４ｂによってＪＦＥＴ領域２３から隔てられている。ソース領域２５は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。ソース領域２５は、ソース電極３４にオーミック接触している。
ボディコンタクト領域２６は、低濃度ボディ領域２４ｂ上に配置されており、窒化物半導体層２０の表面に露出する位置に設けられている。ボディコンタクト領域２６は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料とする。ボディコンタクト領域２６は、ソース電極３４にオーミック接触している。
絶縁ゲート部３６は、窒化物半導体層２０の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有する。ゲート電極３６ｂは、ＪＦＥＴ領域２３とソース領域２５を隔てる部分の低濃度ボディ領域２４ｂのチャネル領域ＣＨ、及び、ＪＦＥＴ領域２３にゲート絶縁膜３６ａを介して対向している。
図２に、チャネル領域ＣＨ近傍（図１の破線４２に対応する部分）の結晶構造図を模式的に表した図を示す。図２（Ａ）は比較例のチャネル領域ＣＨ近傍の結晶構造図を示しており、図２（Ｂ）が本実施形態のチャネル領域ＣＨ近傍の結晶構造図を示している。図２（Ａ）の比較例の窒化物半導体装置では、ゲート絶縁膜３６ａと低濃度ボディ領域２４ｂの界面２４ｃに炭素が残存している。この炭素は、製造過程において意図せずに導入されたものであり、例えば原料ガスに由来した炭素が界面２４ｃに導入することもあれば、大気暴露によって大気中の炭素が界面２４ｃに導入されることもある。一方、図２（Ｂ）に示されるように、本実施形態の窒化物半導体装置１では、ゲート絶縁膜３６ａと低濃度ボディ領域２４ｂの界面２４ｃの炭素が水素に置換されている。このような置換は、後述の製造方法において説明されるように、少なくとも炭素除去工程と水素終端工程を実施することによるものである。
次に、窒化物半導体装置１の動作を説明する。使用時には、ドレイン電極３２に正電圧が印加され、ソース電極３４が接地される。ゲート電極３６ｂにゲート閾値電圧よりも高い正電圧が印加されると、ＪＦＥＴ領域２３とソース領域２５を隔てる部分の低濃度ボディ領域２４ｂのチャネル領域ＣＨに反転層が形成され、窒化物半導体装置１がターンオンする。このとき、反転層を経由してソース領域２５からＪＦＥＴ領域２３に電子が流入する。ＪＦＥＴ領域２３に流入した電子は、そのＪＦＥＴ領域２３を縦方向に流れてドレイン電極３２に向かう。これにより、ドレイン電極３２とソース電極３４が導通する。ゲート電極３６ｂが接地されると、反転層が消失し、窒化物半導体装置１がターンオフする。このように、窒化物半導体装置１は、ゲート電極３６ｂに印加する電圧に基づいてドレイン電極３２とソース電極３４の間のオンとオフを切り換えるスイッチング動作を実行することができる。
図２を参照して説明したように、比較例の窒化物半導体装置では、ゲート絶縁膜３６ａと低濃度ボディ領域２４ｂの界面２４ｃに炭素が残存している。界面２４ｃに残存する炭素は、ドナーとして振る舞うことから、閾値を低下させる原因となる。一方、本実施形態の窒化物半導体装置１では、界面２４ｃに炭素が残存していない。このため、本実施形態の窒化物半導体装置１は、高い閾値電圧という特性を有することができる。
また、後述の製造方法において説明されるように、界面２４ｃに残存する炭素を除去すると、除去された部分に空孔が形成される。このような空孔は、ダングリングボンドを形成し、電子をトラップする界面準位を増加させる。このため、界面２４ｃの空孔は、電子移動度を低下させる原因となる。本実施形態の窒化物半導体装置１では、炭素を除去することによって形成された空孔を水素で終端させている。このため、本実施形態の窒化物半導体装置１では、界面２４ｃの界面準位が低く、電子移動度の低下が抑えられている。このように、本実施形態の窒化物半導体装置１は、高い閾値と高い電子移動度という特性を両立している。
（窒化物半導体装置の第１の製造方法）
まず、図３に示されるように、エピタキシャル成長技術を利用して、ＧａＮ基板であるドレイン領域２１の表面からｎ型ＧａＮのドリフト領域２２、ｐ型ＧａＮの高濃度ボディ領域２４ａ及びｐ型ＧａＮの低濃度ボディ領域２４ｂをこの順で積層し、窒化物半導体層２０を形成する。次に、ｐ型不純物を活性化させるために、アニール処理（約８５０℃、約５分）を実施する。ＧａＮ基板であるドレイン領域２１は、厚さが約４００μｍであり、不純物濃度が約１×１０18ｃｍ-3である。ドリフト領域２２は、厚さが約５．０μｍであり、不純物濃度が約２×１０16ｃｍ-3である。高濃度ボディ領域２４ａは、厚さが約０．５μｍであり、不純物濃度が約５×１０19ｃｍ-3である。低濃度ボディ領域２４ｂは、厚さが約１．５μｍであり、不純物濃度が約５×１０17ｃｍ-3である。必要に応じて、ドレイン領域２１とドリフト領域２２の間に、厚さが約０．３μｍであり、不純物濃度が約２×１０16ｃｍ-3のｎ型ＧａＮのバッファ層を形成してもよい。
まず、図３に示されるように、エピタキシャル成長技術を利用して、ＧａＮ基板であるドレイン領域２１の表面からｎ型ＧａＮのドリフト領域２２、ｐ型ＧａＮの高濃度ボディ領域２４ａ及びｐ型ＧａＮの低濃度ボディ領域２４ｂをこの順で積層し、窒化物半導体層２０を形成する。次に、ｐ型不純物を活性化させるために、アニール処理（約８５０℃、約５分）を実施する。ＧａＮ基板であるドレイン領域２１は、厚さが約４００μｍであり、不純物濃度が約１×１０18ｃｍ-3である。ドリフト領域２２は、厚さが約５．０μｍであり、不純物濃度が約２×１０16ｃｍ-3である。高濃度ボディ領域２４ａは、厚さが約０．５μｍであり、不純物濃度が約５×１０19ｃｍ-3である。低濃度ボディ領域２４ｂは、厚さが約１．５μｍであり、不純物濃度が約５×１０17ｃｍ-3である。必要に応じて、ドレイン領域２１とドリフト領域２２の間に、厚さが約０．３μｍであり、不純物濃度が約２×１０16ｃｍ-3のｎ型ＧａＮのバッファ層を形成してもよい。
次に、図４に示されるように、ドライエッチング技術を利用して、窒化物半導体層２０の表面から低濃度ボディ領域２４ｂと高濃度ボディ領域２４ａを貫通してドリフト領域２２に達するトレンチＴＲ１を形成する。トレンチＴＲ１の底面には、ドリフト領域２２の表面が露出する。
次に、図５に示されるように、エピタキシャル成長技術を利用して、トレンチＴＲ１を充填するようにｎ型ＧａＮのＪＦＥＴ領域２３を形成する。ＪＦＥＴ領域２３は、不純物濃度が約２×１０16ｃｍ-3である。
次に、図６に示されるように、ＣＭＰ（Chemical Mechanical Polishing）技術を利用して、低濃度ボディ領域２４ｂの表面上に成膜されたＪＦＥＴ領域２３を除去してＪＦＥＴ領域２３及び低濃度ボディ領域２４ｂの表面を平坦化する。
次に、図７に示されるように、イオン注入技術及びアニール技術を利用して、低濃度ボディ領域２４ｂの表面の一部にソース領域２５を形成する。ドーパントにはシリコンが用いられ、ドーズ量が約３×１０15ｃｍ-2である。アニール条件は、約１０００℃、約２０分である。
次に、図８に示されるように、蒸着技術を利用して、窒化物半導体層２０の表面上にマスク酸化膜５２を成膜する。次に、マスク酸化膜５２の表面上にレジスト５４を成膜した後に、フォトリソグラフィ技術及びドライエッチング技術を利用して、少なくともチャネル領域ＣＨが露出するようにマスク酸化膜５２の一部を除去する（炭素除去工程の一例）。このドライエッチング工程において、少なくともチャネル領域ＣＨに残存していた炭素が除去される。必要に応じて、ドライエッチング工程の実施した後に、マスク酸化膜５２から露出する窒化物半導体層２０の表面に対して酸素プラズマ照射処理又はオゾン照射処理を実施し、残存する炭素を除去してもよい（炭素除去工程の一例）。その後、マスク酸化膜５２及びレジスト５４を除去する。
次に、図９に示されるように、蒸着技術を利用して、窒化物半導体層２０の表面上にゲート絶縁膜３６ａを成膜する。蒸着技術としては、原子層堆積法又はプラズマＣＶＤ法が利用される。次に、ポストアニール処理を実施してゲート絶縁膜３６ａの膜質を改善する。次に、蒸着技術を利用して、ゲート絶縁膜３６ａの表面上にゲート電極３６ｂを成膜する。
次に、図１０に示されるように、エッチング技術を利用して、ゲート絶縁膜３６ａ及びゲート電極３６ｂを加工した後に、イオン注入技術を利用して、低濃度ボディ領域２４ｂの表面の一部にボディコンタクト領域２６を形成する。
次に、図１１に示されるように、層間絶縁膜を成膜した後に、窒化物半導体層２０の表面を被覆するようにソース電極３４を形成する。ソース電極３４を形成した後に、水素ガスを含む雰囲気下で熱処理を実施する（水素終端工程の一例）。温度範囲は、例えば２００℃～１０００℃である。また、水素終端工程は、水素ガスを含む雰囲気に代えて、アルゴン水素混合ガス又はアンモニアガスを含む雰囲気で実施されてもよい。この水素終端工程を実施すると、炭素除去工程でチャネル領域ＣＨの炭素を除去して形成された空孔を水素で終端させることができる。この後、既知の製造技術を利用して、窒化物半導体層２０の裏面にドレイン電極３２を形成することで、図１に示す窒化物半導体装置１を製造することができる。なお、水素終端工程は、ゲート絶縁膜３６ａを成膜した後であれば、どの段階で実施してもよい。
第１の製造方法では、マスク酸化膜５２をドライエッチングで除去するときに、少なくともチャネル領域ＣＨに残存していた炭素を除去することができる。このため、第１の製造方法によれば、ドナーとして振る舞う炭素を除去することから、閾値の低下が抑えられた窒化物半導体装置１を製造することができる。さらに、水素ガスを含む雰囲気下で熱処理を実施することにより、炭素を除去して形成された空孔を水素で終端させることができる。このため、第１の製造方法によれば、電子トラップとなる空孔を減少させることから、電子移動度の低下が抑えられた窒化物半導体装置を製造することができる。このように、第１の製造方法によれば、高い閾値電圧と高い電子移動度という特性を両立した窒化物半導体装置１を製造することができる。
（窒化物半導体装置の第２の製造方法）
第２の製造方法は、第１の製造方法と対比すると、ゲート絶縁膜３６ａを成膜するまでの前処理の工程の一部が相違する。図１２に、第２の製造方法の製造フローの一部を示す。
第２の製造方法は、第１の製造方法と対比すると、ゲート絶縁膜３６ａを成膜するまでの前処理の工程の一部が相違する。図１２に、第２の製造方法の製造フローの一部を示す。
まず、図３～図７までの工程は、第１の製造方法と同一とすることができる。その後、図１２に示されるように、窒化物半導体層２０の表面を洗浄した後に、窒化物半導体層２０をゲート絶縁膜成膜装置に導入する。次に、窒化物半導体層２０の表面に対して酸素プラズマ照射処理を実施する（炭素除去工程の一例）。これにより、窒化物半導体層２０の表面に残存していた炭素が除去される。酸素プラズマ処理に代えて、オゾン照射処理を実施してもよい。
酸素プラズマ照射処理又はオゾン照射処理を実施して炭素を除去すると、その除去された部分に酸化物が形成されることがある。このような酸化物は、ドナーとして振る舞うことから、閾値を低下させる原因となる。したがって、図１２に示されるように、酸素プラズマ照射処理又はオゾン照射処理による炭素除去工程を実施した後、窒化物半導体層２０の表面に対して窒素プラズマを照射する。これにより、窒化物半導体層２０の表面に形成された酸化物を除去することができる。窒素プラズマを照射するのに代えて、ヘリウムプラズマ、アルゴンプラズマ又は水素プラズマを照射してもよい。
次に、図１２に示されるように、窒化物半導体層２０の表面上にゲート絶縁膜３６ａを成膜し、ポストアニール処理を実施する。次に、ゲート絶縁膜３６ａの表面上にゲート電極３６ｂを成膜する。なお、これらの工程は、図９を参照して説明した第１の製造方法と同一とすることができる。
次に、図１２に示されるように、水素ガスを含む雰囲気下で熱処理を実施する（水素終端工程の一例）。温度範囲は、例えば２００℃～１０００℃である。また、水素終端工程は、水素ガスを含む雰囲気に代えて、アルゴン水素混合ガス又はアンモニアガスを含む雰囲気で実施されてもよい。この水素終端工程を実施すると、炭素除去工程で炭素を除去して形成された空孔及び窒素プラズマ処理で酸化物を除去して形成された空孔を水素で終端させることができる。この後、図１１を参照して説明した第１の製造方法と同一の方法により、図１に示す窒化物半導体装置１を製造することができる。なお、水素終端工程は、ゲート絶縁膜３６ａを成膜した後であれば、どの段階で実施してもよい。
第２の製造方法では、酸素プラズマ照射処理及び窒素プラズマ照射処理がゲート絶縁膜成膜装置内で実施される。このため、酸素プラズマ照射処理を実施してからゲート絶縁膜３６ａを成膜するまでの間、ゲート絶縁膜装置を真空状態に維持することにより、窒化物半導体層２０が大気に曝されることが防止される。例えば、酸素プラズマ処理によって窒化物半導体層２０の表面から炭素を除去した後、ゲート絶縁膜３６ａを成膜するまでの間に窒化物半導体層２０が大気に曝されると、窒化物半導体層２０の表面に炭素が再導入されることがある。第２の製造方法では、このような炭素の再導入を防止することができる。
第２の製造方法では、酸素プラズマ照射処理を実施することにより、少なくともチャネル領域ＣＨに残存していた炭素を除去することができる。また、窒素プラズマ照射処理を実施することにより、酸素プラズマ照射処理によって生成された酸化物を除去することができる。このため、第２の製造方法によれば、ドナーとして振る舞う炭素及び酸化物を除去することから、閾値の低下が抑えられた窒化物半導体装置１を製造することができる。さらに、水素ガスを含む雰囲気下で熱処理を実施することにより、炭素を除去して形成された空孔及び酸化物を除去して形成された空孔を水素で終端させることができる。このため、第２の製造方法によれば、電子トラップとなる空孔を減少させることから、電子移動度の低下が抑えられた窒化物半導体装置１を製造することができる。このように、第２の製造方法によれば、高い閾値電圧と高い電子移動度という特性を両立した窒化物半導体装置１を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１ ：窒化物半導体装置
２０ ：窒化物半導体層
２１ ：ドレイン領域
２２ ：ドリフト領域
２３ ：ＪＦＥＴ領域
２４ ：ボディ領域
２４ａ ：高濃度ボディ領域
２４ｂ ：低濃度ボディ領域
２５ ：ソース領域
２６ ：ボディコンタクト領域
３２ ：ドレイン電極
３４ ：ソース電極
３６ ：絶縁ゲート部
３６ａ ：ゲート絶縁膜
３６ｂ ：ゲート電極
２０ ：窒化物半導体層
２１ ：ドレイン領域
２２ ：ドリフト領域
２３ ：ＪＦＥＴ領域
２４ ：ボディ領域
２４ａ ：高濃度ボディ領域
２４ｂ ：低濃度ボディ領域
２５ ：ソース領域
２６ ：ボディコンタクト領域
３２ ：ドレイン電極
３４ ：ソース電極
３６ ：絶縁ゲート部
３６ａ ：ゲート絶縁膜
３６ｂ ：ゲート電極
Claims (1)
- 窒化物半導体層と、
前記窒化物半導体層の一方の主面上に設けられているソース電極と、
前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、
絶縁ゲート部と、を備えており、
前記窒化物半導体層は、
ｎ型のドリフト領域と、
前記ドリフト領域上に設けられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられているｎ型のＪＦＥＴ領域と、
前記ドリフト領域上に設けられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられており、前記ＪＦＥＴ領域に隣接しているｐ型のボディ領域と、
前記ボディ領域によって前記ＪＦＥＴ領域から隔てられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられているｎ型のソース領域と、を有しており、
前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域のチャネル領域に対向している、窒化物半導体装置の製造方法であって、
前記チャネル領域に残存する炭素を除去する炭素除去工程と、
前記炭素を除去することによって前記チャネル領域に形成された空孔を水素で終端させる水素終端工程と、を備え、
前記炭素除去工程は、
前記窒化物半導体層の前記一方の主面上にマスク膜を成膜することと、
前記ＪＦＥＴ領域上に残存させながら前記チャネル領域が露出するように前記マスク膜の一部を除去することと、を有している、窒化物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020022622A JP7396922B2 (ja) | 2020-02-13 | 2020-02-13 | 窒化物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020022622A JP7396922B2 (ja) | 2020-02-13 | 2020-02-13 | 窒化物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021129014A JP2021129014A (ja) | 2021-09-02 |
| JP7396922B2 true JP7396922B2 (ja) | 2023-12-12 |
Family
ID=77488971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020022622A Active JP7396922B2 (ja) | 2020-02-13 | 2020-02-13 | 窒化物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7396922B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225767A (ja) | 2009-03-23 | 2010-10-07 | Panasonic Corp | 窒化物半導体発光素子およびその製造方法 |
| WO2013132783A1 (ja) | 2012-03-07 | 2013-09-12 | パナソニック株式会社 | 窒化物半導体積層構造、その窒化物半導体積層構造を備えた窒化物半導体発光素子、及びその窒化物半導体積層構造の製造方法 |
| JP2016162879A (ja) | 2015-03-02 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2017045943A (ja) | 2015-08-28 | 2017-03-02 | 富士電機株式会社 | 窒化物半導体装置の製造方法 |
| JP2019153726A (ja) | 2018-03-06 | 2019-09-12 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ |
-
2020
- 2020-02-13 JP JP2020022622A patent/JP7396922B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225767A (ja) | 2009-03-23 | 2010-10-07 | Panasonic Corp | 窒化物半導体発光素子およびその製造方法 |
| WO2013132783A1 (ja) | 2012-03-07 | 2013-09-12 | パナソニック株式会社 | 窒化物半導体積層構造、その窒化物半導体積層構造を備えた窒化物半導体発光素子、及びその窒化物半導体積層構造の製造方法 |
| JP2016162879A (ja) | 2015-03-02 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2017045943A (ja) | 2015-08-28 | 2017-03-02 | 富士電機株式会社 | 窒化物半導体装置の製造方法 |
| JP2019153726A (ja) | 2018-03-06 | 2019-09-12 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ |
| US20190280112A1 (en) | 2018-03-06 | 2019-09-12 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing the same, power circuit, and computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021129014A (ja) | 2021-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841436B2 (en) | Method of fabricating SiC semiconductor device | |
| JP5452062B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| KR20100100585A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP6050018B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP2019021753A (ja) | ゲートスイッチング素子とその製造方法 | |
| JP2014222735A (ja) | 半導体装置及びその製造方法 | |
| CN106920833B (zh) | 半导体器件及其制造方法 | |
| US7867882B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2010034481A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2013058616A (ja) | 炭化珪素半導体装置の製造方法 | |
| AU2017332300A1 (en) | Method of manufacturing an insulation layer on silicon carbide and semiconductor device | |
| WO2015045628A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2018182055A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5197474B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2011091125A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2016201500A (ja) | 炭化ケイ素ｍｏｓ型半導体装置およびその製造方法 | |
| JP7396922B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP2018206872A (ja) | 半導体装置 | |
| JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
| JP7024761B2 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JP7396914B2 (ja) | 窒化物半導体装置とその製造方法 | |
| JP2014222734A (ja) | 半導体装置及びその製造方法 | |
| JP2018152455A (ja) | 半導体装置 | |
| JP2013247141A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7396922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |