JP2013058616A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2013058616A
JP2013058616A JP2011196206A JP2011196206A JP2013058616A JP 2013058616 A JP2013058616 A JP 2013058616A JP 2011196206 A JP2011196206 A JP 2011196206A JP 2011196206 A JP2011196206 A JP 2011196206A JP 2013058616 A JP2013058616 A JP 2013058616A
Authority
JP
Japan
Prior art keywords
heat treatment
silicon carbide
semiconductor device
temperature
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011196206A
Other languages
English (en)
Other versions
JP5694096B2 (ja
Inventor
Joji Nishio
譲司 西尾
Masaru Furukawa
大 古川
Hiroshi Kono
洋志 河野
Takashi Shinohe
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011196206A priority Critical patent/JP5694096B2/ja
Priority to US13/407,249 priority patent/US8835288B2/en
Publication of JP2013058616A publication Critical patent/JP2013058616A/ja
Application granted granted Critical
Publication of JP5694096B2 publication Critical patent/JP5694096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 実施形態は、低損失な炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】 実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板にイオン注入する工程と、前記イオン注入がされた炭化珪素基板に第１の熱処理を行う工程と、前記第１の熱処理がされた炭化珪素基板に前記第１の熱処理より低温の第２の熱処理を行う工程と、を有することを特徴とする。
【選択図】 図１

Description

実施形態は、炭化珪素半導体装置の製造方法に関する。
炭化珪素パワー半導体において、低いオン抵抗を実現するためにはチャネル部の抵抗を低減するために高いチャネル移動度が必要である。そこで、炭化珪素と二酸化珪素との界面での界面準位を低く抑制することは必須である。更に、ソース領域におけるコンタクト抵抗を下げる必要がある。
これら注入イオン種の活性化率を高めることは電極とのコンタクト抵抗を低減し、スイッチング損失を低減させるためにも要求される。注入したイオン種を活性化させるために１９００℃乃至２０００℃という超高温で熱処理をすると、イオン注入の際の格子損傷を回復できるなどの機構により活性化率が高まる。
しかし、処理温度が超高温であるために炭化珪素表面からの昇華あるいは珪素の分解離脱などの相反する悪影響（以下、第１の熱処理による悪影響と記載）も顕著化する温度域となることも影響する。このような超高温での熱処理を施した炭化珪素表面に二酸化珪素膜を形成してＭＯＳＦＥＴを作製すると炭化珪素と二酸化珪素界面での界面準位密度が大幅に上昇してしまう。そして、酸化膜形成後の各種雰囲気処理を実施しても、もはや界面準位密度の低い炭化珪素／二酸化珪素界面は実現できなくなってしまうという新たな課題を引き起こしてしまう。
また、ショットキー障壁ダイオードの製造においてもＭＯＳＦＥＴの製造と同様にコンタクト抵抗の低減は可能となるものの、逆方向漏れ電流が増大してしまうという新たな課題を引き起こしてしまう。
バイポーラ型のＰｉＮダイオードでは、上記ＭＯＳＦＥＴあるいはショットキー障壁ダイオードの製造で見られるのと同様、コンタクト抵抗の低減は可能となるものの、オン電圧の上昇をもたらすという新たな課題を引き起こしてしまう。
特開２００６−１５６４７８号公報
そこで、実施形態は、低損失な炭化珪素半導体装置の製造方法を提供することを目的とする。
実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板にイオン注入する工程と、前記イオン注入がされた炭化珪素基板に第１の熱処理を行う工程と、前記第１の熱処理がされた炭化珪素基板に前記第１の熱処理より低温の第２の熱処理を行う工程と、を有することを特徴とする。
図１は、第１の実施形態に関わる炭化珪素半導体装置を製造する工程を説明するための炭化珪素ＤＩＭＯＳＦＥＴの摸式図である。 図２は、第２の実施形態に関わる炭化珪素半導体装置を製造する工程を説明するための炭化珪素接合障壁ショットキーダイオードの模式図である。 図３は、第３の実施形態に関わる炭化珪素半導体装置を製造する工程を説明するための炭化珪素ＰｉＮダイオードの模式図である。
実施形態の炭化珪素半導体装置の製造方法は、イオン注入種の活性化率を向上させるためにイオン注入した炭化珪素基板に超高温で第１の熱処理をして充分に低コンタクト抵抗を実現できる導電性制御を行い、その後に第１の熱処理温度よりも低い温度にて第２の熱処理を行なう。酸化膜や電極膜などを形成する場合は、多段熱処理の後に酸化膜や電極膜などを形成することが好ましい。
これらの処理をした炭化珪素半導体装置は、注入イオン種の活性化率が高いだけではなく、第２の熱処理無しでは得ることのできない第１の熱処理による悪影響を緩和したと考えられる効果がある。その効果として、ＭＯＳＦＥＴにおける、上記処理面に形成した絶縁膜との界面の界面準位密度の低下が挙げられる。また、ショットキー障壁ダイオードにおける、逆方向漏れ電流の減少が挙げられる。また、バイポーラ型のＰｉＮダイオードにおける、オン電圧の低下が挙げられる。
本発明者等は、ＤＩＭＯＳＦＥＴにおいてチャネル移動度を高めるための検討を種々行ってきた。一般に幅広く検討されているようなゲート酸化膜を形成した後の熱処理方法について温度、雰囲気やその組み合わせなどについての条件を変化させて、ＭＯＳキャパシタを作成し、Ｈｉｇｈ−Ｌｏｗ法によるキャパシタンス−電圧特性を測定した結果から炭化珪素／二酸化珪素界面の界面準位密度を見積もり、その大きさで熱処理条件の良し悪しを評価してきた。確かに酸化膜形成後の熱処理条件に応じてある程度の界面準位密度は変化したが、１ｅ１１ｃｍ−２ｅＶ−１を下回るような条件を見出すことができなかった。
そこで、酸化膜形成後の熱処理温度を上げることを考えた。しかしながら、酸化膜はガラス転移温度が上限となるであろうことから大幅に熱処理温度を上げてみることは出来ない。そこで、界面準位密度を律速する要素は炭化珪素側、すなわち炭化珪素単結晶中の結晶欠陥に支配されているのではないかとの仮説を立て、酸化膜形成前に熱処理を行なうことを思いついた。イオン注入後の活性化熱処理を超高温で行なった後に一旦室温まで冷却し、酸化を行うことで二酸化珪素膜を形成させて界面準位密度で評価してみると、ある程度予想はされたがそれよりも予想外に高い界面準位密度となり、活性化熱処理温度を１９００℃に下げた後に酸化した試料を作成して同様の評価を行ったが１ｅ１３ｃｍ−２ｅＶ−１程度の界面準位が見積もられた。そこで、試しに徐々に熱処理温度を下げた実験を行なった。それぞれＭＯＳキャパシタを作成して界面準位密度を評価したところ、１７００℃まで熱処理温度を下げた試料で１ｅ１１ｃｍ−２ｅＶ−１を下回る結果が得られた。しかし、この程度の活性化熱処理温度では注入イオン種の活性化率が低いため、ＴＬＭ測定による評価では良好なコンタクト特性が得られなかった。
そこで、まずコンタクト特性が良くなる超高温熱処理として１８００℃以上２０００℃以下で第１の熱処理をした後、１６００℃以上１７００℃以下で一旦温度を保持する第２の熱処理から温度を下げるという多段階熱処理によって上記課題を解決した。第２の熱処理は第１の熱処理に続いて行うことが好ましい。
第１の熱処理ではあまり高温であると上記の悪影響が顕著化することが好ましくないことから、２０００℃以下が好ましく、１９５０℃以下がより好ましい。また、第１の熱処理の温度が低いと注入種の活性化率が低いため低温は好ましくないことから、１８００℃以上が好ましく、１９００℃以上がより好ましい。より好ましい範囲であれば、第２の熱処理による効果がより顕著となることが好ましい。
第１と第２の熱処理の温度は異なるため、第１の熱処理から第２の熱処理への移行の冷却処理の工程を行う。冷却工程の時間は、１５分以上より好ましくは３０分以上の時間をかけて、半導体基板が傾斜的に温度変化することが好ましい。移行の冷却工程の温度変化が急激であると半導体基板に熱応力を導入することが好ましくない。また、移行の冷却工程の時間が長すぎると経済的に好ましくない。
第２の熱処理は、第１の熱処理による悪影響が減少する温度範囲が好ましい。その具体的な温度範囲は１６００℃以上１７００℃以下である。処理温度が１６００℃より低いと第１の熱処理による悪影響である欠陥密度等が変化しにくいため好ましくない。また、処理温度が１７００℃より高いと第１の熱処理による悪影響である欠陥密度等は変化するものの、その変化量が小さいため好ましくない。
第２の熱処理は少なくとも１５分以上であることが好ましい。１５分以上の処理によって、第１の熱処理による悪影響である界面欠陥あるいは結晶欠陥などが減少することによる効果を確認することができる。より処理時間が長い程、第２の熱処理の効果が顕著になる。そして、例えば、１ｅ１１ｃｍ−２ｅＶ−１を下回る処理面の界面準位密度、十分に低い漏れ電流特性や十分に低いオン電圧等の特性を有する炭化珪素半導体装置を得るには、第２の熱処理の時間は２０分以上が好ましく、３０分以上がより好ましい。実施形態の多段熱処理を行うことで、大幅な炭化珪素パワー半導体装置の低損失化を実現することができる。
第２の熱処理工程後において、第２の熱処理工程の上限温度より高い温度で半導体装置を処理すると、第２の熱処理による効果が減少することが好ましくない。
第１と第２の熱処理はアルゴン等の不活性ガス雰囲気下で行うことが好ましい。
イオン注入、第１と第２の熱処理の後に酸化を行なってＭＯＳキャパシタを作成した。作成したＭＯＳキャパシタの界面準位密度をＨｉｇｈ−Ｌｏｗ法によるキャパシタンス−電圧特性を測定した結果から見積もったところ、界面準位密度が低下した。これは、第１の熱処理によって炭化珪素中に存在していた第１の熱処理による悪影響によって生じた何らかの界面準位密度を支配する要因が減少したのではないかと解釈した。
次に、同様の多段階熱処理を実施した炭化珪素エピタキシャル膜の表面にショットキー障壁電極を形成してショットキー障壁ダイオードを作製した。作製したダイオードの逆方向漏れ電流特性を測定してみた結果、従来の方法に比べて有意に低い漏れ電流特性を示した。これも炭化珪素エピタキシャル膜表面付近に存在していた、例えば局所的にショットキー障壁高さを下げるような第１の熱処理による悪影響によって生じたと思われる微小領域（欠陥）が減少した結果ではないかと解釈した。
また、同様の多段階熱処理をＰｉＮ構造の炭化珪素エピタキシャル積層構造に高濃度Ａｌイオンを注入して試料に対して実施してＰｉＮダイオードを作製した結果、コンタクト抵抗が下がったことに起因すると考えられるオン抵抗が減少したばかりか、オン電圧も低下した。特にオン電圧の低下については高濃度ｐ＋型層付近のイオン注入損傷（欠陥）や第１の熱処理による悪影響が低減するなどにより注入効率が上昇し、オン電圧が下がったのではないかと解釈した。
以下、本発明の詳細を図示の実施形態によって説明する。図の半導体装置は左右対称の構成となっており、一部の符号は省略している。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる炭化珪素半導体装置の例として縦型ＤＩＭＯＳＦＥＴの概略断面構造図を示す。
４Ｈ−炭化珪素の（０００１）面ｎ＋型基板１０の主表面上には基板１０よりも低い窒素濃度のｎ−型エピタキシャル層１１が形成されている。エピタキシャル層１１の表面側には、所定間隔で複数のｐ−ウエル領域１２が形成されている。各ウエル領域１２内には、ｎ＋型ソース領域１３が窒素イオン注入によって形成されており、これらの各ソース領域１３内にはコンタクト用のｐ＋ソース領域１４がアルミニウムイオン注入により形成されている。
各ウエル領域１２間に形成されるチャネル領域上には二酸化珪素からなるゲート絶縁膜１５が形成され、このゲート絶縁膜１５上にゲート電極１６が形成されている。ゲート絶縁膜１５を含む全面が二酸化珪素膜から成る層間絶縁膜１７により覆われており、この層間絶縁膜１７の一部が開口されてソース領域１４が露出している。露出したソース領域１４上にはソース電極１８が形成されて電気的に接続されている。層間絶縁膜１７上には配線１９が選択的に形成され、この配線１９がゲート電極１６やソース電極１８と電気的に接続されている。炭化珪素基板１０の裏側面にはドレイン電極１００が形成されている。
第１の実施形態の縦型ＤＩＭＯＳＦＥＴは、例えば次のように製造される。
ｎ＋型炭化珪素基板１０上に、ｎ−型不純物を添加したエピタキシャル層１１を形成する。このエピタキシャル層１１は、例えば化学気相成長法を用いて所定の耐圧設計に基くキャリア濃度を実現できる添加不純物濃度となるように添加ガスの流量を調整し、また膜厚も当該設計に基く厚みになるようにエピタキシャル成長させて形成する。第１の実施形態では３．３ｋＶの耐圧を持つＭＯＳＦＥＴを製造するためにキャリア濃度３．９×１０１５ｃｍ−３、膜厚を２６μｍとなるように成長条件を調整した後に行った。次にエピタキシャル層１１の表面にウエル形成用のマスク（図示せず）を設け、アルミニウム等のｐ−型不純物イオンを注入し、複数のｐ−型ウエル領域１２を形成した。当該ウエル１２の形成後、マスク（図示せず）を除去した。引き続いてソース領域形成用マスク（図示せず）を設け、窒素等のｎ＋型不純物イオンを注入し、ｎ＋型ソース領域を１３を形成した。次にコンタクト領域形成用のマスクを設けアルミニウム等のｐ＋型不純物イオンを注入してコンタクト用のｐ＋型ソース領域１４を形成した。
次に注入した不純物イオンの活性化熱処理に先立ち、表面を保護するためにｐ＋型ソース領域１４が形成された炭化珪素基板１０の表面にフォトレジストを塗布し、プリベークを行った後に炭素化熱処理をアルゴン等の不活性ガス気流中で８００℃で３０分行った。その後、アルゴン等の不活性ガス中で活性化熱処理を行なった。最高到達温度は１９００℃とし、当該温度で５分間保持した後、設定温度を１７００℃に下げ、１７００℃になってから３０分保持した後、室温まで冷却して取り出した。このようにしてウエル領域１２とソース領域１３，１４とによる所謂ＤＩ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ）構造が得られた。
充分に洗浄を行った後、ソース領域１３，１４の形成されたエピタキシャル層１１の表面を酸化炉に入れ、１１００℃６時間酸素や水などの酸化性ガスと共に酸化二窒素やアンモニアなどの添加ガスの存在する気流中で酸化を行い、二酸化珪素あるいは正確には酸窒化膜からなるゲート絶縁膜１５を形成した。ゲート絶縁膜１６上にはゲート電極用のポリシリコン１６を形成した。
フォトリソグラフィーによるパターン形成を行うことでポリシリコン層１６、ゲート絶縁膜１５に対してレジスト塗布、露光、現像、ドライエッチングを順次実施し、ゲート電極形成領域以外のポリシリコン層１６、ゲート絶縁膜１５を除去した。パターン形成の後、レジストの除去と洗浄を行い、ポリシリコン層１６によるゲート電極１６を形成した。この際、ゲート電極１６は一部がソース領域１３の一部と重なり合うように形成した。ゲート電極１６を含む全体に良好な絶縁性を持つ層間絶縁膜を堆積した。堆積方法はＬＰ−ＴＥＯＳ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ−Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）法を用いたが、他のＬＰＣＶＤ法などでも良い。
次の工程でもフォトリソグラフィーにより層間絶縁膜１７におけるソース領域１４領域やゲート電極１７部を開口し、全面に配線層を形成した後に当該配線層にパターン形成を行いソース領域１４上に接続されたソース電極１８を形成した。更に当該ソース電極１８やゲート電極１７に接続された配線１９を形成した。次に炭化珪素基板１０の裏面にオーミック接続されたドレイン電極１００を形成する。これによって図１に示すような縦型のＤＩＭＯＳＦＥＴが完成した。
これらの素子の電気特性を測定した結果、界面準位密度の低下に基くチャネル移動度の向上およびソース電極部のコンタクト抵抗低減によると思われるオン抵抗の低減が顕著であり、特に素子作成プロセスにおいて実施形態の多段熱処理を行わない従来の方法による場合に比べて炭化珪素エピタキシャル層表面の荒れが目立つということもなかった。
（第２の実施形態）
次にショットキー障壁ダイオード装置を製造する場合の実施例につき図２を参照しながら説明する。
図２は、本発明の第２の実施形態に係わる炭化珪素半導体装置の例として接合障壁制御ショットキー（ＪＢＳ）ダイオードの概略断面構造図を示す。
４Ｈ−炭化珪素の（０００１）面ｎ＋型基板２０の主表面上には基板２０よりも低い窒素濃度のｎ−型エピタキシャル層２１が形成されている。エピタキシャル層２１の表面側には、接合終端構造としてのｐ−形領域２２と接合障壁制御用のｐ−領域２３が形成されている。このｐ−領域２２、２３はアルミニウムイオン注入により形成されている。
活性領域の外側を取り囲むように二酸化珪素からなる酸化膜２４が形成され、この酸化膜２４の中心部分が除去されてショットキー電極２５用の金属（ここではチタン）が炭化珪素エピ層２１表面と接触することによってショットキー電極２５が形成されている。ショットキー電極２５の上部はアノード電極２６が形成されている。炭化珪素基板２０の裏側面にはカソード電極２７が形成されている。
第２の実施形態のショットキー障壁ダイオードは、例えば次のように製造される。
ｎ＋型炭化珪素基板２０上に、ｎ−型不純物を添加したエピタキシャル層２１を形成する。このエピタキシャル層２１は、例えば化学気相成長法を用いて所定の耐圧設計に基くキャリア濃度を実現できる添加不純物濃度となるように添加ガスの流量を調整し、また膜厚も当該設計に基く厚みになるようにエピタキシャル成長させて形成する。第２の実施形態では３．３ｋＶの耐圧を持つ接合障壁制御ショットキーダイオードを製造するためにキャリア濃度３．９×１０１５ｃｍ−３、膜厚を２６μｍとなるように成長条件を調整した後に行った。次にエピタキシャル層２１の表面に接合終端構造形成用のマスク（図示せず）を設け、アルミニウム等のｐ−型不純物イオンを注入し、ｐ−型領域２２、２３を形成した。当該領域２２、２３の形成後、マスク（図示せず）を除去した。
次に注入した不純物イオンの活性化熱処理に先立ち、表面を保護するためにｐ−型イオン注入領域２２、２３が形成された炭化珪素基板２０の表面にフォトレジストを塗布し、プリベークを行った後に炭素化熱処理をアルゴン等の不活性ガス気流中で８００℃で３０分行った。その後、アルゴン等の不活性ガス中で活性化熱処理を行なった。最高到達温度は１９００℃とし、当該温度で５分間保持した後、設定温度を１７００℃に下げ、１７００℃になってから３０分保持した後、室温まで冷却して取り出した。このようにして接合終端領域２２が形成され、耐圧（電界集中緩和）構造が得られた。
充分に洗浄を行った後、接合終端領域２２と接合障壁制御領域２３の形成されたエピタキシャル層２１の表面を酸化炉に入れ、１１００℃６時間ドライ酸素気流中で酸化を行い、二酸化珪素からなる酸化膜２４を形成した。
フォトリソグラフィーによるパターン形成を行うことで酸化膜２４に対してレジスト塗布、露光、現像、ドライエッチングを順次実施し、ショットキー電極形成領域の酸化膜２４を除去した。パターン形成の後、レジストの除去と洗浄を行い、ショットキー電極２５を形成した。この際、ショットキー電極２５は一部が酸化膜２４の上部に乗り上げるように形成し、引き続いてアノード電極２６をウエーは全面に形成した後に当該アノード電極層にパターン形成を行い図２に示すようなアノード電極２６とショットキー電極２５を形成した。次に炭化珪素基板２０の裏面にオーミック接続されたカソード電極２７を形成する。これによって図２に示すような縦型のＪＢＳが完成した。
これまで、ショットキー電極材としてチタンを例に取って説明してきたが、別の金属材料であるタングステンやモリブデンなどを用いても同様に実施可能であり、それぞれショットキー障壁高さが変化するため、接合障壁制御ショットキー構造のｐ型イオン注入層同士の間隔など設計事項を調整する必要はあるものの、同様の効果を得るためにチタンが必須というわけではない。
これらの素子の電気特性を測定した結果、逆方向電流−電圧特性において、従来方法により作成された素子と比較すると大幅な漏れ電流抑制が顕著であり、より低損失な素子ができるということが分かった。
これまで、ショットキー電極材としてチタンを例に取って説明してきたが、別の金属材料であるタングステンやモリブデンなどを用いても同様に実施可能であり、それぞれショットキー障壁高さが変化するため、接合障壁制御ショットキー構造のｐ型イオン注入層同士の間隔など設計事項を調整する必要はあるものの、同様の効果を得るためにチタンが必須というわけではない。
（第３の実施形態）
次にＰｉＮダイオードを製造する場合の実施例につき図３を参照しながら説明する。
図３は、本発明の第３の実施形態に係わる炭化珪素半導体装置の例としてＰｉＮダイオードの概略断面構造図を示す。
４Ｈ−炭化珪素の（０００１）面ｎ＋型基板３０の主表面上には基板３０よりも低い窒素濃度のｎ−型エピタキシャル層３１が形成されている。引き続いてｐ−型エピタキシャル層３２と更に引き続きｐ＋型エピタキシャル層３３が形成されている。このような積層構造をメサ型に加工を行い、ｎ−型エピタキシャル層３１を露出するまでエッチングを実施する。接合終端構造としてのｐ−形領域３４が露出したｎ−エピタキシャル層３１およびｐ−エピタキシャル層３２に対して形成されている。このｐ−領域３４はアルミニウムイオン注入により形成されている。
ｐ＋型エピタキシャル層３３の上部はにアノード電極３５が形成されている。炭化珪素基板３０の裏側面にはカソード電極３６が形成されている。
第２の実施形態のＰｉＮダイオードは、例えば次のように製造される。
ｎ＋型炭化珪素基板３０上に、ｎ−型不純物を添加したエピタキシャル層３１、ｐ−型不純物を添加したエピタキシャル層３２、ｐ＋型不純物を添加したエピタキシャル層３３を形成する。このエピタキシャル層３１、３２、３３は、例えば化学気相成長法を用いて所定の耐圧設計に基くキャリア濃度を実現できる添加不純物濃度となるように添加ガスの流量を調整し、また膜厚も当該設計に基く厚みになるようにエピタキシャル成長させて形成する。本実施例３では３．３ｋＶの耐圧を持つＰｉＮダイオードを製造するためにｎ型キャリア濃度３．９×１０１５ｃｍ−３、膜厚を２６μｍとなるように成長条件を調整した後にｎ−型エピタキシャル層３１の成長を行い、ｐ型キャリア濃度８×１０１７ｃｍ−３、膜厚を１．５μｍのｐ−型エピタキシャル層３２の成長を行い、更にｐ型キャリア濃度１×１０１９ｃｍ−３、膜厚を０．５μｍのｐ＋型エピタキシャル層３３の成長を行った。次にエピタキシャル層３３の表面に３μｍ程度の酸化膜をＣＶＤにより形成した後、メサ加工用のマスク（図示せず）を設けてドライエッチングによりメサ型にエッチングを行い、予め求めておいたエッチング速度を元にしてｎ−型エピタキシャル層３１までエッチングが到達したところからさらにエッチング継続してからメサ加工を終えた。次に接合終端部３４を形成するためにアルミニウム等のｐ−型不純物イオンを注入し、ｐ−型領域３４を形成した。当該領域３４の形成後、マスク（図示せず）を除去した。
次に注入した不純物イオンの活性化熱処理に先立ち、表面を保護するためにｐ−型イオン注入領域３４が形成された炭化珪素基板３０の表面にフォトレジストを塗布し、プリベークを行った後に炭素化熱処理をアルゴン等の不活性ガス気流中で８００℃で３０分行った。その後、アルゴン等の不活性ガス中で活性化熱処理を行なった。最高到達温度は１９００℃とし、当該温度で５分間保持した後、設定温度を１７００℃に下げ、１７００℃になってから３０分保持した後、室温まで冷却して取り出した。このようにして接合終端領域３４が形成され、耐圧（電界集中緩和）構造が得られた。
充分に洗浄を行った後、接合終端領域３４の形成されたエピタキシャル層３３の表面にアノード電極３５をウエーハ全面に形成した後に当該アノード電極層にパターン形成を行い図３に示すようなアノード電極３５を形成した。次に炭化珪素基板３０の裏面にオーミック接続されたカソード電極３６を形成する。これによって図３に示すようなＰｉＮダイオードが完成した。
これらの素子の電気特性を測定した結果、逆方向電流−電圧特性において、従来方法により作成された素子と比較すると立ち上がり電圧の低下が顕著であり、より低損失なＰｉＮダイオードができるということが分かった。オン電圧の低減は、高濃度ｐ＋型層付近のイオン注入損傷が低減するなどにより注入効率が上昇したことによると解釈している。また、アノード電極のコンタクト抵抗が減少したことを理由の筆頭として考えられる表面モフォロジーを悪化させないで低オン抵抗化できることも実現されたためオン抵抗も従来の方法で製造した素子と比べて低い特徴を示した。
以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではない。実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。実施形態では半導体装置の例を示し、発明を説明したが、他の構成の炭化珪素半導体装置に本発明を適用することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、変形例の様に異なる実施形態にわたる構成要素を適宜組み合わせても良い。
１０、２０、３０…ｎ型４Ｈ−炭化珪素半導体基板
１１、２１、３１…ｎ型エピタキシャル層
１２…ｐ−ウエル領域
１３…ｎ＋型ソース領域
１４…ｐ＋型ソース領域
１５…二酸化珪素ゲート絶縁膜
１６…ゲート電極
１７…層間絶縁膜
１８…ソース電極
１９…配線
２２、３４…接合終端ｐ−型領域
２３…接合障壁制御用ｐ−形領域
２４…酸化膜
２５…ショットキー金属
２６、３５…アノード電極
２７、３６…カソード電極
３２…ｐ−型エピタキシャル層
３３…ｐ＋型エピタキシャル層
１００…ドレイン電極

Claims (8)

  1. 炭化珪素基板にイオン注入する工程と、
    前記イオン注入がされた炭化珪素基板に第１の熱処理を行う工程と、
    前記第１の熱処理がされた炭化珪素基板に前記第１の熱処理より低温の第２の熱処理を行う工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第１の熱処理工程の温度は１８００℃以上２０００℃以下であり、前記第２の熱処理温度は１６００℃以上１７００℃以下であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１と第２の熱処理工程はアルゴンまたはシランを含む不活性ガス雰囲気で行うことを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第一の熱処理工程の後に続けて前記第２の熱処理工程を実施することを特徴とする請求項１乃至３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記第１の熱処理工程から第２の熱処理工程に至る時間は３０分以上であることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記第２の熱処理工程は少なくとも１５分以上行うことを特徴とする請求項１乃至５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記第２の熱処理工程は少なくとも３０分以上行うことを特徴とする請求項１乃至５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 前記第１の熱処理工程の温度は１９００℃以上１９５０℃以下であることを特徴とする請求項１乃至７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2011196206A 2011-09-08 2011-09-08 炭化珪素半導体装置の製造方法 Active JP5694096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011196206A JP5694096B2 (ja) 2011-09-08 2011-09-08 炭化珪素半導体装置の製造方法
US13/407,249 US8835288B2 (en) 2011-09-08 2012-02-28 Method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011196206A JP5694096B2 (ja) 2011-09-08 2011-09-08 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013058616A true JP2013058616A (ja) 2013-03-28
JP5694096B2 JP5694096B2 (ja) 2015-04-01

Family

ID=47830208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011196206A Active JP5694096B2 (ja) 2011-09-08 2011-09-08 炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8835288B2 (ja)
JP (1) JP5694096B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015045653A1 (ja) * 2013-09-25 2015-04-02 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2019012875A1 (ja) * 2017-07-12 2019-01-17 富士電機株式会社 半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101461886B1 (ko) * 2013-09-10 2014-11-13 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP2015176995A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
DE102014118874A1 (de) 2014-12-17 2016-06-23 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2017111810A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Low schottky barrier contact structure for ge nmos
JP6857488B2 (ja) * 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344942A (ja) * 2005-05-09 2006-12-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2009004571A (ja) * 2007-06-21 2009-01-08 Denso Corp 炭化珪素半導体装置の製造方法
JP2009266969A (ja) * 2008-04-23 2009-11-12 Toyota Motor Corp 半導体装置の製造方法
JP2010171417A (ja) * 2008-12-25 2010-08-05 Rohm Co Ltd 半導体装置
JP2012124263A (ja) * 2010-12-07 2012-06-28 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4020060B2 (ja) * 2003-08-29 2007-12-12 株式会社豊田自動織機 有機電界発光素子
JP4549167B2 (ja) 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
ITTO20070099A1 (it) * 2007-02-09 2008-08-10 St Microelectronics Srl Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344942A (ja) * 2005-05-09 2006-12-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2009004571A (ja) * 2007-06-21 2009-01-08 Denso Corp 炭化珪素半導体装置の製造方法
JP2009266969A (ja) * 2008-04-23 2009-11-12 Toyota Motor Corp 半導体装置の製造方法
JP2010171417A (ja) * 2008-12-25 2010-08-05 Rohm Co Ltd 半導体装置
JP2012124263A (ja) * 2010-12-07 2012-06-28 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015045653A1 (ja) * 2013-09-25 2015-04-02 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9659773B2 (en) 2013-09-25 2017-05-23 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device by selectively removing silicon from silicon carbide substrate to form protective carbon layer on silicon carbide substrate for activating dopants
WO2019012875A1 (ja) * 2017-07-12 2019-01-17 富士電機株式会社 半導体装置の製造方法
JPWO2019012875A1 (ja) * 2017-07-12 2019-11-07 富士電機株式会社 半導体装置の製造方法
US10522355B2 (en) 2017-07-12 2019-12-31 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5694096B2 (ja) 2015-04-01
US8835288B2 (en) 2014-09-16
US20130065382A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
JP5694096B2 (ja) 炭化珪素半導体装置の製造方法
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP5584823B2 (ja) 炭化珪素半導体装置
JP2012164788A (ja) 半導体素子及びその製造方法
CN101174569A (zh) 制造碳化硅半导体器件的方法
JP6457363B2 (ja) 半導体装置
JP2021057615A (ja) 炭化珪素半導体素子
US20150044840A1 (en) Method for producing silicon carbide semiconductor device
JP2011129547A (ja) 半導体装置およびその製造方法
US20130137254A1 (en) Method for manufacturing semiconductor device
JP2018182055A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015146450A (ja) 半導体素子
WO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
CN108257861A (zh) 一种栅氧化层的制备方法及mos功率器件
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
CN107785258B (zh) 一种4H-SiC P型绝缘栅双极型晶体管的制备方法
CN117577688A (zh) 一种沟槽型碳化硅mosfet器件及其制造方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
WO2019137093A1 (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
JP2017168676A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN111509037A (zh) 一种带有槽型jfet的碳化硅mos器件及其制备工艺
JP7500525B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R151 Written notification of patent or utility model registration

Ref document number: 5694096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151