CN101174569A - 制造碳化硅半导体器件的方法 - Google Patents
制造碳化硅半导体器件的方法 Download PDFInfo
- Publication number
- CN101174569A CN101174569A CNA2007101817927A CN200710181792A CN101174569A CN 101174569 A CN101174569 A CN 101174569A CN A2007101817927 A CNA2007101817927 A CN A2007101817927A CN 200710181792 A CN200710181792 A CN 200710181792A CN 101174569 A CN101174569 A CN 101174569A
- Authority
- CN
- China
- Prior art keywords
- temperature
- less
- insulating layer
- gate electrode
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 124
- 238000000034 method Methods 0.000 claims abstract description 115
- 230000008569 process Effects 0.000 claims abstract description 97
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000018044 dehydration Effects 0.000 claims abstract description 20
- 238000006297 dehydration reaction Methods 0.000 claims abstract description 20
- 239000011261 inert gas Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims abstract 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 238000001816 cooling Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 36
- 150000004767 nitrides Chemical class 0.000 description 16
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000003795 desorption Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- -1 Ar are sputtered Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种制造具有MOS结构的碳化硅半导体器件的方法包括：制备由碳化硅制成的衬底(1)；以及形成沟道区(4)、第一杂质区(6、7)、第二杂质区(1、13)、栅极绝缘层(8)和栅电极(9)以在衬底(1)上形成半导体元件。另外，在半导体元件上形成膜以提供层间绝缘层(10)的材料，并在湿气氛中在大约700℃或以上的温度下执行回流工艺以便由该膜形成层间绝缘层(10)。此外，在执行回流工艺之后在惰性气体气氛中在大约700℃或以下执行脱水工艺。
Description
技术领域
本发明涉及一种制造碳化硅半导体器件的方法。
背景技术
US2003/0013266A(对应于JP2003-69012A)公开了一种碳化硅(SiC)半导体器件，其中具有(11-20)晶面取向的表面A用作沟道。SiC半导体器件具有MOS(金属-氧化物半导体)结构，并且通过氢退火或在包含氢(H)原子和氧(O)原子的湿气氛中进行处理来提高沟道迁移率。具体地，通过控制氢退火或湿气氛的浓度或温度来提高沟道迁移率。
然而，对于SiC半导体器件，需要更高的沟道迁移率。由本申请的发明人提出的US2007/0045631A(对应于JP2007-96263A)公开了可以基于湿气氛或氢气氛来确定封端/解吸温度。封端/解吸温度是在其下由氢(H)元素或羟基(OH)将SiC与栅极氧化层之间的悬键封端的温度，即，在其下H或OH解吸的温度。具体地，H或OH的解吸主要发生在大约800℃与900℃之间的范围内的温度下，并且由H或OH将悬键封端也发生在相同的温度范围内。因此，封端/解吸温度大约在800℃与900℃之间的范围内。因此，需要保持湿气氛或氢气氛直到温度下降到大约800℃或更低为止，优选在大约700℃或更低，以便由H或OH将悬键封端。
当在湿气氛中执行加热处理时，例如由BPSG(硼磷硅酸盐玻璃)制成的层间绝缘层吸收水分，由此可以腐蚀沉积在层间绝缘层上的电极材料。因此，需要抑制包含在层间绝缘层中的水分对电极材料的腐蚀。
发明内容
因此，本发明的目的是提供一种制造SiC半导体的方法。
根据本发明的一个方案，一种制造具有金属-氧化物半导体结构的SiC半导体器件的方法包括：制备由SiC制成的衬底的步骤；在衬底上形成由SiC制成的沟道区的步骤，其中所述沟道区提供电流通路；在衬底上形成位于电流通路的上游侧上的第一杂质区的步骤；在衬底上形成位于电流通路的下游侧上的第二杂质区的步骤；在沟道区的表面上形成栅极绝缘层的步骤；在栅极绝缘层上形成栅电极以形成半导体元件的步骤；在半导体元件上由层间绝缘层的材料形成膜的步骤；在大约700℃或以上的温度下在湿气氛中执行回流工艺以便由该膜形成层间绝缘层的步骤；在执行回流工艺之后将温度降到大约700℃或以下的步骤；在温度降到大约700℃或以下之后将湿气氛改变为惰性气体气氛的步骤；以及在惰性气体气氛中执行脱水工艺以便使层间绝缘层脱水的步骤。在该SiC半导体器件中，沟道区提供半导体元件的沟道，并且通过控制施加到栅电极的电压来控制沟道以便控制在第一杂质区与第二杂质区之间流动的电流。
在上述方法中，在湿气氛中执行用于形成层间绝缘层的回流工艺之后，在惰性气体气氛中在大约700℃或以下执行脱水工艺。由此，除去包含在层间绝缘层中的水分，并且抑制沉积在层间绝缘层上的电极材料被腐蚀。
附图说明
当结合附图时，本发明的其它目的和优点从以下对优选实施例的详细说明中将更加显而易见。在附图中：
图1是根据本发明第一实施例的MOSFET的截面图；
图2A-2D是示出根据第一实施例的MOSFET的制造工艺的截面图；
图3A-3D是示出在图2A-2D所示的制造工艺之后的MOSFET的制造工艺的截面图；
图4是在用于形成层间绝缘层的回流工艺中的气氛和温度的时间图的第一实例；
图5是设置在层间绝缘层处的接触孔的侧壁的放大截面图；
图6是在执行Ar溅射之后的接触孔的侧壁的放大截面图；
图7A-7C是示出根据本发明第二实施例的MOSFET的制造工艺的截面图；
图8是根据本发明第三实施例的MOSFET的截面图；
图9A-9D是示出根据第三实施例的MOSFET的制造工艺的截面图；
图10A-10D是示出根据本发明第四实施例的MOSFET的制造工艺的截面图；
图11是回流工艺中的气氛和温度的时间图的第二实例；
图12是回流工艺中的气氛和温度的时间图的第三实例；
图13是回流工艺中的气氛和温度的时间图的第四实例；以及
图14是回流工艺中的气氛和温度的时间图的第五实例。
具体实施方式
第一实施例
例如，将参考图1对具有平面型MOSFET的SiC半导体器件进行说明。在由SiC制成的n+型衬底1上形成MOSFET。例如，衬底1由4H-SiC制成，并具有大约5×1018cm-3的杂质浓度。例如，衬底1的主表面为具有(11-20)晶面取向的表面A。
n型漂移层2由SiC制成，并外延形成在衬底1的上表面上。例如，n型漂移层2具有大约1×1016cm-3的杂质浓度，并具有大约10μm的厚度。
在n型漂移层2的上表面部分处，形成多个p型基区3，在其间具有预定的间隙。例如，p型基区3中的每一个具有大约1×1019cm-3的杂质浓度，并具有大约0.7μm的深度。
在p型基区3的上表面上，外延形成n型沟道层4。例如，n型沟道层4具有大约1×1016cm-3的杂质浓度，并具有大约0.3μm的厚度。
形成多个p+型接触区5使其穿过沟道层4并到达p型基区3。例如，接触区5中的每一个具有大约3×1020cm-3或以上的杂质浓度，并具有大约0.4μm的深度。
在相对于接触区5的内侧，形成n+型源极区6和7以便将沟道层4设置在源极区6和7之间，n+型源极区6和7其间具有间隙。另外，例如，n+型源极区6和7中的每一个具有大约3×1020cm-3或以上的杂质浓度，并具有大约0.3μm的深度。
沟道层4包括位于p型基区3上的沟道区。在沟道层4上，形成栅极氧化层8以至少覆盖沟道层4的沟道区的上表面。在栅极氧化层8与沟道层4的沟道区之间的界面处，由H元素或OH将悬键封端。
在栅极氧化层8的上表面，构图形成栅电极9。例如，栅电极9由其中掺杂n型杂质(例如磷)的多晶硅制成。将栅电极9的边缘部分倒圆(round)。
形成层间绝缘层10以覆盖栅极氧化层8和栅电极9。栅极氧化物8和层间绝缘层10设有到达接触区5以及源极区6和7的第一接触孔11a、以及到达栅电极9的第二接触孔11b。接触区5、源极区6和7、以及栅电极9通过接触孔11a和11b分别与接触部分5a、6a、7a和9a电耦合。例如，接触部分5a、6a、7a和9a由Ni或Ti/Ni制成。源电极12形成在层间绝缘层10上，并包括由Ti制成的基础布线(base wire)电极部分12a和由Al制成的布线电极部分12b。还设置栅极布线(未示出)。
在衬底1的下表面上，形成n+型漏极接触区13。漏极接触区13的杂质浓度高于衬底1。另外，在漏极接触区13的下表面上，形成漏电极14。例如，漏电极14由Ni制成。
平面型MOSFET使用沟道层4作为电流通道，并在分别位于电流通道的上游侧和下游侧上的n+型源极区6和7以及漏极接触区13之间提供电流。通过控制施加到栅电极9的电压并控制设置在沟道区中的耗尽层的宽度以控制流向耗尽层的电流，来控制在n+型源极区6和7与漏极接触区13之间流动的电流。
现在将参考图2A-3D对平面型MOSFET的制造方法进行说明。首先，在图2A所示的工艺中，例如，在n+型衬底1的上表面上外延形成n型漂移层2，以便漂移层2具有大约1×1016cm-3的杂质浓度并具有大约10μm的厚度。
在图2B所示的工艺中，在漂移层2上形成例如由LTO(低温氧化物)制成的掩模。通过光刻对掩模进行构图，以便切开部分掩模，在其下将形成p型基区3。然后，从掩模的上方将p型杂质(例如Al)离子注入到n型漂移层2的上表面部分。在除去掩模之后，在大约1600℃下执行激活退火30分钟，由此形成p型基区3。例如，p型基区3中的每一个具有大约1×1019cm-3的杂质浓度，并具有大约0.7μm的深度。
在图2C所示的工艺中，在p型基区3上外延形成沟道层4。例如，沟道层4具有大约1×1016cm-3的杂质浓度，并具有大约0.3μm的厚度。然后，在沟道层4上形成由LTO制成的第一掩模。通过光刻对第一掩模进行构图，以便切开部分第一掩模，在其下将要形成接触区5。然后，从第一掩模的上方离子注入p型杂质(例如Al)。在除去第一掩模之后，在衬底的上表面上形成由LTO制成的第二掩模，并从衬底1的下表面离子注入n型杂质(例如磷)。此外，在除去第二掩模之后，在衬底的上表面上形成由LTO制成的第三掩模。通过光刻对第三掩模进行构图，并且切开部分第三掩模，在其下将形成源极区6和7。然后，离子注入n型杂质(例如磷)。在除去掩模之后，在大约1600℃下执行激活退火30分钟。由此，激活注入的p型杂质和n型杂质，并且形成接触区5、源极区6和7以及漏极接触区13。
在图2D所示的工艺中，在包含氢原子(H)和氧原子(O)的湿气氛中利用火法(pyrogenic method)形成栅极氧化层8。在本工艺中，例如，如上所述控制气氛和温度。
首先，在惰性氮(N2)气氛中以大约10℃/min将温度从室温升高到大约1080℃。当温度达到大约1080℃时，将气氛改变成湿(H2O)气氛且将该温度保持大约60分钟。由此，例如形成厚度大约为52nm的栅极氧化层8，如图2D所示。然后，以大约10℃/min将温度降低同时保持湿气氛。保持湿气氛一直到温度变为大约700℃或以下为止。
在本工艺中，当温度为高时保持湿气氛。由此，在栅极氧化层8与沟道层4之间的界面处，由H元素或OH将悬键封端。例如，H或OH进入栅极氧化层8。
在图3A所示的工艺中，例如，在大约600℃下将掺杂有n型杂质的多晶硅层形成在栅极氧化层8上。例如，多晶硅层具有大约440nm的厚度。然后，通过利用由光刻胶制成的掩模来对多晶硅层和栅极氧化层8进行构图，例如，该掩模通过光刻和蚀刻来形成。由此，形成栅电极9。
在图3B所示的工艺中，形成层间绝缘层10。例如，通过等离子体CVD在大约420℃下形成厚度大约为670nm的BPSG膜。然后，在大约930℃下在湿气氛中执行回流工艺20分钟，由此形成层间绝缘层10。在回流工艺中，如图4所示控制温度和气氛。
具体地，在惰性氮(N2)气氛中将温度从室温升高到大约700℃，该温度低于封端/解吸温度。当温度达到大约700℃时，将气氛改变成湿(H2O)气氛，并且以大约10℃/min将温度升高到大约930℃。在温度达到大约930℃之后，执行回流工艺大约20分钟，同时保持该温度。在回流工艺之后，以大约10℃/min或以小用去大约23分钟将温度降低到低于大约700℃的水平。保持湿气氛，直到温度降低到大约700℃为止。在温度降低到大约700℃之后，将气氛改变成N2气氛，并且在将温度降低到室温的同时执行脱水工艺以便使层间绝缘层10脱水。
当在高于封端/解吸温度的温度下执行回流工艺时，保持湿气氛。由此，抑制H或OH从栅极氧化层8与沟道层4之间的界面处的悬键解吸。另外，通过回流工艺，将栅电极9的边缘部分倒圆和氧化。因此，同时执行层间绝缘层10的回流工艺和栅电极9的边缘部分的倒圆和氧化。
在图3C所示的工艺中，通过利用由光刻胶制成的掩模来对层间绝缘层10进行构图，例如，该掩模通过光刻和蚀刻来形成。由此，设置到达接触区5和n+型源极区6和7的第一接触孔11a以及到达栅电极9的第二接触孔11b。
在本工艺中，通过湿法蚀刻和干法蚀刻依次设置接触孔11a和11b，以便接触孔11a和11b中的每一个的侧壁具有钝角。例如，如图5所示，当层间绝缘层10具有大约670nm的厚度时，执行湿法蚀刻用于蚀刻大约260nm，并执行干法蚀刻用于蚀刻大约410nm。由此，将接触孔11a和11b的侧壁形成为包含湿法蚀刻区和干法蚀刻区的两段区。
当干法蚀刻区在侧壁和衬底的表面(即，源极区6和7的表面或栅电极9的表面)之间具有第一角VA、并且湿法蚀刻区在侧壁与衬底的表面之间具有第二角VB时，优选第一角VA大于第二角VB。例如，可以将第一角VA设为75°或以上，而将第二角VB设为15°或以下，如图5所示。通过干法蚀刻，第一角VA变大，由此可以形成微小元件。另外，通过湿法蚀刻使湿法蚀刻区与干法蚀刻区之间的角变成钝角。由此，接触孔11a和11b的边缘部分具有与其中边缘部分被倒圆的情况相似的形状。
接着，溅射惰性离子，例如Ar。如图6中的箭头VI所示，通过Ar溅射将层间绝缘层10的表面和边缘部分倒圆并使其平滑。因此，可以将接触孔11a和11b的侧壁倒圆，而无需另一回流工艺。结果，抑制栅电极9由于在设置接触孔11a和11b之后执行的回流工艺而被氧化。
在图3C所示的工艺中，形成由Ni或Ti/Ni制成的接触金属层以填充在接触孔11a和11b中，并对接触金属层进行构图以便形成接触部分5a-7a。接触部分5a-7a和9a分别与接触区5、n+型源极区6和7以及栅电极9电耦合。在图3D所示的工艺中，将由Ni制成的漏电极14形成在衬底1的下表面侧上以与漏极接触区13接触。然后，在Ar气氛中在大约700℃或以下执行电极烧结工艺，由此接触部分5a-7a和9a与漏电极14形成欧姆接触。在这种情况下，接触区5、n+型源极区6和7、栅电极9以及漏极接触区13具有高杂质浓度，由此接触部分5a-7a和9a与漏电极14充分形成欧姆接触，而无需高温下的加热工艺。
在图3D所示的工艺之后，形成包含由Ti制成的基础布线电极部分12a和由Al制成的布线电极部分12b的源电极12以及栅极布线(未示出)，由此形成图1中的平面型MOSFET。
在上述制造平面型MOSFET的方法中，在执行用于形成层间绝缘层10的回流工艺之后，温度降到大约700℃或以下(例如大约600℃)，并且然后在惰性气体气氛中执行脱水工艺。由此，除去包含在提供层间绝缘层10的BPSG中的水分，并且抑制设置在层间绝缘层10上的源电极12的材料被腐蚀。
此外，通过回流工艺将栅电极9的边缘部分倒圆并使其氧化。因此，即使当在湿气氛中执行层间绝缘层10的回流工艺时，与其中分别执行栅电极9的边缘部分的倒圆和氧化以及层间绝缘层10的回流工艺的情况相比，减少了栅电极9的氧化量。因此，抑制栅电极9中的多晶硅在湿气氛中被氧化。结果，可以防止栅电极9中的所有多晶硅被氧化，由此栅电极9可以用作栅电极并形成欧姆接触。
此外，在上述方法中，在层间绝缘层10处设置到达栅电极9的接触孔11b之后，不在湿气氛中执行加热工艺。通过湿法蚀刻、干法蚀刻和Ar溅射的结合来将接触孔11a和11b的侧壁的边缘部分倒圆。因此，抑制栅电极9的暴露部分被氧化。
第二实施例
在图1中的MOSFET中，与栅电极9形成欧姆接触的接触部分9a由与接触部分5a-7a相同的材料制成，所述接触部分5a-7a分别与接触区5以及n+型源极区6和7形成欧姆接触。因此，在图3C所示的同一工艺中形成第一接触孔11a和第二接触孔11b。或者，接触部分9a可以由与接触部分5a-7a不同的材料制成。例如，由Ti制成的接触部分9a可以与栅电极9形成欧姆接触，而由Ni制成的接触部分5a-7a可以分别与接触区5以及n+型源极区6和7形成欧姆接触。
在该情况下，通过图2A-2D和3A所示的制造工艺形成MOSFET，直到其中形成栅电极9的工艺为止。然后，在图7A所示的工艺中，在栅极氧化层8和栅电极9上形成BPSG层。通过利用光刻胶制成的掩模来对BPSG层进行构图，例如，该掩模通过光刻和蚀刻形成。由此，形成到达接触区5以及源极区6和7的第一接触孔11a。在本工艺中，不形成到达栅电极9的第二接触孔11b。
然后，例如，在大约930℃下执行回流工艺20分钟。由此，形成层间绝缘层10，并且将栅电极9的边缘部分和第一接触孔11a的边缘部分倒圆。在回流工艺中，例如，如图4所示控制气氛和温度。
当在高于封端/解吸温度的温度下执行回流工艺时，保持湿气氛。由此，抑制H或OH从栅极氧化层8与沟道层4之间的界面处的悬键解吸。另外，通过回流工艺将栅电极9的边缘部分倒圆。因此，同时执行层间绝缘层10的回流工艺和栅电极9的边缘部分的倒圆和氧化。在该情况下，在其中通过第一接触孔11a暴露SiC的表面的状态下执行加热工艺。然而，在大约900℃的低温下，SiC的表面很少被氧化。
在图7B所示的工艺中，执行与图3C中的工艺相似的工艺。形成由Ni制成的接触金属层以填充在第一接触孔11a中，并对接触金属层进行构图。由此，形成分别与接触区5以及n+型源极区6和7电耦合的接触部分5a-7a。另外，由Ni制成的漏电极14形成在衬底1的下表面侧上以与漏极接触区13接触。然后，在Ar气氛中在大约700℃或以下执行电极烧结工艺，由此接触部分5a-7a和漏电极14形成欧姆接触。
在图7C所示的工艺中，通过利用由光刻胶制成的掩模对层间绝缘层10进行构图，例如，该掩模通过光刻和蚀刻形成。由此，形成达到栅电极9的第二接触孔11b。
在本工艺中，与图3C所示的工艺相似，依次执行湿法蚀刻和干法蚀刻以便第二接触孔11b的侧壁具有钝角。通过湿法蚀刻将湿法蚀刻区与干法蚀刻区之间的角变成钝角。因此，第二接触孔11b的边缘部分具有与其中将边缘部分倒圆的情况相似的形状。另外，溅射惰性离子，例如Ar，由此使层间绝缘层10的表面平滑，并且将第二接触孔11b的边缘部分进一步倒圆。因此，层间绝缘层10具有与其中执行另一回流工艺的情况相似的形状。
在图7C所示的工艺之后，形成包含由Ti制成的基础布线电极部分12a和由Al制成的布线电极部分12b的源电极12以及栅极布线(未示出)。
此外在本制造方法中，在执行用于形成层间绝缘层的回流工艺之后，将温度降到大约700℃或以下(例如大约600℃)，并且然后在惰性气体气氛中执行脱水工艺。因此，获得与图2A-3D所示的制造方法相似的效果。另外，当接触部分9a由与接触部分5a-7a不同的材料制成时，可以在不同的工艺中形成第一接触孔11a和第二接触孔11b。因此，当在回流工艺之后形成到达栅电极9的第二接触孔11b时，有效地抑制栅电极9被氧化。
第三实施例
图8中的MOSFET包括用于防护湿气氛中的氧气的氮化层20。氮化层20形成在栅电极9的上表面上以及栅电极9和栅极氧化层8的侧壁上，以便通过氮化层20覆盖栅极氧化层8与沟道区4之间的界面，即，其中由H元素或OH将悬键封端的部分。由此，氮化层20防止湿气氛中的氧气进入其中由H元素或OH将悬键封端的部分。
现在将参考图9A-9D来对图8中的MOSFET制造方法进行说明。
首先，通过图2A-2D和3A所示的制造工艺来形成MOSFET，直到其中形成栅电极9的工艺为止。在图3A所示的工艺之后，例如，在大约875℃下将栅电极9的边缘部分倒圆并使其氧化。
接着，在图9A所示的工艺中，将氮化层20形成在栅电极9的上表面上以及栅电极9和栅极氧化层8的侧壁上。氮化层20具有大约50nm或以上的厚度，例如大约100nm。然后，在图9B-9D所示的工艺中，形成层间绝缘层10、接触孔11a和11b、接触部分5a-7a和9a、漏电极14以及栅极布线(未示出)。
在本制造方法中，在形成氮化层20之后形成层间绝缘层10。由此，当在层间绝缘层10的形成工艺中使用湿气氛时，氮化层20防止湿气氛中的氧气进入其中由H元素或OH将悬键封端的部分。因此，抑制栅电极9被氧化。
另外，除了氮化层20的形成工艺之外，以与图1中的MOSFET的制造方法几乎相似的制造方法来形成图8中的MOSFET。由此，可以获得与图1中的MOSFET相似的效果。
第四实施例
当形成具有氮化层20的MOSFET时，与图7A-7C所示的工艺相似，可以在不同的工艺中形成第一接触孔11a和第二接触孔11b。
具体地，通过图2A-2D和3A所示的制造工艺形成MOSFET，直到其中形成栅电极9的工艺为止。在图3A所示的工艺之后，例如，在大约875℃下将栅电极9的边缘部分倒圆并使其氧化。
接着，在图10A所示的工艺中，将氮化层20形成在栅电极9的上表面上以及栅电极9和栅极氧化层8的侧壁上。氮化层20具有大约50nm或以上的厚度，例如大约100nm。然后，在图10B-10D所示的工艺中，形成层间绝缘层10、第一接触孔11a、接触部分5a-7a、第二接触孔11b、接触部分9a、漏电极14以及栅极布线(未示出)。
同样在该情况下，在形成氮化层20之后形成层间绝缘层10。因此，当在层间绝缘层10的形成工艺中使用湿气氛时，氮化层20防止湿气氛中的氧气进入其中由H元素或OH将悬键封端的部分。因此，抑制栅电极9被氧化。
另外，除了氮化层20的形成工艺之外，以与图7A-7C所示的制造工艺几乎相似的制造工艺来形成MOSFET。由此，可以获得与图1中的MOSFET相似的效果。
其它实施例
在上述制造方法中，如图4所示控制回流工艺和脱水工艺中的温度和气氛。或者，例如，可以如图11-14所示控制温度和气氛。
如图11所示，在温度降到大约700℃之后，可以在以大约10℃/min或以下来降低温度的同时，执行脱水工艺。或者，如图12所示，脱水工艺可以包括具有不同的降温速率的多个步骤。例如，脱水工艺可以具有降温速率为大约10℃/min或以下的第一步骤和降温速率为大约5℃/min或以下的第二步骤。如图13所示，脱水工艺可以包括在预定时间内将温度保持在预定温度下的步骤。或者，如图14所示，脱水工艺可以包括降低步骤和升温步骤。在降低步骤中，以大约10℃/min或以下的降温速率将温度降到第一预定温度，而在升高步骤中，以10℃/min或以下的升温速率将温度从第一预定温度升高到第二预定温度。在该情况下，如果温度升高到大约700℃以上的温度，则需要再次将惰性气体气氛改变为湿气氛或氢气氛。因此，优选第二预定温度为大约700℃或以下。在升高步骤之后，在预定时间内将温度保持在第二预定温度下。在图11-14所示的脱水工艺中温度可以保持在任意点处。
在上述制造方法中，惰性气氛气体包括氮气。或者，惰性气体气氛可以包括氩气。
SiC半导体器件中的MOSFET结构不限于平面型MOSFET，而可以是通过包括以下步骤的方法制造的任何MOSFET：制备由SiC制成的衬底；在衬底上形成由SiC制成的沟道区；形成相对于作为电流通道的沟道区分别设置在电流的上游侧和下游侧上的第一杂质区和第二杂质区；在沟道区上形成栅极绝缘层；以及在栅极绝缘层上形成栅电极。在SiC半导体器件中，通过控制施加到栅电极的电压来控制形成在沟道区中的沟道以及在第一杂质区和第二杂质区之间流动的电流。
例如，在上述平面型MOSFET中，第一杂质区包括n+型源极区6和7，而第二杂质区包括漏极接触区13。当衬底1的杂质浓度高时，不需要漏极接触区13。在该情况下，衬底1成为第二杂质区2。此外，在上述平面型MOSFET中，栅极氧化层8用作栅极绝缘层。或者，可以使用具有不同结构的其它栅极绝缘层(例如由氧化层和氮化层构成的叠层)。
当描述晶面的取向时，最初需要在期望的数字之上附加短划线。然而，在本申请中短划线附加在数字之前。
这种改变和修改应理解为在如由附属权利要求所限定的本发明的范围内。
Claims (12)
1.一种制造具有金属-氧化物半导体结构的碳化硅半导体器件的方法，该方法包括：
制备由碳化硅制成的衬底(1)；
在所述衬底(1)上形成由碳化硅制成的沟道区(4)，其中所述沟道区提供电流通道；
在所述衬底(1)上形成位于电流通道的上游侧上的第一杂质区(6、7)；
在所述衬底(1)上形成位于所述电流通道的下游侧上的第二杂质区(1、13)；
在所述沟道区(4)的表面上形成栅极绝缘层(8)；
在所述栅极绝缘层(8)上形成栅电极(9)以形成半导体元件；
在所述半导体元件上形成膜以提供层间绝缘层(10)的材料；
在湿气氛中在大约700℃或以上的温度下执行回流工艺以便由所述膜形成所述层间绝缘层(10)；
在执行回流工艺之后将温度降到大约700℃或以下；
在温度降到大约700℃或以下之后将所述湿气氛改变为惰性气体气氛；以及
在所述惰性气体气氛中执行脱水工艺以便使所述层间绝缘层脱水，其中：
所述沟道区(4)提供所述半导体元件的沟道；并且
通过控制施加到所述栅电极(9)的电压来控制所述沟道以便控制在所述第一杂质区(6、7)与所述第二杂质区(1、13)之间流动的电流。
2.根据权利要求1所述的方法，其中：
所述惰性气体气氛包括氮气。
3.根据权利要求1所述的方法，其中：
所述惰性气体气氛包括氩气。
4.根据权利要求1-3中任一项所述的方法，其中：
以大约10℃/min或以下的降温速率来执行所述将温度降到大约700℃或以下。
5.根据权利要求1-3中任一项所述的方法，其中：
在以大约10℃/min或以下来降低温度的同时，执行所述脱水工艺。
6.根据权利要求5所述的方法，其中：
在以大约10℃/min或以下的固定速率来降低温度的同时，执行所述脱水工艺。
7.根据权利要求5所述的方法，其中：
所述脱水工艺包括第一步骤和第二步骤；
在所述第一步骤以第一速率降低温度；
在所述第二步骤以第二速率降低温度；以及
所述第一速率为大约10℃/min或以下，而所述第二速率小于所述第一速率。
8.根据权利要求5所述的方法，其中
所述脱水工艺包括第一步骤和第二步骤；
在所述第一步骤以大约10℃/min或以下的降温速率将温度降到第一预定温度；以及
在所述第二步骤以大约10℃/min或以下的升温速率将温度从所述第一预定温度升高到第二预定温度。
9.根据权利要求8所述的方法，其中：
所述第二预定温度为大约700℃或以下。
10.根据权利要求9所述的方法，其中：
所述脱水工艺还包括第三步骤；以及
在所述第三步骤在预定时间内将温度保持在所述第二预定温度。
11.根据权利要求7所述的方法，其中：
所述脱水工艺还包括在预定时间内将温度保持在预定温度的步骤。
12.根据权利要求1-3中任一项所述的方法，其中：
将所述半导体元件形成在所述衬底(1)的表面A上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP294158/2006 | 2006-10-30 | ||
| JP2006294158A JP5098295B2 (ja) | 2006-10-30 | 2006-10-30 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101174569A true CN101174569A (zh) | 2008-05-07 |
| CN101174569B CN101174569B (zh) | 2010-11-03 |
Family
ID=39265148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101817927A Expired - Fee Related CN101174569B (zh) | 2006-10-30 | 2007-10-29 | 制造碳化硅半导体器件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7645658B2 (zh) |
| JP (1) | JP5098295B2 (zh) |
| KR (1) | KR100986807B1 (zh) |
| CN (1) | CN101174569B (zh) |
| DE (1) | DE102007051176B4 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8872263B2 (en) | 2008-12-25 | 2014-10-28 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN105074886A (zh) * | 2013-03-08 | 2015-11-18 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| CN105118786A (zh) * | 2015-09-06 | 2015-12-02 | 国网智能电网研究院 | 一种碳化硅mosfet功率器件的制造方法 |
| US9219127B2 (en) | 2009-12-24 | 2015-12-22 | Rohm Co., Ltd. | SiC field effect transistor |
| US9293575B2 (en) | 2008-12-25 | 2016-03-22 | Rohm Co., Ltd. | Semiconductor device |
| CN106030757A (zh) * | 2014-02-18 | 2016-10-12 | 通用电气公司 | 碳化硅半导体装置和用于制造碳化硅半导体装置的方法 |
| CN116364758A (zh) * | 2023-03-30 | 2023-06-30 | 苏州龙驰半导体科技有限公司 | SiC MOS器件 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5098294B2 (ja) * | 2006-10-30 | 2012-12-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2014225692A (ja) | 2008-12-25 | 2014-12-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5672685B2 (ja) * | 2009-09-29 | 2015-02-18 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6168732B2 (ja) * | 2012-05-11 | 2017-07-26 | 株式会社日立製作所 | 炭化珪素半導体装置およびその製造方法 |
| DE112014001741T8 (de) * | 2013-03-29 | 2016-02-18 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung |
| US20150108500A1 (en) * | 2013-10-18 | 2015-04-23 | Infineon Technologies Austria Ag | Semiconductor Device and Method of Manufacturing the Same |
| WO2016039074A1 (ja) * | 2014-09-09 | 2016-03-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2016076055A1 (ja) | 2014-11-12 | 2016-05-19 | 富士電機株式会社 | 炭化珪素半導体スイッチング素子およびその製造方法 |
| JP6530361B2 (ja) | 2016-10-07 | 2019-06-12 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169047A (ja) * | 1987-01-06 | 1988-07-13 | Yamaguchi Nippon Denki Kk | 半導体装置 |
| CA1313571C (en) | 1987-10-26 | 1993-02-09 | John W. Palmour | Metal oxide semiconductor field-effect transistor formed in silicon carbide |
| JP2691385B2 (ja) | 1991-10-29 | 1997-12-17 | 株式会社半導体エネルギー研究所 | 半導体メモリー装置 |
| JPH0737977A (ja) | 1993-06-28 | 1995-02-07 | Nikon Corp | 半導体装置 |
| JP3220300B2 (ja) | 1993-07-16 | 2001-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5766992A (en) | 1997-04-11 | 1998-06-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure |
| US5731236A (en) | 1997-05-05 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to integrate a self-aligned contact structure, with a capacitor structure |
| KR100230651B1 (ko) | 1997-06-16 | 1999-11-15 | 윤종용 | 습식 산화를 이용한 박막의 산화막 형성 방법 |
| US6177344B1 (en) * | 1998-11-25 | 2001-01-23 | Applied Materials, Inc. | BPSG reflow method to reduce thermal budget for next generation device including heating in a steam ambient |
| US6309928B1 (en) | 1998-12-10 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Split-gate flash cell |
| JP2000260867A (ja) | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US6548842B1 (en) | 2000-03-31 | 2003-04-15 | National Semiconductor Corporation | Field-effect transistor for alleviating short-channel effects |
| US6649480B2 (en) * | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6559068B2 (en) * | 2001-06-28 | 2003-05-06 | Koninklijke Philips Electronics N.V. | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor |
| JP4525958B2 (ja) | 2001-08-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| JP2003309262A (ja) * | 2002-04-17 | 2003-10-31 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| AU2003280487A1 (en) | 2002-06-28 | 2004-01-19 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and its manufacturing method |
| JP3961399B2 (ja) * | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置の製造方法 |
| DE102005017814B4 (de) | 2004-04-19 | 2016-08-11 | Denso Corporation | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung |
| JP2005311163A (ja) * | 2004-04-23 | 2005-11-04 | Ishikawajima Harima Heavy Ind Co Ltd | リフロー処理装置 |
| JP4929579B2 (ja) * | 2004-10-26 | 2012-05-09 | 日産自動車株式会社 | 半導体装置の製造方法 |
| JP2007096263A (ja) | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
| US7446006B2 (en) | 2005-09-14 | 2008-11-04 | Freescale Semiconductor, Inc. | Semiconductor fabrication process including silicide stringer removal processing |
-
2006
- 2006-10-30 JP JP2006294158A patent/JP5098295B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-23 US US11/976,216 patent/US7645658B2/en active Active
- 2007-10-24 KR KR1020070107493A patent/KR100986807B1/ko not_active IP Right Cessation
- 2007-10-25 DE DE102007051176A patent/DE102007051176B4/de not_active Expired - Fee Related
- 2007-10-29 CN CN2007101817927A patent/CN101174569B/zh not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE48289E1 (en) | 2008-12-25 | 2020-10-27 | Rohm Co., Ltd. | Semiconductor device |
| US9293575B2 (en) | 2008-12-25 | 2016-03-22 | Rohm Co., Ltd. | Semiconductor device |
| US11804545B2 (en) | 2008-12-25 | 2023-10-31 | Rohm Co., Ltd. | Semiconductor device |
| US11152501B2 (en) | 2008-12-25 | 2021-10-19 | Rohm Co., Ltd. | Semiconductor device |
| US9837531B2 (en) | 2008-12-25 | 2017-12-05 | Rohm Co., Ltd. | Semiconductor device |
| US9406757B2 (en) | 2008-12-25 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US8872263B2 (en) | 2008-12-25 | 2014-10-28 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10693001B2 (en) | 2008-12-25 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device |
| USRE48072E1 (en) | 2008-12-25 | 2020-06-30 | Rohm Co., Ltd. | Semiconductor device |
| CN103779419B (zh) * | 2008-12-25 | 2017-01-04 | 罗姆股份有限公司 | 半导体装置 |
| US9219127B2 (en) | 2009-12-24 | 2015-12-22 | Rohm Co., Ltd. | SiC field effect transistor |
| CN105074886A (zh) * | 2013-03-08 | 2015-11-18 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| US9728607B2 (en) | 2013-03-08 | 2017-08-08 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
| CN106030757A (zh) * | 2014-02-18 | 2016-10-12 | 通用电气公司 | 碳化硅半导体装置和用于制造碳化硅半导体装置的方法 |
| CN105118786A (zh) * | 2015-09-06 | 2015-12-02 | 国网智能电网研究院 | 一种碳化硅mosfet功率器件的制造方法 |
| CN116364758A (zh) * | 2023-03-30 | 2023-06-30 | 苏州龙驰半导体科技有限公司 | SiC MOS器件 |
| CN116364758B (zh) * | 2023-03-30 | 2023-11-14 | 苏州龙驰半导体科技有限公司 | SiC MOS器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5098295B2 (ja) | 2012-12-12 |
| KR20080039244A (ko) | 2008-05-07 |
| CN101174569B (zh) | 2010-11-03 |
| JP2008112824A (ja) | 2008-05-15 |
| US20080102585A1 (en) | 2008-05-01 |
| DE102007051176B4 (de) | 2010-06-17 |
| DE102007051176A1 (de) | 2008-05-08 |
| US7645658B2 (en) | 2010-01-12 |
| KR100986807B1 (ko) | 2010-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101174569A (zh) | 制造碳化硅半导体器件的方法 | |
| US7713805B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US9559188B2 (en) | Trench gate type semiconductor device and method of producing the same | |
| EP2284867B1 (en) | Silicon carbide semiconductor device | |
| JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法 | |
| US8481389B2 (en) | Method of removing high-K dielectric layer on sidewalls of gate structure | |
| JP5261907B2 (ja) | トレンチゲート型炭化珪素半導体装置 | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JP5171363B2 (ja) | 半導体装置の製造方法 | |
| US8835288B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2006066438A (ja) | 半導体装置およびその製造方法 | |
| WO2015045628A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2015070192A (ja) | 半導体装置の製造方法、半導体装置 | |
| US20230084127A1 (en) | Semiconductor device manufacturing method | |
| JP2007048882A (ja) | 半導体装置およびその製造方法 | |
| KR20200048785A (ko) | 반도체와 금속 간의 박리 방지를 위한 열처리방법 | |
| JP2000114510A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101103 Termination date: 20181029 |