ITTO20070099A1 - Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati - Google Patents

Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati Download PDF

Info

Publication number
ITTO20070099A1
ITTO20070099A1 IT000099A ITTO20070099A ITTO20070099A1 IT TO20070099 A1 ITTO20070099 A1 IT TO20070099A1 IT 000099 A IT000099 A IT 000099A IT TO20070099 A ITTO20070099 A IT TO20070099A IT TO20070099 A1 ITTO20070099 A1 IT TO20070099A1
Authority
IT
Italy
Prior art keywords
epitaxial layer
process according
layer
range
dopant species
Prior art date
Application number
IT000099A
Other languages
English (en)
Inventor
Giovanni Abagnale
Sebastiano Ravesi
Dario Salinas
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000099A priority Critical patent/ITTO20070099A1/it
Priority to US12/069,198 priority patent/US7888256B2/en
Publication of ITTO20070099A1 publication Critical patent/ITTO20070099A1/it
Priority to US12/985,132 priority patent/US8183573B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Description

DESCRIZIONE
del brevetto per invenzione industriale
La presente invenzione riguarda un procedimento di realizzazione di un'interfaccia tra carburo di silicio (SiC) e ossido di silicio (SiO2). Più specificatamente l'invenzione si riferisce ad un procedimento di realizzazione di un'interfaccia tra uno strato di carburo di silicio (SiC) e uno strato di ossido di silicio (SiO2) con ridotta densità di stati di interfaccia. In particolare, il procedimento è destinato ad essere utilizzato nella fabbricazione di una struttura atta a condurre corrente, ad esempio un dispositivo tipo MOS, IGBT, dispositivo bipolare. La descrizione che segue si riferisce alla realizzazione di un dispositivo MOS con il solo scopo di semplificarne l'esposizione.
Come è noto, di recente, nello sviluppo dei dìspositivi MOS, un notevole interesse è stato rivolto all'utilizzo del carburo di silicio (SiC). Secondo processi ben noti, i dispositivi MOS basati sull'uso del SiC, come ad esempio quello di figura 1, vengono realizzati provvedendo un substrato 10, di SiC drogato, ad esempio di tipo N+; crescendo su questo uno strato epitassiale 11, di SiC drogato, ad esempio, di tipo N-; deponendo, sullo strato epitassiale 11, uno strato di isolamento (ossido di porta 12); e realizzando una regione di porta 13, e regioni di sorgente 14 e di pozzo 15, secondo processi noti nell'arte.
Un problema attualmente presente nello sviluppo di tali dispositivi utilizzanti SiC è dovuto al fatto che lo strato di ossido di porta 12 viene esposto a valori dì temperatura e di campo elettrico maggiori rispetto a quelli ai quali si trova esposto nelle applicazioni per cui si utilizzano i dispositivi MOS di silicio. Pertanto, è necessario valutare l'affidabilità dell'ossido di silicio (SiO2), anche per alti spessori di ossido.
Un altro problema, piuttosto grave, è la scarsa qualità elettrica dell'interfaccia SiC/SiO2, dovuta principalmente ai difetti presenti all'interfaccia. Infatti la densità tipica di stati di energia non voluti, causati dalla presenza di difetti, all'interfaccia SiC/SiO2è maggiore, di diversi ordini di grandezza, rispetto a quella presente all'interfaccia Si/SiO2. Studi recenti hanno dimostrato che questo fenomeno è dovuto al fatto che, durante la crescita dell'ossido termico del disposìtivo, degli atomi di carbonio in eccesso vengono accumulati all'interfaccia. Questi atomi di carbonio creano degli stati trappola, ovvero aree localizzate che possono attrarre portatori elettrici liberi. Le trappole possono essere causate da legami elettrochimici all'interfaccia tra materiali diversi, come il SiO2e il SiC. Infatti il carbonio si presenta sotto forma di grafite e/o di agglomerati di orbitali sp2, detti "bonded clusters", e ha livelli energetici distribuiti nell'intera banda del SiC. Gli stati trappola creano, quindi, stati energetici non desiderati, che possono rovinare le proprietà dei materiali vicino all'interfaccia e possono ridurre le prestazioni dei rispettivi dispositivi. Le trappole possono anche causare un'interruzione delle linee di campo e scattering di Coulomb, compromettendo il funzionamento elettrico del dispositivo.
È noto che questi stati trappola sono stabili ai processi di passivazione in H2. Per questo, una soluzione nota per il miglioramento della qualità dell'ossido e dell'interfaccia SiC/SiO2, prevede l'utilizzo di processi di ossinitrurazione, ovvero di ossidazione in ambiente ricco di azoto, tramite i quali vengono rimossi gli atomi di carbonio e vengono passivati i legami liberi del silicio. Infatti, l'azoto, da un lato, crea forti legami con il silicio Si≡N, legami che passivano le trappole presenti all'interfaccia; dall'altro lato, l'azoto, formando legami con il carbonio N-C, rimuove il carbonio ed altri composti, come Si-CO, dall'in-terfaccia SiC/SiO2. In particolare, 1'ossinitrurazione fatta usando NO o N2O si è dimostrata efficace nel ridurre la densità degli stati all'interfaccia vicino alla banda di conduzione del Sic. D'altro canto, sembra che l'annealing in N2O e NO, sebbene fornisca l'azoto per passivare le trappole, non elimina completamente il problema della presenza dell'ossigeno all'interfaccia.
Una soluzione a questo problema viene descritta nel brevetto US N. 7,022,378, in cui, dopo avere cresciuto uno strato di SiO2su un substrato di Sic in ambiente di N2O e/o NO, viene effettuato un annealing utilizzando NH3come gas. Poiché questo gas di annealing non contiene ossigeno, lo strato di ossido non continua a crescere durante il processo di nitrurazione .
Tuttavia, l'uso di gas come NO e/o N2O e NH3per passivare gli stati di energia in eccesso presenta dei notevoli problemi. Infatti, essendo NO e NH3altamente infiammabili, non è prudente utilizzare questo tipo di gas nei forni tradizionali. Invece, usando N2O, durante i processi termici, si è osservata una minore efficienza nella passivazione degli stati all'interfaccia.
Una tecnica usata per evitare il problema dell'alta densità di stati di energia all'interfaccia SiC/SiO2senza usare gas come NO, N2O e NH3, è quella di impiantare atomi di azoto N nello strato di Sic e quindi eseguire un processo di ossidazione. Una tecnica del genere è descritta nell'articolo "Low Density of Interface States in n-type 4H-SiC MOS Capacitors Achieved by Nitrogen Implantation", pubblicato in Materials Science Forum Vols. 483-485 (2005) pp. 693-696.
Tuttavia, l'impianto di N crea un notevole danneggiamento della superficie di Sic e comporta l'introduzione, nel processo, di una fase di diffusione aggiuntiva, utile ad attivare l'azoto impiantato. Per di più, la fase di diffusione viene effettuata a temperature superiori a 1400°C, situazione che potrebbe creare un ulteriore danneggiamento al Sic.
Pertanto, è particolarmente importante individuare strategie nuove per superare i problemi dell'arte nota e garantire la qualità dell'interfaccia SiC/SiO2evitando di usare processi di annealing in azoto e processi di impiantazione di azoto, e riducendo al minimo la difettosità presente nel dispositivo.
Scopo della presente invenzione è quindi mettere a disposizione un procedimento di realizzazione di un'interfaccia SiC/SiO2del tipo indicato che soddisfi le esigenze sopra descritte.
Secondo la presente invenzione viene realizzato un procedimento per la realizzazione di un'interfaccia tra uno strato di carburo di silicio e uno strato di ossido di silicio di una struttura atta a condurre corrente, come definito nella rivendicazione 1.
Per la comprensione della presente invenzione ne viene ora descritta una forma di realizzazione preferifa, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra la sezione trasversale attraverso una fetta a semiconduttori di un dispositivo MOS basato su Sic, secondo arte nota;
- le figure 2-5 mostrano sezioni trasversali attraverso una fetta di carburo di silicio in successive fasi di fabbricazione di una struttura atta a condurre corrente, tipo MOS.
In particolare, la figura 2 mostra una fetta 50 di carburo di silicio (SiC) che comprende un substrato 4, ed uno strato cuscinetto 5 di carburo di silicio, entrambi drogati, ad esempio di tipo N+, con un livello di drogaggio maggiore o uguale a 1x10<18>atomi/cm<3>e, preferibilmente, compreso nell'intervallo 2X10<18>-5X10<19>atomi/cm<3>. Lo strato cuscinetto 5 viene cresciuto omoepitassialmente al di sopra del substrato 4. La crescita omoepitassiale consiste nel crescere degli strati di un dato materiale su di un cristallo con un'unica orientazione cristallografica lungo un asse predefinito. I cristalli così cresciuti sono deposti sul piano perpendicolare all'asse predefinito e crescono soltanto lungo l'asse cristallografico principale (generalmente individuato in base alla regole cristallografiche di Miller). In tal modo vengono cresciuti strati monocristallini, ovvero che riproducono soltanto l'orientazio-ne cristallografica del cristallo di partenza e la sua simmetria. Per ottenere una crescita omoepitassiale, viene solitamente usata la tecnica della deposizione chimica in fase vapore (Chemical Vapour Deposition - CVD) e il processo epitassiale va pilotato in modo da favorire termodinamicamente la formazione di un cristallo piuttosto che di un altro.
Come è illustrato in figura 3, al di sopra dello strato cuscinetto 5 viene cresciuto omoepitassialmente un primo strato epitassiale 1, anch'esso di carburo di silicio drogato, ad esempio di tipo N, con un livello di drogaggio inferiore al livello di drogaggio del substrato 4 e dello strato cuscinetto 5.
Quindi, figura 4, un secondo strato epitassiale 2, pure di Sic, viene cresciuto omoepitassialmente sul primo strato epitassiale 1. Il secondo strato epitassiale 2 è uno strato a bassa resistività superficiale, drogato, ad esempio di tipo N+ o N++, con un livello di drogaggio maggiore o uguale al livello di drogaggio del substrato 4 e dello strato cuscinetto 5. In particolare, il secondo strato epitassiale 2 ha un livello di drogaggio maggiore o uguale a 1x10<18>atomi/cm<3>e, preferibilmente, compreso nell'intervallo 2x10<18>-5x10<19>atomi/cm<3>. In pratica, il primo strato epitassiale 1 ha un primo livello di drogaggio; il secondo strato epitassiale 2 ha un secondo livello di drogaggio maggiore del primo livello di drogaggio; e lo strato cuscinetto 5 ha un terzo livello di drogaggio maggiore del primo livello di drogaggio, ma uguale o inferiore al secondo livello di drogaggio).
Lo spessore dello strato epitassiale 2 può essere ben controllato durante il processo. Infatti, in una fase di test, per impostare i parametri di fabbricazione, è sufficiente misurare, ad esempio tramite la tecnica FTIR (Fourier Transform Infra-Red) lo spessore totale degli strati cresciuti in un certo tempo, per risalire alla velocità di crescita. Nota la velocità di crescita e i tempi di crescita dello strato epitassiale 2, è facile calcolare e controllare durante il processo lo spessore del suddetto strato.
Lo strato cuscinetto 5, il primo strato epitassiale 1 e il secondo strato epitassiale 2 vengono sottoposti ad un flusso di specie droganti, ad esempio di gas N2, che viene generato in tre passi di processo e in diversi momenti della crescita omoepitassiale. Questo flusso, inoltre, viene modulato in funzione della resistività desiderata per ciascuno strato.
In particolare, il drogaggio dello strato cuscinetto 5 viene ottenuto durante la crescita, generando un flusso di specie droganti, ad esempio di gas N2di valore variabile. In particolare, inizialmente, viene utilizzato un primo flussometro 20 (mostrato solo schematicamente in figura 4) tale da generare un flusso costante di valore compreso nell'intervallo 1-2,5 slm, preferibilmente nell'intervallo 1,5-2 slm, per una durata di tempo di 1-5 minuti, preferibilmente di 2-3 minuti. Trascorso questo tempo, il flusso di N2viene fatto decrescere linearmente fino ad assumere valori compresi nell'intervallo 100-200 sccm, preferibilmente 150 sccm. Questa seconda fase ha una durata di 1-3 minuti, preferibilmente di 1,5-2 minuti.
In seguito, durante la crescita del primo strato epitassiale 1, viene generato, tramite il primo flussimetro 20, un flusso dì specie droganti in quantità compresa nell'intervallo di valori 100-200 sccm e per una durata di tempo di 10-60 minuti, preferibilmente di 50-55 minuti.
Infine, durante la crescita del secondo strato epitassiale 2, il drogaggio viene ottenuto utilizzando, oltre al primo flussimetro 20, un secondo flussimetro 21 (mostrato anch’esso schematicamente in figura 4,) in modo da ottenere un elevato flusso di N2. In pratica, il primo flussimetro 20 genera un primo flusso di valore uguale a quello generato durante la crescita del primo strato epitassiale 1, e a questo primo flusso di N2viene aggiunto un flusso addizionale N2', generato dal secondo flussimetro 21, di valore compreso nell'inter-vallo 1,5-2 slm.
Pertanto, complessivamente, durante la crescita del secondo strato epitassiale 2, viene generato un flusso di specie droganti di valore compreso nell'intervallo 1, 6-2,2 slm, preferibilmente nell'intervallo 1,8-2 slm e per un tempo che varia tra 30 secondi e 5 minuti, preferibilmente tra 1 minuto e 2 minuti.
Dopo la crescita del secondo strato epitassiale 2, questo viene ossidato termicamente. La durata di questa fase viene modulata, sulla base dello spessore del secondo strato epitassiale 2, in modo da consumarlo interamente. Pertanto, il secondo strato epitassiale 2 funge da strato sacrificale e, per la sua bassa resistività, consente di ridurre la formazione di stati trappola durante la fase di ossidazione. La fase di ossidazione viene eseguita, secondo processi noti nell'arte, o in ambiente umido o in ambiente secco, ricco di N2O o NO. La fase di ossidazione, inoltre, dura dai 60 ai 400 minuti, in funzione dello spessore dello strato epitassiale 2 da ossidare e viene effettuata a temperatura compresa tra 1050°C e 1300°C, preferibilmente nell'intervallo 1150°-1200°C.
Alla fine della fase di ossidazione, viene, quindi, formato uno strato di ossido di silicio (SiO2) 3 di alta qualità elettrica.
A titolo di esempio, in un processo di test eseguito dal richiedente, è stato utilizzato come substrato una fetta da 2" di Sic con simmetria esagonale (4H o 6H), con orientazione lungo l'asse di Miller <0001>, con off-set di 8° rispetto all'asse <11-20> e resistività nominale di 0,02 Ω*cm (~7xl0<18>atomi/cm<3>). Per il drogaggio degli strati 5, 1 e 2, è stato generatore un flusso costante di 15,5 sml per 5 m e quindi un flusso decrescente a rampa fino a 150 sccm per 2 m durante la crescita dello strato cuscinetto 5; un flusso di 150 sccm per 2 m durante la crescita del primo strato epitassiale 1; ed un flusso addizionale di 1,75 slm per 2 m durante la crescita del secondo strato epitassiale 2. In queste condizioni, si è ottenuta una resistività del secondo strato epitassiale 2, dello spessore di 2000 nm, pari a 0,08 Q*cm (~6,5x10<17>atomi/cm<3>) e un rapporto tra gli atomi di carbonio e gli atomi di azoto pari a ~10<5>/cm<3>. In tal caso, si riesce ad ossidare tutto e soltanto il secondo strato superficiale 2, eseguendo un'ossidazione in ambiente umido a 1150° C per 210 minuti.
I vantaggi ottenibili con il processo descritto sono i seguenti. In primo luogo, esso è in grado di garantire una ridotta densità di trappole, e quindi di stati di energia, all'interfaccia che si forma tra il secondo strato epitassiale 2 e l'ossido di silicio 3. Vengono., infatti, ridotti gli agglomerati di atomi di carbonio e i composti silicio-ossicarboniosi che si formano all'interfaccia SiC/SiO2durante i processi di ossidazione termica. Ciò consente di migliorare le prestazioni elettriche dei dispositivi.
Inoltre, la formazione di uno strato sacrificale, lo strato epitassiale 2, a bassa resistività offre la possibilità di crescere degli ossidi di porta di alta qualità, usando gas a bassa efficienza ossidativa, come l'N2O, ed evitando di usare miscele gassose con più alta efficienza ossidativa, ma che risultano più pericolose da gestire, come l'NO.
Con il processo descritto è possibile controllare lo spessore dello strato sacrificale a bassa resistività e, quindi, eliminarlo tutto tramite l'ossidazione.
Infine, essendo la fase di realizzazione di strati a bassa resistività superficiale (come il secondo strato epitassiale 2) una fase di un unico processo di crescita omoepitassiale, il procedimento descritto è facilmente industrializzabile, semplice ed economicamente poco oneroso.
Risulta infine chiaro che al processo qui descritto ed illustrato possono essere apportate numerose modifiche e varianti, tutte rientranti nell'ambito del concetto inventivo, come definito nelle rivendicazioni allegate.

Claims (17)

  1. RIVENDICAZIONI 1. Procedimento per la realizzazione di un'interfaccia tra uno strato di carburo di silicio e uno strato di ossido di silicio di una struttura atta a condurre corrente, detto procedimento comprendendo la fase di crescere omoepitassialmente un primo strato epitassiale (1) drogato con un primo livello di drogaggio; caratterizzato dal fatto di comprendere le fasi di: - crescere omoepitassialmente, su detto primo strato epitassiale (1), un secondo strato epitassiale (2) drogato con un secondo livello di drogaggio maggiore di detto primo livello di drogaggio; - ossidare detto secondo strato epitassiale (2) e formare uno strato di ossido di silicio (3).
  2. 2. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detta fase di crescere omoepitassialmente un secondo strato epitassiale (2) comprende le fasi di: - prima di detta fase di crescere omoepitassialmente un primo strato epitassiale (1), predisporre un substrato di carburo di silicio (4) drogato con un terzo livello di drogaggio maggiore di detto primo livello di drogaggio; - crescere omoepitassialmente, su detto substrato (4), uno strato cuscinetto (5) drogato con detto terzo livello di drogaggio, e - introdurre in detto secondo strato epitassiale (2) un flusso di specie droganti tale da rendere detto secondo livello di drogaggio di detto secondo strato epitassiale (2) maggiore o uguale di detto terzo livello di drogaggio di detto substrato (4) e di detto strato cuscinetto (5).
  3. 3. Procedimento secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detto secondo livello di drogaggio è maggiore o uguale di 1x10<18>e, preferibilmente, compreso nell'intervallo 3x10<18>-5x10<19>atomi/cm<3>.
  4. 4. Procedimento secondo la rivendicazione 2 o 3, caratterizzato dal fatto che dette specie droganti comprendono N2.
  5. 5. Procedimento secondo una qualsiasi delle rivendicazione 1-4, caratterizzato dal fatto che la fase di crescere omoepitassialmente uno strato cuscinetto comprende generare un primo flusso di specie droganti che assume valori compresi nell'intervallo 1-2,5 slm, preferibilmente nell'intervallo 1,5-2 slm.
  6. 6. Procedimento secondo una qualsiasi delle rivendicazioni 1-5, caratterizzato dal fatto che la fa se di crescere omoepitassialmente uno strato cuscinetto comprende generare un flusso di specie droganti per un tempo compreso nell'intervallo 1-5 min, preferibilmente 2-3 min.
  7. 7. Procedimento secondo la rivendicazione 5 o 6, caratterizzato dal fatto che la fase di crescere omoepitassialmente uno strato cuscinetto comprende generare un secondo flusso di specie droganti, successivo al primo flusso di specie droganti e decrescente lìnearmente fino ad un valore compreso nell'intervallo 100-200 sccm in un periodo di tempo compreso nell'intervallo 1-3 min, preferibilmente 1,5-2 min.
  8. 8. Procedimento secondo una qualsiasi delle rivendicazioni 1-7, caratterizzato dal fatto che la fase di crescere omoepitassialmente un primo strato epitassiale (1) comprende generare un primo flusso di specie droganti che assume valori compresi nell'intervallo 100-200 sccm.
  9. 9. Procedimento secondo una qualsiasi delle rivendicazioni 1-8, caratterizzato dal fatto che la fase di crescere omoepitassialmente un primo strato epitassiale (1) comprende generare un primo flusso di specie droganti per un tempo compreso nell'intervallo 10-60 min preferibilmente nell'intervallo 50-55 min.
  10. 10. Procedimento secondo la rivendicazione 8 o 9, caratterizzato dal fatto che detta fase dì crescere omoepitassialmente detto secondo strato epitassiale (2) comprende .mantenere il primo flusso di specie droganti e aggiungere un secondo flusso di specie droganti.
  11. 11. Procedimento secondo la rivendicazione 10, caratterizzato dal fatto che detto secondo flusso di specie droganti assume valori compresi nell'intervallo 1.5-2 slm.
  12. 12. Procedimento secondo una qualsiasi delle rivendicazioni 1-11, caratterizzato dal fatto che detta fase di crescere detto secondo strato epitassiale (2) comprende generare un flusso di specie droganti nell'intervallo di tempo 30 s-5 min, preferibilmente 1-2 min.
  13. 13. Procedimento secondo una qualsiasi delle rivendicazioni 1-12, caratterizzato dal fatto che detta fase di ossidare detto secondo strato epitassiale (2) e formare uno strato di ossido di silicio (3) comprende modulare la durata di detta fase di ossidare in modo da consumare interamente detto secondo strato epitassiale (2).
  14. 14. Procedimento secondo la rivendicazione 13, caratterizzato dal fatto che detta durata di detta fase di ossidare è funzione dello spessore di detto strato epitassiale (2) ed è compresa tra 60 minuti e 400 minuti.
  15. 15. Procedimento secondo una qualsiasi delle rivendicazioni 1-14, caratterizzato dal fatto che detta fase di ossidare detto secondo strato epitassiale (2) e formare uno strato di ossido di silicio (3) viene eseguita in ambiente umido (wet) oppure in ambiente secco (dry).
  16. 16. Procedimento secondo una qualsiasi delle rivendicazioni 1-15, caratterizzato dal fatto che detta fase di ossidare detto terzo strato epitassiale (4) e formare uno strato di ossido dì silicio (5) viene eseguita in ambiente di N2O oppure di NO.
  17. 17. Procedimento secondo una qualsiasi delle rivendicazioni 1-16, caratterizzato dal fatto che detta fase dì ossidare detto secondo strato epitassiale (2) e formare uno strato di ossido di silicio (3) viene eseguita a temperatura compresa nell'intervallo 1050-1300°C, preferibilmente, nell'intervallo 1150-1200°C.
IT000099A 2007-02-09 2007-02-09 Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati ITTO20070099A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT000099A ITTO20070099A1 (it) 2007-02-09 2007-02-09 Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati
US12/069,198 US7888256B2 (en) 2007-02-09 2008-02-08 Process for forming an interface between silicon carbide and silicon oxide with low density of states
US12/985,132 US8183573B2 (en) 2007-02-09 2011-01-05 Process for forming an interface between silicon carbide and silicon oxide with low density of states

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000099A ITTO20070099A1 (it) 2007-02-09 2007-02-09 Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati

Publications (1)

Publication Number Publication Date
ITTO20070099A1 true ITTO20070099A1 (it) 2008-08-10

Family

ID=39685071

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000099A ITTO20070099A1 (it) 2007-02-09 2007-02-09 Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati

Country Status (2)

Country Link
US (2) US7888256B2 (it)
IT (1) ITTO20070099A1 (it)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730521B2 (ja) * 2010-09-08 2015-06-10 株式会社日立ハイテクノロジーズ 熱処理装置
JP5694096B2 (ja) * 2011-09-08 2015-04-01 株式会社東芝 炭化珪素半導体装置の製造方法
US9373691B2 (en) 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP5763154B2 (ja) * 2013-11-20 2015-08-12 株式会社東芝 半導体素子及びその製造方法
CN103928344B (zh) * 2014-04-21 2017-04-05 西安电子科技大学 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
CN107633999A (zh) * 2017-09-14 2018-01-26 中国电子科技集团公司第十三研究所 二氧化硅介质层的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5813752A (en) * 1997-05-27 1998-09-29 Philips Electronics North America Corporation UV/blue LED-phosphor device with short wave pass, long wave pass band pass and peroit filters
US5813753A (en) * 1997-05-27 1998-09-29 Philips Electronics North America Corporation UV/blue led-phosphor device with efficient conversion of UV/blues light to visible light
US5962971A (en) * 1997-08-29 1999-10-05 Chen; Hsing LED structure with ultraviolet-light emission chip and multilayered resins to generate various colored lights
US6340824B1 (en) * 1997-09-01 2002-01-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP2002076434A (ja) * 2000-08-28 2002-03-15 Toyoda Gosei Co Ltd 発光装置
US6870311B2 (en) * 2002-06-07 2005-03-22 Lumileds Lighting U.S., Llc Light-emitting devices utilizing nanoparticles
US7023543B2 (en) * 2002-08-01 2006-04-04 Cunningham David W Method for controlling the luminous flux spectrum of a lighting fixture
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US6744077B2 (en) * 2002-09-27 2004-06-01 Lumileds Lighting U.S., Llc Selective filtering of wavelength-converted semiconductor light emitting devices
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device

Also Published As

Publication number Publication date
US20080191217A1 (en) 2008-08-14
US8183573B2 (en) 2012-05-22
US20110095304A1 (en) 2011-04-28
US7888256B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
ITTO20070099A1 (it) Procedimento per la realizzazione di un&#39;interfaccia tra carburo di silicio e ossido di silicio con bassa densita&#39; di stati
US20100133585A1 (en) Growth of germanium epitaxial thin film with negative photoconductance characteristics and photodiode using the same
Ahn et al. Film stress‐related vacancy supersaturation in silicon under low‐pressure chemical vapor deposited silicon nitride films
JP2006321696A (ja) 炭化珪素単結晶の製造方法
CN110911270B (zh) 一种高质量氧化镓薄膜及其同质外延生长方法
CN104584190B (zh) 外延晶片及其制造方法
Yazdanfar et al. Process stability and morphology optimization of very thick 4H–SiC epitaxial layers grown by chloride-based CVD
Wang et al. Growth of large-scale heteroepitaxial 3C-SiC films and nanosheets on silicon substrates by microwave plasma enhanced CVD at higher powers
JP2015078093A (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
Oda et al. Improvement of crystallinity by post-annealing and regrowth of Ge layers on Si substrates
JP6592961B2 (ja) 炭化ケイ素基板および炭化ケイ素基板の製造方法
Hens et al. Epitaxial growth of cubic silicon carbide on silicon using hot filament chemical vapor deposition
CN104952912A (zh) 基于MgO衬底的多层氧化镓薄膜及其生长方法
KR20200099634A (ko) 육방정계 질화붕소 박막의 제조방법 및 그로부터 제조된 박막을 구비하는 광전소자
Yan et al. Effect of hydrogen flow on growth of 3C-SiC heteroepitaxial layers on Si (111) substrates
He et al. The growth of 3C-SiC on Si substrate using a SiCN buffer layer
JP2012171830A (ja) 立方晶炭化珪素半導体基板の製造方法
RU2449413C2 (ru) Метод получения пленки диоксида кремния
JP5278094B2 (ja) 半導体基板の製造方法
Panchal et al. Post deposition annealing temperature effect on silicon quantum dots embedded in silicon nitride dielectric multilayer prepared by hot-wire chemical vapor deposition
Fujihira et al. Fast epitaxial growth of high-quality 4H-SiC by vertical hot-wall CVD
Kotamraju et al. Epitaxial growth of 4H-SiC with high growth rate using CH3Cl and SiCl4 chlorinated growth precursors
Sun et al. 150 mm 4H-SiC epitaxial layer growth in a warm-wall planetary reactor
Lorenzzi et al. 3C-SiC MOS based devices: from material growth to device characterization
JP5975460B2 (ja) 炭化ケイ素半導体装置の製造方法