CN103930973A - 用于制造沟道迁移率增强的半导体器件的湿法化学法 - Google Patents

用于制造沟道迁移率增强的半导体器件的湿法化学法 Download PDF

Info

Publication number
CN103930973A
CN103930973A CN201280041907.1A CN201280041907A CN103930973A CN 103930973 A CN103930973 A CN 103930973A CN 201280041907 A CN201280041907 A CN 201280041907A CN 103930973 A CN103930973 A CN 103930973A
Authority
CN
China
Prior art keywords
earth metal
alkaline
substrate
layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280041907.1A
Other languages
English (en)
Other versions
CN103930973B (zh
Inventor
S.达
L.程
S-H.刘
A.K.阿加瓦尔
J.W.帕尔穆尔
E.马基
J.古尔加努斯
D.J.利希滕瓦尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Priority to CN201710685897.XA priority Critical patent/CN107342318B/zh
Publication of CN103930973A publication Critical patent/CN103930973A/zh
Application granted granted Critical
Publication of CN103930973B publication Critical patent/CN103930973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本文公开了沟道迁移率增强的半导体器件及其制造方法的实施方案。在一个实施方案中，半导体器件包括这样的基底，其包括沟道区和沟道区上方的基底上的栅堆栈。栅堆栈包含碱土金属。在一个实施方案中，碱土金属为钡(Ba)。在另一个实施方案中，碱土金属为锶(Sr)。碱土金属导致半导体器件的沟道迁移率显著改进。

Description

用于制造沟道迁移率增强的半导体器件的湿法化学法
政府支持
本发明根据美国军队授予的合同号W911NF-10-2-0038用政府基金进行。美国政府在本发明中享有权利。
相关申请
本申请要求2011年6月27日提交的美国临时专利申请号61/501,460的权益，其公开内容通过引用以其整体结合到本文中。
本申请与______提交的题名为SEMICONDUCTOR DEVICE WITH INCREASED CHANNEL MOBILITY AND DRY CHEMISTRY PROCESSES FOR FABRICATION THEREOF (沟道迁移率增强的半导体器件和用于其制造的干法化学方法)的美国专利申请顺序号_______有关，其是共同所有和转让的，并通过引用以其整体结合到本文中。
发明领域
本公开内容涉及半导体器件，更具体地说涉及沟道迁移率增强的半导体器件。
发明背景
标准碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)受导致严重传导耗损的低沟道迁移率或高沟道电阻的困扰。低沟道迁移率大部分由栅氧化过程所致，籍此在栅氧化物和处于下层的SiC之间形成有缺陷的界面。出现在栅氧化物/SiC界面的缺陷俘获电荷并散射载流子，这就导致了沟道迁移率下降。因此，存在对改进SiC MOSFET和类似半导体器件的沟道迁移率或沟道电阻的栅氧化方法的需要。
发明概述
公开了沟道迁移率增强的半导体器件及其制造方法的实施方案。在一个实施方案中，半导体器件包括基底，所述基底包括沟道区和沟道区上方基底上的栅堆栈(gate stack)，其中栅堆栈包含碱土金属。碱土金属可为例如钡(Ba)或锶(Sr)。碱土金属导致半导体器件的沟道迁移率显著改进。在一个实施方案中，基底为碳化硅(SiC)基底，且半导体器件的沟道迁移率是没有碱土金属的相同半导体器件的至少2.5倍。在另一个实施方案中，基底为SiC基底，且对于大于3伏特的控制电压，半导体器件的沟道迁移率为至少50 cm2V-1s-1。在又一个实施方案中，基底为SiC基底，且对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，半导体器件的沟道迁移率为至少50 cm2V-1s-1。
在一个实施方案中，栅堆栈包括在沟道区上方的基底上含有碱土金属的夹层和在基底对面的夹层表面上的一个或多个另外的栅堆栈层。此外，在一个实施方案中，所述一个或多个另外的栅堆栈层包括在基底对面的夹层表面上的栅氧化物层和在夹层对面的栅氧化物表面上的栅极接点(gate contact)。在另一个实施方案中，栅堆栈包括含有碱土金属的栅氧化物层。在又一个实施方案中，栅堆栈包括碱土金属-氧化物-碱土金属结构，该结构包括第一碱土金属富集层、第一碱土金属富集层表面上的氧化物层和在第一碱土金属富集层对面的氧化物层表面上的第二碱土金属富集层。
还公开了沟道迁移率增强的金属-氧化物-半导体(MOS)器件。在一个实施方案中，MOS器件为横向MOS场效应晶体管(MOSFET)，其包括基底、在基底中形成的源区、在基底中形成的漏区和在源区和漏区之间的基底上形成的栅堆栈。栅堆栈包含碱土金属。碱土金属可为例如Ba或Sr。碱土金属导致MOSFET的沟道迁移率明显改进。在一个实施方案中，基底为SiC基底，且MOSFET的沟道迁移率是没有碱土金属的相同MOSFET的至少2.5倍。在另一个实施方案中，基底为SiC基底，且对于大于3伏特的控制电压，MOSFET的沟道迁移率为至少50 cm2V-1s-1。在又一个实施方案中，基底为SiC基底，且对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET的沟道迁移率为至少50 cm2V-1s-1。
在一个实施方案中，横向MOSFET的栅堆栈包括在源区和漏区之间的基底上含有碱土金属的夹层和在基底对面的夹层表面上的一个或多个另外的栅堆栈层。此外，在一个实施方案中，所述一个或多个另外的栅堆栈层包括在基底对面的夹层表面上的栅氧化物层和在夹层对面的栅氧化物表面上的栅极接点。在另一个实施方案中，横向MOSFET的栅堆栈包括含有碱土金属的栅氧化物层。在又一个实施方案中，横向MOSFET的栅堆栈包括碱土金属-氧化物-碱土金属结构，该结构包括第一碱土金属富集层、第一碱土金属富集层表面上的氧化物层和在第一碱土金属富集层对面的氧化物层表面上的第二碱土金属富集层。
在另一个实施方案中，MOS器件为垂直MOSFET，其包括基底，在基底中形成的源区、在沟道区上方的基底上形成的栅堆栈和在栅堆栈对面的基底表面上的漏极。栅堆栈包含碱土金属。碱土金属可为例如Ba或Sr。碱土金属导致MOSFET的沟道迁移率明显改进。在一个实施方案中，基底为SiC基底，且MOSFET的沟道迁移率是没有碱土金属的相同MOSFET的至少2.5倍。在另一个实施方案中，基底为SiC基底，且对于大于3伏特的控制电压，MOSFET的沟道迁移率为至少50 cm2V-1s-1。在又一个实施方案中，基底为SiC基底，且对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET的沟道迁移率为至少50 cm2V-1s-1。
在一个实施方案中，垂直MOSFET的栅堆栈包括基底上含有碱土金属的夹层和在基底对面的夹层表面上的一个或多个另外的栅堆栈层。此外，在一个实施方案中，所述一个或多个另外的栅堆栈层包括在基底对面的夹层表面上的栅氧化物层和在夹层对面的栅氧化物表面上的栅极接点。在另一个实施方案中，垂直MOSFET的栅堆栈包括含有碱土金属的栅氧化物层。在又一个实施方案中，垂直MOSFET的栅堆栈包括碱土金属-氧化物-碱土金属结构，该结构包括第一碱土金属富集层、第一碱土金属富集层表面上的氧化物层和在第一碱土金属富集层对面的氧化物层表面上的第二碱土金属富集层。
还公开了沟道迁移率增强的绝缘栅双极晶体管(IGBT)。IGBT包括基底、在基底中形成的发射极区域、在沟道区上方的基底上形成的栅堆栈和在栅堆栈对面的基底表面上的集电极。栅堆栈包含碱土金属。碱土金属可为例如Ba或Sr。碱土金属导致IGBT的沟道迁移率明显改进。在一个实施方案中，基底为SiC基底，且IGBT的沟道迁移率是没有碱土金属的相同IGBT的至少2.5倍。在另一个实施方案中，基底为SiC基底，且对于大于3伏特的控制电压，IGBT的沟道迁移率为至少50 cm2V-1s-1。在又一个实施方案中，基底为SiC基底，且对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，IGBT的沟道迁移率为至少50 cm2V-1s-1。
在一个实施方案中，IGBT的栅堆栈包括基底上的含有碱土金属的夹层和在基底对面的夹层表面上的一个或多个另外的栅堆栈层。此外，在一个实施方案中，所述一个或多个另外的栅堆栈层包括在基底对面的夹层表面上的栅氧化物层和在夹层对面的栅氧化物表面上的栅极接点。在另一个实施方案中，IGBT的栅堆栈包括含有碱土金属的栅氧化物层。在又一个实施方案中，IGBT的栅堆栈包括碱土金属-氧化物-碱土金属结构，该结构包括第一碱土金属富集层、第一碱土金属富集层表面上的氧化物层和在第一碱土金属富集层对面的氧化物层表面上的第二碱土金属富集层。
还公开了沟道迁移率增强的沟槽式或U型场效应晶体管(FET)。沟槽式FET包括第一导电型的第一半导体层、第一半导体层第一表面上的第一导电型的漂移区、在第一半导体层对面的漂移区表面上的第二导电型的阱、在漂移区对面的阱上或阱中的第一导电型的源区、从源区表面通过阱延伸至在第一半导体层对面的漂移区表面的沟槽和在沟槽内的栅堆栈。栅堆栈包含碱土金属。碱土金属可为例如Ba或Sr。碱土金属导致沟槽式FET的沟道迁移率明显改进。在一个实施方案中，基底为SiC基底，且沟槽式FET的沟道迁移率是没有碱土金属的相同沟槽式FET的至少2.5倍。在另一个实施方案中，基底为SiC基底，且对于大于3伏特的控制电压，沟槽式FET的沟道迁移率为至少50 cm2V-1s-1。在又一个实施方案中，基底为SiC基底，且对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，沟槽式FET的沟道迁移率为至少50 cm2V-1s-1。
在一个实施方案中，沟槽式FET的栅堆栈包括在第一半导体层对面的漂移区表面上的含有碱土金属的夹层和在漂移区对面的夹层表面上的一个或多个另外的栅堆栈层。此外，在一个实施方案中，所述一个或多个另外的栅堆栈层包括在漂移区对面的夹层表面上的栅氧化物层和在夹层对面的栅氧化物表面上的栅极接点。在另一个实施方案中，沟槽式FET的栅堆栈包括含有碱土金属的栅氧化物层。在又一个实施方案中，沟槽式FET的栅堆栈包括碱土金属-氧化物-碱土金属结构，该结构包括第一碱土金属富集层、第一碱土金属富集层表面上的氧化物层和在第一碱土金属富集层对面的氧化物层表面上的第二碱土金属富集层。
还公开了具有包含碱土金属的钝化结构的半导体器件。在一个实施方案中，钝化结构包括在基底表面上的含有碱土金属的夹层和在基底对面的夹层表面上的介电层。在另一个实施方案中，钝化结构包括含有碱土金属的介电层，其中介电层在基底表面上。在又一个实施方案中，钝化结构包括碱土金属-氧化物-碱土金属结构，该结构包括基底表面上的第一碱土金属富集层、在基底对面的第一碱土金属富集层表面上的氧化物层和在第一碱土金属富集层对面的氧化物层表面上的第二碱土金属富集层。
在结合附图阅读下列优选实施方案的详细描述后，本领域技术人员将理解本公开内容的范围并了解到其其它方面。
附图简述
并入及构成本说明书的一部分的附图说明本公开内容的几个方面，并连同所述描述一起以供解释本公开内容的原理。
图1说明具有栅堆栈的横向金属-氧化物-半导体场效应晶体管(MOSFET)，所述栅堆栈包括含有本公开内容的一个实施方案的碱土金属的夹层；
图2A-2E通过示图说明用于制造本公开内容的一个实施方案的图1的MOSFET的示例性过程；
图3通过示图说明与常规MOSFET器件相比，图1的MOSFET的沟道迁移率的改进；
图4通过示图说明图1的MOSFET的一个示例性实施方案的元素深度概况；
图5说明具有包括夹层的栅堆栈的双重注入MOSFET (DMOSFET)，所述夹层含有本公开内容的一个实施方案的碱土金属；
图6说明具有包括夹层的栅堆栈的绝缘栅双极晶体管(IGBT)，所述夹层含有本公开内容的一个实施方案的碱土金属；
图7说明具有包括夹层的栅堆栈的沟槽式或U型MOSFET，所述夹层含有本公开内容的一个实施方案的碱土金属；
图8说明包括介电层和夹层的半导体器件的钝化结构，所述夹层含有本公开内容的一个实施方案的碱土金属；
图9说明具有包括栅氧化物的栅堆栈的横向MOSFET，所述栅氧化物含有本公开内容的一个实施方案的碱土金属；
图10说明具有包括栅氧化物的栅堆栈的DMOSFET，所述栅氧化物含有本公开内容的一个实施方案的碱土金属；
图11说明具有包括栅氧化物的栅堆栈的IGBT，所述栅氧化物含有本公开内容的一个实施方案的碱土金属；
图12说明具有包括栅氧化物的栅堆栈的沟槽式或U型MOSFET，所述栅氧化物含有本公开内容的一个实施方案的碱土金属；
图13说明包括含有本公开内容的一个实施方案的碱土金属的介电层的半导体器件的钝化结构；
图14说明具有包括本公开内容的一个实施方案的碱土金属-氧化物-碱土金属结构的栅堆栈的横向MOSFET；
图15说明具有包括本公开内容的一个实施方案的碱土金属-氧化物-碱土金属结构的栅堆栈的DMOSFET；
图16说明具有包括本公开内容的一个实施方案的碱土金属-氧化物-碱土金属结构的栅堆栈的IGBT；
图17说明具有本公开内容的一个实施方案的碱土金属-氧化物-碱土金属结构的沟槽式或U型MOSFET；和
图18说明包括本公开内容的一个实施方案的碱土金属-氧化物-碱土金属结构的半导体器件的钝化结构。
详细描述
下文所示实施方案提供了能够使本领域技术人员实施实施方案的必需信息，并且说明了实施实施方案的最佳方式。根据附图在阅读下列描述时，本领域技术人员将了解本公开内容的构思，并且将认识到没有在本文特别列出的这些构思的应用。应理解，这些构思和应用落入本公开内容和随附的权利要求书的范围内。
要了解，虽然可在本文中使用术语第一、第二等以描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用来将一个元件与另一区分开来。例如，在不偏离本公开内容的范围的情况下，第一元件可称为第二元件，类似地，第二元件可称为第一元件。本文所用术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
应了解，当元件例如层、区或基底被称为“在另一个元件上”或“延伸至另一个元件上”，它可以直接在其它元件上或直接延伸至其它元件上，或者也可存在间插元件。相反，当元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，则不存在间插元件。还应了解，当元件被称为与另一元件“连接”或“耦合”时，它可以是与其它元件直接连接或耦合，或者可存在间插元件。相反，当元件被称为与另一元件“直接连接”或“直接耦合”时，则不存在间插元件。
可在本文中使用相对项例如“在……下方”或“在……上方”或“上部的”或“下部的”或“水平的”或“垂直的”以描述如图中所示的一个元件、层或区与另一元件、层或区的关系。应了解，除图中描述的方向以外，这些术语和上文论述的那些还意指包括器件的不同方向。
本文所用术语仅用于描述具体实施方案的目的，并无意限制本公开内容。本文所用的单数形式“a”、“an”和“the”还意指包括复数形式，除非文中另有明确说明。应进一步了解，术语“包含(comprises)”、“包含(comprising)”、“包括(includes)”和/或“包括(including)”当在本文使用时，指明存在所述特征、整体、步骤、操作、元件和/或组分，但不排除存在或添加一个或多个其它的特征、整体、步骤、操作、元件、组分和/或其组类。
除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有本公开内容所属领域的普通技术人员通常理解的相同含义。还应理解，本文所用术语应解释为具有与其在本说明书和相关领域的情况下一致的含义，并且不应以理想化或过度形式上的意义解释，除非本文明确如此定义。
图1说明本公开内容的一个实施方案的碳化硅(SiC)横向金属-氧化物-半导体场效应晶体管(MOSFET) 10 (下文称为“MOSFET 10”)。正如所说明的，MOSFET 10包括如所示排列的p-型SiC基底12、形成MOSFET 10的源区的第一n+阱14、形成MOSFET 10的漏区的第二n+阱16和栅堆栈18。p-型SiC基底12可具有4H、6H、3C或15R多型体。注意，本文所用的“基底”可以是大块基底(bulk substrate)、一系列外延层(即epilayer)或其组合(即一系列出现在大块基底上的一个或多个外延层)。在源区和漏区之间的基底12的表面上形成栅堆栈18，使得栅堆栈18沉积在MOSFET 10的沟道区20上。栅堆栈18包括在沟道区20上方的基底12表面的夹层22。另外，栅堆栈18可包括在基底12对面的夹层22表面上的栅氧化物24和在夹层22对面的栅氧化物24表面上的栅极接点26。
夹层22含有碱土金属。碱土金属优选为钡(Ba)或锶(Sr)。然而，可以使用其它碱土金属。夹层22可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如氧化钡(BaO)或BaXSiYOZ)，
· 碱土金属-氧化物-碱土金属结构，其含有一个或多个第一碱土金属层、在或直接在一个或多个第一碱土金属层上的一个或多个氧化物层、和在或直接在一个或多个第一碱土金属层对面的一个或多个氧化物层上的一个或多个第二碱土金属层，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，夹层22为BaXSiYOz。在一个实施方案中，夹层22具有2埃-15埃范围并包括2埃和15埃的厚度。
由于包含碱土金属的栅堆栈18，例如含有碱土金属的夹层22，因此MOSFET 10的沟道迁移率明显大于常规SiC MOSFET (例如相同的SiC MOSFET但无夹层22)的沟道迁移率而又不显著降低MOSFET 10的阈值电压。在一个实施方案中，MOSFET 10的沟道迁移率是没有含有碱土金属的夹层22的相同MOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 10的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，MOSFET 10的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 10的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 10的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，MOSFET 10的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
栅氧化物24优选为二氧化硅(SiO2)，但不限于此。例如，栅氧化物24备选地可由氧化铝(Al2O3)、氧化铪(HfO2)或类似的介电材料制成。栅氧化物24的厚度可随具体实施而变化。举个例子来说，栅氧化物24的厚度为300埃-1000埃的范围并包括300埃和1000埃。栅极接点26优选为多晶硅，但不限于此。栅极接点26可备选地由金属(例如铝(Al)、铂(Pt)、钼(Mo)等)制成。
最后，MOSFET 10包括在第一n+阱14上形成的金属源极接点28以提供MOSFET 10的源极接点。同样地，在第二n+阱16上形成金属漏极接点30，以提供MOSFET 10的漏极接点。金属源极接点和漏极接点28和30可由例如镍(Ni)、硅化镍(NiSi)、二硅化钽(TaSi2)等形成。在操作中，当将正栅极电压施于栅极接点26时，在形成MOSFET 10的源区和漏区的n+阱14和16之间产生n型倒置沟道。当栅极电压大于MOSFET 10的接通电压或阈值电压时，电流从MOSFET 10的源区流向漏区。
图2A-2E通过示图说明用于制造本公开内容的一个实施方案的图1的MOSFET 10的示例性过程。如图2A所示，该过程以p-型SiC基底12开始。而且，本文所用的“基底”可以为大块基底、一系列外延层或其组合(即在大块基底上形成的一个或多个外延层)。然后，如图2B中所示，n+阱14和16在基底12中形成。可采用常规技术(例如离子注入)形成n+阱14和16。
接下来，在基底12的表面上和在该具体的实施方案中直接在基底12的表面上形成夹层22，如图2C中所示。在一个具体实施方案中，Ba或BaO层沉积在基底12上、优选直接沉积在基底12上作为夹层22。然而，再次注意，夹层22可含有其它碱土金属例如Sr。可采用任何合适的技术例如分子束外延(MBE)、热蒸发、电子束蒸发、溅射、化学气相沉积(CVD)、原子层沉积、旋涂、浸渍涂布、喷墨印刷等，来沉积Ba或BaO。夹层22的厚度优选为2埃-15埃的范围并包括2埃和15埃。甚至更优选夹层22的厚度为2埃-10埃的范围并包括2埃和10埃。
更具体地说，夹层22可通过干法或湿法化学形成。有关干法化学，可采用例如以下干法化学方法之一，来形成夹层22：
· 通过分子束沉积或其它真空蒸发或沉积方法沉积夹层22，
· 沉积碱土金属，然后氧化所沉积的碱土金属(无加温退火)，
· 沉积碱土金属，氧化所沉积的碱土金属，然后加温退火，
· 在无加温退火的情况下，沉积含有碱土金属的氧化物，
· 沉积含有碱土金属的氧化物，然后加温退火所沉积的氧化物，
· 沉积碱土金属，氧化所沉积的碱土金属(无加温退火)，然后用氧化硅(SiOX)原位覆盖氧化的碱土金属，其中SiOX为栅氧化物24或夹层22的一部分，
· 沉积碱土金属，氧化所沉积的碱土金属，加温退火，然后用SiOX原位覆盖氧化的碱土金属，其中SiOX为栅氧化物24或夹层22的一部分，
· 在无加温退火的情况下沉积含有碱土金属的氧化物，然后用SiOX原位覆盖氧化物，其中SiOX为栅氧化物24或夹层22的一部分，
· 沉积含有碱土金属的氧化物，加温退火所沉积的氧化物，然后用SiOX原位覆盖氧化物，其中SiOX为栅氧化物24或夹层22的一部分，
· 采用等离子体方法例如等离子体浸没离子注入(即，用导致将离子注入基底12表面的偏压的等离子体方法)，将碱土金属注入基底12的表面，然后氧化，
· 通过固态扩散，使碱土金属扩散至基底12的表面，
· 通过原子层沉积，沉积夹层22，
· 通过等离子体增强化学气相沉积(PECVD)，沉积碱土金属或含有碱土金属的氧化物，
· 通过金属有机化学气相沉积(MOCVD)，沉积碱土金属或含有碱土金属的氧化物，或
· 印刷碱土金属或含有碱土金属的氧化物至基底12的表面。
有关湿法化学，可采用例如下列湿法化学方法之一，来形成夹层22：
· 将基底12浸入含有碱土金属的流体中，并旋转干燥(spinning dry) (无氧化)，
· 将基底12浸入含有碱土金属的流体中，将基底12旋转干燥，然后氧化在旋转干燥后留在基底12表面上的所得碱土金属，
· 使含有碱土金属的流体旋转至基底12的表面上，并将基底12的表面干燥(无氧化)，
· 使含有碱土金属的流体旋转至基底12的表面上，使基底12的表面干燥，然后氧化在干燥后留在基底12表面上的所得碱土金属，
· 将基底12浸入含有碱土金属的流体中，然后在富氧环境中排干，
· 使含有碱土金属的流体鼓泡通过基底12表面上的氧化物(例如SiO2)，然后在熔炉中氧化，
· 在控温环境下，将含有碱土金属的流体气相沉积在基底12的表面上，
· 将含有碱土金属的流体喷射在基底12的表面上，或
· 将流体喷墨印刷在基底的合适(即栅)区。
含有碱土金属的流体可为例如液体溶液(例如基于水或基于醇的溶液等)中的乙酸钡、硝酸钡或其它可溶性钡(或碱土)化合物。另外，溶液可含有碱土元素和其它电介质；例如与所述碱土溶液或可溶性碱土化合物混合的旋装玻璃(spin-on-glass)溶液(市售可得用于水性SiO2加工的溶液)。可通过相对于SiC样品的溶液表面张力、通过pH或通过施加在溶液和样品间的电化电势控制溶液有效性。
如图2D中所示，然后在基底12对面的夹层22表面上和在该实施方案中直接在基底12对面的夹层22表面上，形成栅氧化物24。在这个实施方案中，栅氧化物24是具有厚度约500埃的SiO2。然而，再次可使用其它介电材料。可采用任何合适的技术，例如PECVD、溅射沉积或电子束沉积，来形成栅氧化物24。接下来，通过在氧中退火使夹层22和栅氧化物24稠密。在一个示例性的实施方案中，退火在950摄氏度的温度下进行1.5小时。然而，用于退火过程的温度、时间和环境可按具体实施的需要改变以使器件特性优化并改进可靠性。显然，退火可导致存在于夹层22和栅氧化物24中的元素化学键合。例如，在一个具体实施方案中，夹层22最初通过沉积Ba或BaO层而形成，并且栅氧化物24为SiO2，使得在退火后，夹层22由BaXSiYOY形成或至少包含BaXSiYOY。
最后，如图2E中所示，形成栅极接点26和金属源极接点和漏极接点28和30。例如，栅极接点26可由钼(Mo)形成，并具有35纳米的厚度。然而，可使用其它栅材料和厚度。金属源极接点和漏极接点28和30是采用已知欧姆接触形成技术形成的欧姆接点。更具体地说，例如，栅极接点材料在夹层22对面的栅氧化物24表面上形成，并且在该实施方案中直接在夹层22对面的栅氧化物24表面上形成。然后将栅材料栅氧化物24和夹层22蚀刻以形成n+阱14和16之间的栅堆栈18。然后分别在n+阱14和16上形成源极接点和漏极接点28和30。
图3通过示图说明与常规SiC MOSFET相比，MOSFET 10的一个实例性实施方案的沟道迁移率。正如所说明的，MOSFET 10的沟道迁移率是常规SiC MOSFET的至少约2.5倍。此外，对于大于3伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。MOSFET 10的沟道迁移率还为：对于大于2.5伏特的控制电压为至少40 cm2V-1s-1、对于大于4伏特的控制电压至少为60 cm2V-1s-1、对于大于2.5伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于大于3伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。更进一步，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。同样地，MOSFET 10的沟道迁移率还为：对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图4通过示图说明图1的MOSFET 10一个示例性实施方案的元素深度概况。在MOSFET 10的栅堆栈18的一个示例性的实施方案中，元素深度概况更具体地说为各种元素的次级离子质谱法(SIMS)概况。在这个实施方案中，夹层22含有Ba，厚约6埃，并且栅氧化物24为SiO2，厚约500埃。垂直线大致表示基底12与夹层22之间的界面和夹层22与栅氧化物24之间的界面。
虽然论述迄今集中在其为横向MOSFET的MOSFET 10上，但本公开内容不限于此。本文公开的构思同样适用于其它类型的MOS器件(例如垂直MOSFET、功率MOSFET例如双重注入MOSFET (DMOSFET)和U型或沟槽式MOSFET (UMOSFET)等)和其它类型的类似器件例如绝缘栅双极晶体管(IGBT)。
图5说明本公开内容的一个实施方案的SiC DMOSFET 32 (下文称为“DMOSFET 32”)。注意DMOSFET 32是示例性垂直MOSFET。正如所说明的，DMOSFET 32包括SiC基底34，其优选为4H-SiC。在这个实施方案中，SiC基底34包括略掺杂质的n型漂移层36和高度掺杂的n型层38。n型层38形成DMOSFET 32的漏区。DMOSFET 32还包括如所示排列的在p-型阱42中形成的n+源区40和栅堆栈44。如所示在DMOSFET 32的沟道区46上方形成栅堆栈44。栅堆栈44与图1的栅堆栈18相同。具体地说，栅堆栈44包括在或直接在沟道区46上方的基底34表面上的夹层48、在或直接在基底34对面的夹层48表面上的栅氧化物50和在或直接在夹层48对面的栅氧化物50表面上的栅极接点52。
夹层48含有碱土金属。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。夹层48可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，
· 碱土金属-氧化物-碱土金属结构，其含有一个或多个第一碱土金属层、在或直接在一个或多个第一碱土金属层上的一个或多个氧化物层和在或直接在一个或多个第一碱土金属层对面的一个或多个氧化物层上的一个或多个第二碱土金属层，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，夹层48为BaXSiYOY。在一个实施方案中，夹层48具有2埃-15埃范围并包括2埃和15埃的厚度。显然，可采用例如上述有关夹层22的干法或湿法化学方法的任一种形成夹层48。
由于包括碱土金属的栅堆栈44，例如含有碱土金属的夹层48，因此DMOSFET 32的沟道迁移率明显大于常规SiC DMOSFET (例如相同的SiC DMOSFET但没有夹层48)的沟道迁移率，而又不显著降低DMOSFET 32的阈值电压。在一个实施方案中，DMOSFET 32的沟道迁移率是没有含有碱土金属的夹层48的相同DMOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，DMOSFET 32的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，DMOSFET 32的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，DMOSFET 32的沟道迁移率为至少为60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，DMOSFET 32的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，DMOSFET 32的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，DMOSFET 32的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，DMOSFET 32的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
栅氧化物50优选为SiO2，但不限于此。例如，栅氧化物50可备选地由Al2O3、HfO或类似的介电材料形成。栅氧化物50的厚度可随具体实施而变化。举个例子来说，栅氧化物50的厚度为300埃-1000埃的范围并包括300埃和1000埃。栅极接点52优选为多晶硅，但不限于此。栅极接点52可备选地由金属(例如Al)形成。最后，DMOSFET 32包括如所示在源区上形成的金属源极接点54。同样地，金属漏极接点56在漂移层36对面的漏区表面上形成以提供DMOSFET 32的漏极接点。
图6说明本公开内容的另一个实施方案的IGBT 58。正如所说明的，IGBT 58包括SiC基底60，其优选为4H-SiC。在这个实施方案中，SiC基底60包括略掺杂质的n型漂移层62和高度掺杂的p-型注入层64。注入层64在本文亦可称为IGBT 58的集电极区。IGBT 58还包括如所示排列的在p-型阱68中形成的n+源区66和栅堆栈70。栅堆栈70如所示在IGBT 58的沟道区72上方形成。栅堆栈70与图1的栅堆栈18相同。具体地说，栅堆栈70包括在或直接在沟道区72上方的基底60表面上的夹层74、在或直接在基底60对面的夹层74表面上的栅氧化物76和在或直接在夹层74对面的栅氧化物76表面上的栅极接点78。
夹层74含有碱土金属。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。夹层74可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，
· 碱土金属-氧化物-碱土金属结构，其含有一个或多个第一碱土金属层、在或直接在一个或多个第一碱土金属层上的一个或多个氧化物层和在或直接在一个或多个第一碱土金属层对面的一个或多个氧化物层上的一个或多个第二碱土金属层，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，夹层74为BaXSiYOY。在一个实施方案中，夹层74具有2埃-15埃范围并包括2埃和15埃的厚度。显然，可采用例如上述有关夹层22的干法或湿法化学方法的任一种形成夹层74。
由于包含碱土金属的栅堆栈70，例如含有碱土金属的夹层74，因此IGBT 58的沟道迁移率明显大于常规SiC IGBT (例如相同SiC IGBT但无夹层74)的沟道迁移率而又不显著降低IGBT 58的阈值电压。在一个实施方案中，IGBT 58的沟道迁移率是没有含有碱土金属的夹层74的相同IGBT的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，IGBT 58的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，IGBT 58的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，IGBT 58的沟道迁移率为至少为60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，IGBT 58的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，IGBT 58的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，IGBT 58的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，IGBT 58的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
栅氧化物76优选为SiO2，但不限于此。例如，栅氧化物76可备选地由Al2O3、HfO或类似的介电材料形成。栅氧化物76的厚度可随具体实施而变化。举个例子来说，栅氧化物76的厚度为300埃-1000埃的范围并包括300埃和1000埃。栅极接点78优选为多晶硅，但不限于此。栅极接点78可备选地由金属(例如Al)形成。最后，IGBT 58包括如所示在n+源区66内形成的金属发射极接点80。同样地，金属集电极接点82在漂移层62对面的注入层64表面上形成，以提供IGBT 58的集电极接点。
图7说明本公开内容的另一个实施方案的沟槽式或U型MOSFET 84。正如所说明的，MOSFET 84包括SiC基底86，其优选为4H-SiC。在这个实施方案中，SiC基底86包括高度掺杂的n型层88、略掺杂质的n型漂移层90、p-型阱94和在p-型阱94中或在p-型阱94上形成的n+源区92。栅堆栈96在通过n+源区92和p-型阱94延伸至n型漂移层90表面的沟槽98中形成。栅堆栈96如所示在MOSFET 84的沟道区100上方或附近形成。栅堆栈96与图1的栅堆栈18相同。具体地说，栅堆栈96包括在或直接在n型漂移层90的表面上、在或直接在沟槽98的侧壁上和部分在或直接在沟道区100上方或附近的n+源区92表面上的夹层102；在或直接在夹层102表面上的栅氧化物104；和在或直接在夹层102对面的栅氧化物104表面上的栅极接点106。
夹层102含有碱土金属。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。夹层102可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，
· 碱土金属-氧化物-碱土金属结构，其含有一个或多个第一碱土金属层、在或直接在一个或多个第一碱土金属层上的一个或多个氧化物层和在或直接在一个或多个第一碱土金属层对面的一个或多个氧化物层上的一个或多个第二碱土金属层，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，夹层102为BaXSiYOY。在一个实施方案中，夹层102具有2埃-15埃范围并包括2埃和15埃的厚度。显然，夹层102可采用例如上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包括碱土金属的栅堆栈96，例如含有碱土金属的夹层102，因此MOSFET 84的沟道迁移率明显大于常规SiC沟槽式MOSFET (例如相同的SiC沟槽式MOSFET但没有夹层102)的沟道迁移率而又不显著降低MOSFET 84的阈值电压。在一个实施方案中，MOSFET 84的沟道迁移率是没有含有碱土金属的夹层102的相同MOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 84的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSEFT 84的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，MOSFET 84的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 84的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 84的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET 84的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，MOSFET 84的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
栅氧化物104优选为SiO2，但不限于此。例如，栅氧化物104可备选地由Al2O3、HfO或类似的介电材料形成。栅氧化物104的厚度可随具体实施而变化。举个例子来说，栅氧化物104的厚度为300埃-1000埃的范围并包括300埃和1000埃。栅极接点106优选为多晶硅，但不限于此。栅极接点106可备选地由金属(例如Al)形成。最后，MOSFET 84包括如所示在n+源区92上方形成的金属源极接点108。同样地，金属漏极接点110在n-型漂移层90对面的n-型层88的第二表面上形成，以提供MOSFET 84的漏极接点。
图8说明本公开内容的另一个实施方案的半导体器件的钝化结构112。钝化结构112包括在或直接在基底116 (其在该具体实例中为n-型漂移层)表面上的夹层114和在或直接在基底116对面的夹层114表面上的介电层118。在这个具体实施方案中，钝化结构112在许多护圈120上方形成，如本领域普通技术人员所了解的那样，护圈提供在基底116上形成的一个或多个半导体器件的边缘端。然而，钝化结构112不限于此。夹层114含有碱土金属。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。夹层114可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，
· 碱土金属-氧化物-碱土金属结构，其含有一个或多个第一碱土金属层、在或直接在一个或多个第一碱土金属层上的一个或多个氧化物层和在或直接在一个或多个第一碱土金属层对面的一个或多个氧化物层上的一个或多个第二碱土金属层，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，夹层114为BaXSiYOY。显然，夹层114可采用例如上述有关夹层22的干法或湿法化学方法的任一种形成。含有碱土金属的夹层114提供高质量界面，这进而导致较少的界面电荷俘获。
图9说明本公开内容的另一个实施方案的图1的MOSFET 10。正如所说明的，该MOSFET 10基本上与图1的相同。然而，在这个实施方案中，夹层22和栅氧化物24被含有碱土金属的栅氧化物122替换。在这个实施方案中，碱土金属包含在整个栅氧化物122整体中。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。在一个示例性的实施方案中，栅氧化物122为BaO。在另一个示例性的实施方案中，栅氧化物122为BaXSiYOz。在又一个实施方案中，栅氧化物122可以是含有碱土金属的氧氮化物。显然，含有碱土金属的栅氧化物122可采用例如适于形成含有碱土金属的氧化物的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈18，例如含有碱土金属的栅氧化物122，因此MOSFET 10的沟道迁移率明显大于常规SiC MOSFET (例如相同SiC MOSFET但栅氧化物中没有碱土金属)的沟道迁移率而又不显著降低MOSFET 10的阈值电压。在一个实施方案中，MOSFET 10的沟道迁移率是没有含碱土金属的栅氧化物122的相同MOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 10的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，MOSFET 10的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 10的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 10的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，MOSFET 10的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图10说明本公开内容的另一个实施方案的图5的DMOSFET 32。正如所说明的，DMOSFET 32基本上与图5相同。然而，在这个实施方案中，夹层48和栅氧化物50被含有碱土金属的栅氧化物124替换。在这个实施方案中，碱土金属包含在整个栅氧化物124整体中。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。在一个示例性的实施方案中，栅氧化物124为BaO。在另一个示例性的实施方案中，栅氧化物124为BaXSiYOz。在又一个实施方案中，栅氧化物124可为含有碱土金属的氧氮化物。显然，含有碱土金属的栅氧化物124可采用例如适于形成含有碱土金属的氧化物的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈44，例如含有碱土金属的栅氧化物124，因此DMOSFET 32的沟道迁移率明显大于常规SiC DMOSFET (例如相同SiC DMOSFET但栅氧化物中不含碱土金属)的沟道迁移率而又不显著降低DMOSFET 32的阈值电压。在一个实施方案中，DMOSFET 32的沟道迁移率是没有含碱土金属的栅氧化物124的相同DMOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，DMOSFET 32的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，DMOSFET 32的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，DMOSFET 32的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，DMOSFET 32的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，DMOSFET 32的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，DMOSFET 32的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，DMOSFET 32的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图11说明本公开内容的另一个实施方案的图6的IGBT 58。正如所说明的，IGBT 58基本上与图6相同。然而，在这个实施方案中，夹层74和栅氧化物76被含有碱土金属的栅氧化物126替换。在这个实施方案中，碱土金属包含在整个栅氧化物126整体中。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。在一个示例性的实施方案中，栅氧化物126为BaO。在另一个示例性的实施方案中，栅氧化物126为BaXSiYOz。在又一个实施方案中，栅氧化物126可为含有碱土金属的氧氮化物。显然，含有碱土金属的栅氧化物126可采用例如适于形成含有碱土金属的氧化物的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈70，例如含有碱土金属的栅氧化物126，因此IGBT 58的沟道迁移率明显大于常规SiC IGBT (例如相同SiC IGBT但栅氧化物中没有碱土金属)的沟道迁移率而又不显著降低IGBT 58的阈值电压。在一个实施方案中，IGBT 58的沟道迁移率是没有含碱土金属的栅氧化物126的相同IGBT的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，IGBT 58的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，IGBT 58的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，IGBT 58的沟道迁移率为至少为60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，IGBT 58的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，IGBT 58的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，IGBT 58的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，IGBT 58的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图12说明本公开内容的另一个实施方案的图7的沟槽式或U型MOSFET 84。正如所说明的，MOSFET 84基本与图7相同。然而，在这个实施方案中，夹层102和栅氧化物104被含有碱土金属的栅氧化物128替换。在这个实施方案中，碱土金属包含在整个栅氧化物128整体中。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。在一个示例性的实施方案中，栅氧化物128为BaO。在另一个示例性的实施方案中，栅氧化物128为BaXSiYOz。在又一个实施方案中，栅氧化物128可为含有碱土金属的氧氮化物。显然，含有碱土金属的栅氧化物128可采用例如适于形成含有碱土金属的氧化物的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈96，例如含有碱土金属的栅氧化物128，因此MOSFET 84的沟道迁移率明显大于常规SiC沟槽式MOSFET (例如相同SiC沟槽式MOSFET但栅氧化物中没有碱土金属)的沟道迁移率而又不显著降低MOSFET 84的阈值电压。在一个实施方案中，MOSFET 84的沟道迁移率是没有含碱土金属的栅氧化物128的相同MOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 84的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSEFT 84的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，MOSFET 84的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 84的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 84的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET 84的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，MOSFET 84的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图13说明本公开内容的另一个实施方案的图8的钝化结构112。在这个实施方案中，钝化结构112包括含有碱土金属的介电层130，而不包括夹层114和介电层118 (图8)。碱土金属优选为Ba或Sr。然而，可以使用其它碱土金属。在一个示例性的实施方案中，介电层130为BaXSiYOY。在另一个实施方案中，介电层130为含有碱土金属的氧氮化物，例如BaOXNY。显然，含有碱土金属的介电层130可采用例如适于形成含有碱土金属的介电层的上述有关夹层22的干法或湿法化学方法的任一种形成。含有碱土金属的介电层130提供高质量界面，这进而导致较少的界面电荷俘获。
图14说明本公开内容的又一个实施方案的图1的MOSFET 10。正如所说明的，MOSFET 10基本上与图1相同。然而，在这个实施方案中，夹层22和栅氧化物24被由如下形成的碱土金属-氧化物-碱土金属结构替换：在或直接在沟道区20上方的基底12上的第一碱土金属(AEM)富集层132、在或直接在基底12对面的第一AEM富集层132上的氧化物层134和在第一AEM富集层132对面的氧化物层134表面上的第二AEM富集层136。AEM富集层132和136含有相同或不同的碱土金属，其优选为Ba或Sr。然而，可以使用其它碱土金属。AEM富集层132和136各个可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，AEM富集层132和136各自为BaO。在另一个示例性的实施方案中，AEM富集层132和136各自为BaXSiYOz。显然，第一和第二AEM富集层132和136可采用例如适于形成AEM富集层132和136的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈18，例如含有第一和第二AEM层132和136的碱土金属-氧化物-碱土金属结构，因此MOSFET 10的沟道迁移率明显大于常规SiC MOSFET (例如相同的SiC MOSFET但没有碱土金属-氧化物-碱土金属结构)的沟道迁移率而又不显著降低MOSFET 10的阈值电压。在一个实施方案中，MOSFET 10的沟道迁移率是没有碱土金属-氧化物-碱土金属结构的相同MOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 10的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，MOSFET 10的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 10的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 10的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET 10的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，MOSFET 10的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图15说明本公开内容的又一个实施方案的图5的DMOSFET 32。正如所说明的，DMOSFET 32基本上与图5相同。然而，在这个实施方案中，夹层48和栅氧化物50被如下形成的碱土金属-氧化物-碱土金属结构替换：在或直接在沟道区46上方的基底34上的第一AEM富集层138、在或直接在基底34对面的第一AEM富集层138上的氧化物层140和在第一AEM富集层138对面的氧化物层140表面上的第二AEM富集层142。AEM富集层138和142含有相同或不同的碱土金属，其优选为Ba或Sr。然而，可以使用其它碱土金属。AEM富集层138和142各自可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，AEM富集层138和142各自为BaO。在另一个示例性的实施方案中，AEM富集层138和142各自为BaXSiYOz。显然，第一和第二AEM富集层138和142可采用例如适于形成AEM富集层138和142的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈44，例如含有第一和第二AEM层138和142的碱土金属-氧化物-碱土金属结构，因此DMOSFET 32的沟道迁移率明显大于常规SiC DMOSFET (例如相同的SiC DMOSFET但没有碱土金属-氧化物-碱土金属结构)的沟道迁移率而又不显著降低DMOSFET 32的阈值电压。在一个实施方案中，DMOSFET 32的沟道迁移率是没有碱土金属-氧化物-碱土金属结构的相同DMOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，DMOSFET 32的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，DMOSFET 32的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，DMOSFET 32的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，DMOSFET 32的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，DMOSFET 32的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，DMOSFET 32的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，DMOSFET 32的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图16说明本公开内容的又一个实施方案的图6的IGBT 58。正如所说明的，IGBT 58基本上与图6相同。然而，在这个实施方案中，夹层74和栅氧化物76被如下形成的碱土金属-氧化物-碱土金属结构替换：在或直接在沟道区72上方的基底60上的第一AEM富集层144、在或直接在基底60对面的第一AEM富集层144上的氧化物层146和在第一AEM富集层144对面的氧化物层146表面上的第二AEM富集层148。AEM富集层144和148含有相同或不同的碱土金属，其优选为Ba或Sr。然而，可以使用其它碱土金属。AEM富集层144和148各自可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，AEM富集层144和148各自BaO。在另一个示例性的实施方案中，AEM富集层144和148各自为BaXSiYOz。显然，第一和第二AEM富集层144和148可采用例如适于形成AEM富集层144和148的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈70，例如含有第一和第二AEM层144和148的碱土金属-氧化物-碱土金属结构，因此IGBT 58的沟道迁移率明显大于常规SiC IGBT (例如相同的SiC IGBT但没有碱土金属-氧化物-碱土金属结构)的沟道迁移率而又不显著降低IGBT 58的阈值电压。在一个实施方案中，IGBT 58的沟道迁移率是没有碱土金属-氧化物-碱土金属结构的相同IGBT的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，IGBT 58的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，IGBT 58的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，IGBT 58的沟道迁移率为至少为60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，IGBT 58的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，IGBT 58的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，IGBT 58的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，IGBT 58的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图17说明本公开内容的又一个实施方案的图7的沟槽式或U型MOSFET 84。正如所说明的，MOSFET 84基本与图7相同。然而，在这个实施方案中，夹层102和栅氧化物104被如下形成的碱土金属-氧化物-碱土金属结构替换：在或直接在沟槽98上方的基底86上的第一AEM富集层150、在或直接在基底86对面的第一AEM富集层150上的氧化物层152和在第一AEM富集层150对面的氧化物层152表面上的第二AEM富集层154。AEM富集层150和154含有相同或不同的碱土金属，其优选为Ba或Sr。然而，可以使用其它碱土金属。AEM富集层150和154各自可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，AEM富集层150和154各自为BaO。在另一个示例性的实施方案中，AEM富集层150和154各自为BaXSiYOz。显然，第一和第二AEM富集层150和154可采用例如适于形成AEM富集层150和154的上述有关夹层22的干法或湿法化学方法的任一种形成。
由于包含碱土金属的栅堆栈96，例如含有第一和第二AEM层150和154的碱土金属-氧化物-碱土金属结构，因此MOSFET 84的沟道迁移率明显大于常规SiC沟槽式MOSFET (例如相同的SiC沟槽式MOSFET但没有碱土金属-氧化物-碱土金属结构)的沟道迁移率而又不显著降低MOSFET 84的阈值电压。在一个实施方案中，MOSFET 84的沟道迁移率是没有碱土金属-氧化物-碱土金属结构的相同MOSFET的至少2.5倍。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 84的沟道迁移率为至少50 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSEFT 84的沟道迁移率为至少40 cm2V-1s-1。在另一个实施方案中，对于大于4伏特的控制电压，MOSFET 84的沟道迁移率为至少60 cm2V-1s-1。在另一个实施方案中，对于大于2.5伏特的控制电压，MOSFET 84的沟道迁移率为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1。在另一个实施方案中，对于大于3伏特的控制电压，MOSFET 84的沟道迁移率为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。在又一个实施方案中，对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压，MOSFET 84的沟道迁移率为至少50 cm2V-1s-1。同样地，在其它实施方案中，MOSFET 84的沟道迁移率对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为至少40 cm2V-1s-1、对于4伏特-15伏特并包括4伏特和15伏特的控制电压为至少60 cm2V-1s-1、对于2.5伏特-15伏特范围并包括2.5伏特和15伏特的控制电压为40-75 cm2V-1s-1的范围并包括40和75 cm2V-1s-1、对于3伏特-15伏特范围并包括3伏特和15伏特的控制电压为50-75 cm2V-1s-1的范围并包括50和75 cm2V-1s-1。
图18说明本公开内容的又一个实施方案的图8的钝化结构112。在这个实施方案中，钝化结构112包括如下形成的碱土金属-氧化物-碱土金属结构，而不包括夹层114和介电层118 (图8)：在或直接在基底116上的第一AEM富集层156、在或直接在基底116对面的第一AEM富集层156上的氧化物层158和在第一AEM富集层156对面的氧化物层158表面上的第二AEM富集层160。AEM富集层156和160含有相同或不同的碱土金属，其优选为Ba或Sr。然而，可以使用其它碱土金属。AEM富集层156和160各自可为例如：
· 碱土金属层(例如Ba层或Sr层)，
· 多个相同或不同的碱土金属层(例如多个Ba层或Ba层接着Sr层)，
· 一个或多个相同或不同的碱土金属层和在或直接在一个或多个碱土金属层上的一个或多个相同或不同的氧化物层，
· 一个或多个含有碱土金属的氧化物层(例如BaO或BaXSiYOZ)，或
· 一个或多个含有碱土金属的氧氮化物层(例如BaOXNY)。
在一个示例性的实施方案中，AEM富集层156和160各自为BaO。在另一个示例性的实施方案中，AEM富集层156和160各自为BaXSiYOz。显然，第一和第二AEM富集层156和160可采用例如适于形成AEM富集层156和160的上述有关夹层22的干法或湿法化学方法的任一种形成。含有碱土金属的钝化结构112提供高质量界面，这进而导致较少的界面电荷俘获。
本文描述的构思提供在不偏离本公开内容的精神或范围的情况下进行变化的实质性机会。例如，本文明确说明和描述的半导体器件是示例性的。本领域的普通技术人员应了解所示半导体器件以及其它类型的半导体器件的多种变化，所公开的栅或控制接点、堆栈对所述半导体器件是适用的。这些变化和其它的半导体器件被视为属于本公开内容的范围。再举例来说，虽然本文所示特定的器件是n-沟道器件，但本文描述的构思同样适用于p-沟道器件。所公开的栅或控制接点、堆栈也可与类似的p-沟道器件(例如p-沟道MOSFET或p-沟道IGBT)一起使用。最后举例来说，虽然本公开内容集中在使用SiC基底上，但也可使用其它类型的基底。
本领域技术人员应了解对本公开内容的优选实施方案的改进和修改。所有这类改进和修改均视为属于本文和随附权利要求书所公开的构思的范围。
权利要求书(按照条约第19条的修改)
1.一种制造半导体器件的方法，所述方法包括：
提供包含沟道区的基底；和
提供在沟道区上方基底上的栅堆栈，所述栅堆栈包含碱土金属；
其中提供在所述沟道区上方基底上的栅堆栈包括：
采用湿法化学法提供在沟道区上方基底上的含有碱土金属的夹层；
提供在基底对面的夹层上的氧化物层；和
提供在夹层对面的氧化物层上的栅金属层。
2.权利要求1的制造方法，其中所述碱土金属为钡(Ba)。
3.权利要求1的制造方法，其中所述碱土金属为锶(Sr)。
4.权利要求1的制造方法，其中所述夹层为含有碱土金属的氧化物。
5.权利要求4的制造方法，其中所述含有碱土金属的氧化物为氧化钡。
6.权利要求4的制造方法，其中所述含有碱土金属的氧化物为BaXSiYOZ。
7.权利要求1的制造方法，其中所述夹层为含有碱土金属的氧氮化物。
8.权利要求7的制造方法，其中所述氧氮化物为BaOXNY。
9.权利要求1的制造方法，其中所述夹层的厚度的范围为2埃-15埃并包括2埃和15埃。
10.权利要求1的制造方法，其中所述夹层的厚度的范围为2埃-10埃并包括2埃和10埃。
11.权利要求1的制造方法，其中所述夹层直接在沟道区上方的基底上。
12.权利要求1的制造方法，其中所述氧化物层由以下之一形成：二氧化硅(SiO2)、氧化铝(Al2O3)和氧化铪(HfO)。
13.权利要求1的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
14.权利要求1的制造方法，其中所述半导体器件为横向金属-氧化物-半导体场效应晶体管(MOSFET)，所述方法还包括：
提供在基底中形成的源区；和
提供在基底中形成的漏区；
其中提供栅堆栈包括提供源区和漏区之间的基底上的栅堆栈。
15.权利要求14的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
16.权利要求1的制造方法，其中所述半导体器件为垂直金属-氧化物-半导体场效应晶体管(MOSFET)，且所述方法还包括：
提供在基底中形成的第一导电型的阱，所述基底具有第二导电型；
提供在基底中形成的第二导电型的源区，其中所述栅堆栈在基底上，并在阱区和源区的至少一部分上延伸；和
提供在栅堆栈对面的基底上的漏极接点。
17.权利要求16的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
18.权利要求1的制造方法，其中所述半导体器件为绝缘栅双极晶体管(IGBT)，且所述方法还包括：
提供在基底中形成的发射极区域，其中所述栅堆栈在基底上，并在发射极区域的至少一部分上延伸；和
提供在栅堆栈对面的基底上的集电极接点。
19.权利要求18的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
20.权利要求1的制造方法，其中所述半导体器件为沟槽式场效应晶体管，和：
所述基底包含：
第一导电型的第一层；
第一导电型第一层上的第一导电型的漂移层；
在第一层对面的漂移层上的第二导电型的阱；
阱中或阱上的第一导电型的源区；
在阱对面的源区上的源极接点；
在漂移层对面的第一层上的漏极接点；和
自源区通过阱延伸至漂移层的沟槽，其中所述栅堆栈在沟槽中形成。
21.权利要求20的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
22.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括：
将基底浸泡在含有碱土金属的流体中；和
将基底干燥，使得在基底上提供含有碱土金属的夹层。
23.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括：
将基底浸泡在含有碱土金属的流体中；
将基底干燥，使得在基底上提供包含碱土金属的残留物；和
氧化残留物以提供含有碱土金属的夹层。
24.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括：
使含有碱土金属的流体在基底上旋转；和
将基底干燥，使得在基底上提供含有碱土金属的夹层。
25.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括：
使含有碱土金属的流体在基底上旋转；
将基底干燥，使得在基底上提供含有碱土金属的残留物；和
氧化残留物以提供含有碱土金属的夹层。
26.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括：
将基底浸入装有含有碱土金属的流体的槽中；和
使槽在富氧环境中排干，使得在基底上提供含有碱土金属的夹层。
27.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括使含有碱土金属的流体鼓泡通过基底上的氧化物。
28.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括在控温环境下使含有碱土金属的流体气相沉积在基底上。
29.权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的夹层包括将含有碱土金属的流体喷射在基底上。

Claims (42)

1. 一种制造半导体器件的方法，所述方法包括：
提供包含沟道区的基底；和
提供在沟道区上方基底上的栅堆栈，所述栅堆栈包含碱土金属；
其中提供在所述沟道区上方基底上的栅堆栈包括采用湿法化学提供在沟道区上方基底上的含有碱土金属的层。
2. 权利要求1的制造方法，其中所述含有碱土金属的层为含有碱土金属的夹层，并提供在所述沟道区上方基底上的栅堆栈，所述方法包括：
采用湿法化学提供在沟道区上方的基底表面上含有碱土金属的夹层；和
提供在基底对面的夹层表面上的一个或多个另外的栅堆栈层。
3. 权利要求2的制造方法，其中所述碱土金属为钡(Ba)。
4. 权利要求2的制造方法，其中所述碱土金属为锶(Sr)。
5. 权利要求2的制造方法，其中所述夹层为含有碱土金属的氧化物。
6. 权利要求5的制造方法，其中所述含有碱土金属的氧化物为氧化钡。
7. 权利要求5的制造方法，其中所述含有碱土金属的氧化物为BaXSiYOZ。
8. 权利要求2的制造方法，其中所述夹层为含有碱土金属的氧氮化物。
9. 权利要求8的制造方法，其中所述氧氮化物为BaOXNY。
10. 权利要求2的制造方法，其中所述夹层的厚度的范围为2埃-15埃并包括2埃和15埃。
11. 权利要求2的制造方法，其中所述夹层的厚度的范围为2埃-10埃并包括2埃和10埃。
12. 权利要求2的制造方法，其中所述夹层直接在沟道区上方的基底表面上。
13. 权利要求2的制造方法，其中所述一个或多个另外的栅堆栈层包含在基底对面的夹层表面上的氧化物层。
14. 权利要求13的制造方法，其中所述氧化物层由以下之一形成：二氧化硅(SiO2)、氧化铝(Al2O3)和氧化铪(HfO)。
15. 权利要求13的制造方法，其中所述一个或多个另外的栅堆栈层包含在夹层对面的氧化物层表面上的栅金属层。
16. 权利要求1的制造方法，其中所述含有碱土金属的层为栅氧化物层，并且提供沟道区上方基底上的栅堆栈包括提供在沟道区上方的基底表面上的栅氧化物层，所述栅氧化物层为含有碱土金属的氧化物。
17. 权利要求16的制造方法，其中所述碱土金属为钡(Ba)。
18. 权利要求16的制造方法，其中所述碱土金属为锶(Sr)。
19. 权利要求16的制造方法，其中提供基底表面上的栅氧化物层包括提供直接在基底表面上的栅氧化物层。
20. 权利要求16的制造方法，其中提供栅堆栈还包括提供基底对面的栅氧化物层表面上的栅金属层。
21. 权利要求1的制造方法，其中所述含有碱土金属的层为碱土金属-氧化物-碱土金属结构中的第一碱土金属富集层，并且提供沟道区上方基底上的栅堆栈包括：
采用湿法化学提供在沟道区上方的基底表面上的第一碱土金属富集层；
提供在基底对面的第一碱土金属富集层表面上的氧化物层；和
采用湿法化学提供在第一碱土金属富集层对面的氧化物层表面上的第二碱土金属富集层。
22. 权利要求21的制造方法，其中第一碱土金属富集层和第二碱土金属富集层的至少一个含有钡(Ba)。
23. 权利要求21的制造方法，其中所述第一碱土金属富集层和第二碱土金属富集层的至少一个含有锶(Sr)。
24. 权利要求21的制造方法，其中提供基底表面上的第一碱土金属富集层包括提供直接在基底表面上的第一碱土金属富集层。
25. 权利要求21的制造方法，其中提供基底上的栅堆栈还包括提供在所述氧化物层对面的第二碱土金属富集层表面上的栅金属层。
26. 权利要求1的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
27. 权利要求1的制造方法，其中所述半导体器件为横向金属-氧化物-半导体场效应晶体管(MOSFET)，所述方法还包括：
提供在基底中形成的源区；和
提供在基底中形成的漏区；
其中提供栅堆栈包括提供源区和漏区之间的基底上的栅堆栈。
28. 权利要求27的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
29. 权利要求1的制造方法，其中所述半导体器件为垂直金属-氧化物-半导体场效应晶体管(MOSFET)，且所述方法还包括：
提供在基底中形成的第一导电型的阱，所述基底具有第二导电型；
提供在基底中形成的第二导电型的源区，其中所述栅堆栈在基底上，并在阱区和源区的至少一部分上延伸；和
提供在栅堆栈对面的基底表面上的漏极接点。
30. 权利要求29的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
31. 权利要求1的制造方法，其中所述半导体器件为绝缘栅双极晶体管(IGBT)，且所述方法还包括：
提供在基底中形成的发射极区域，其中所述栅堆栈在基底上，并在发射极区域的至少一部分上延伸；和
提供在栅堆栈对面的基底表面上的集电极接点。
32. 权利要求31的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
33. 权利要求1的制造方法，其中所述半导体器件为沟槽式场效应晶体管，和：
所述基底包含：
第一导电型的第一层；
第一导电型第一层第一表面上的第一导电型的漂移层；
在第一层对面的漂移层表面上的第二导电型的阱；
阱中或阱上的第一导电型的源区；
在阱对面的源区表面上的源极接点；
在漂移层对面的第一层的第二表面上的漏极接点；和
自源区表面通过阱延伸至漂移层表面的沟槽，其中所述栅堆栈在沟槽中形成。
34. 权利要求33的制造方法，其中所述基底为以下之一：4H碳化硅(SiC)基底、6H SiC基底、3C SiC基底和15R SiC基底。
35. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括：
将基底浸泡在含有碱土金属的流体中；和
将基底干燥，使得在基底上提供含有碱土金属的层。
36. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括：
将基底浸泡在含有碱土金属的流体中；
将基底干燥，使得在基底上提供包含碱土金属的残留物；和
氧化残留物以提供含有碱土金属的层。
37. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括：
使含有碱土金属的流体在基底上旋转；和
将基底干燥，使得在基底上提供含有碱土金属的层。
38. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括：
使含有碱土金属的流体在基底上旋转；
将基底干燥，使得在基底上提供含有碱土金属的残留物；和
氧化残留物以提供含有碱土金属的层。
39. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括：
将基底浸入装有含有碱土金属的流体的槽中；和
使槽在富氧环境中排干，使得在基底上提供含有碱土金属的层。
40. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括使含有碱土金属的流体鼓泡通过基底表面上的氧化物。
41. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括在控温环境下使含有碱土金属的流体气相沉积在基底表面上。
42. 权利要求1的制造方法，其中采用湿法化学提供在沟道区上方基底上的含有碱土金属的层包括将含有碱土金属的流体喷射在基底表面上。
CN201280041907.1A 2011-06-27 2012-06-26 用于制造沟道迁移率增强的半导体器件的湿法化学法 Active CN103930973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710685897.XA CN107342318B (zh) 2011-06-27 2012-06-26 用于制造沟道迁移率增强的半导体器件的湿法化学法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161501460P 2011-06-27 2011-06-27
US61/501,460 2011-06-27
US61/501460 2011-06-27
US13/229,266 US9396946B2 (en) 2011-06-27 2011-09-09 Wet chemistry processes for fabricating a semiconductor device with increased channel mobility
US13/229266 2011-09-09
US13/229,266 2011-09-09
PCT/US2012/044199 WO2013003348A1 (en) 2011-06-27 2012-06-26 Wet chemistry processes for fabricating a semiconductor device with increased channel mobility

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710685897.XA Division CN107342318B (zh) 2011-06-27 2012-06-26 用于制造沟道迁移率增强的半导体器件的湿法化学法

Publications (2)

Publication Number Publication Date
CN103930973A true CN103930973A (zh) 2014-07-16
CN103930973B CN103930973B (zh) 2017-08-29

Family

ID=47361010

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280041907.1A Active CN103930973B (zh) 2011-06-27 2012-06-26 用于制造沟道迁移率增强的半导体器件的湿法化学法
CN201710685897.XA Active CN107342318B (zh) 2011-06-27 2012-06-26 用于制造沟道迁移率增强的半导体器件的湿法化学法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710685897.XA Active CN107342318B (zh) 2011-06-27 2012-06-26 用于制造沟道迁移率增强的半导体器件的湿法化学法

Country Status (7)

Country Link
US (2) US9396946B2 (zh)
EP (2) EP2724363B1 (zh)
JP (2) JP5997767B2 (zh)
KR (2) KR101600721B1 (zh)
CN (2) CN103930973B (zh)
TW (2) TWI578405B (zh)
WO (1) WO2013003348A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863392A (zh) * 2016-09-22 2018-03-30 中兴通讯股份有限公司 一种SiC MOS电容及其制造方法
CN107871781A (zh) * 2016-09-27 2018-04-03 西安电子科技大学 一种碳化硅mosfet及其制造方法
CN109037332A (zh) * 2017-06-12 2018-12-18 中兴通讯股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN112466756A (zh) * 2020-11-17 2021-03-09 深圳宝铭微电子有限公司 一种碳化硅mosfet制造方法
CN114551600A (zh) * 2022-02-22 2022-05-27 苏州龙驰半导体科技有限公司 半导体器件的制作方法和半导体器件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104781361A (zh) 2012-09-07 2015-07-15 艾利丹尼森公司 适应回收的标签
JP6168945B2 (ja) 2013-09-20 2017-07-26 株式会社東芝 半導体装置およびその製造方法
US9111919B2 (en) 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP6189261B2 (ja) * 2014-07-07 2017-08-30 株式会社東芝 半導体装置およびその製造方法
US10910481B2 (en) * 2014-11-05 2021-02-02 Cree, Inc. Semiconductor device with improved insulated gate
JP6526549B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6552950B2 (ja) * 2015-03-24 2019-07-31 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9673315B2 (en) 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6667809B2 (ja) * 2016-05-30 2020-03-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6606020B2 (ja) * 2016-06-15 2019-11-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6367434B2 (ja) * 2017-06-21 2018-08-01 株式会社東芝 半導体装置およびその製造方法
US10497777B2 (en) 2017-09-08 2019-12-03 Hestia Power Inc. Semiconductor power device
US10276704B1 (en) * 2017-10-17 2019-04-30 Mitsubishi Electric Research Laboratiories, Inc. High electron mobility transistor with negative capacitor gate
CN111699547A (zh) * 2018-03-02 2020-09-22 三菱瓦斯化学株式会社 氧化铝的保护液、保护方法和使用了其的具有氧化铝层的半导体基板的制造方法
CN110120425B (zh) * 2019-05-22 2020-08-11 西安电子科技大学 垂直型的高压mosfet器件及制作方法
JP7388020B2 (ja) * 2019-07-11 2023-11-29 富士電機株式会社 絶縁ゲート型半導体装置
WO2024056193A1 (en) * 2022-09-16 2024-03-21 Hitachi Energy Ltd Method for improving the channel mobility in a sic mosfet

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106428A (ja) * 1998-09-28 2000-04-11 Toshiba Corp 半導体装置
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
WO2002054495A2 (en) * 2001-01-05 2002-07-11 Motorola, Inc., Metal oxynitrides on monocrystalline substrates
US20040012043A1 (en) * 2002-07-17 2004-01-22 Gealy F. Daniel Novel dielectric stack and method of making same
US6841439B1 (en) * 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
US20050062136A1 (en) * 2001-01-26 2005-03-24 Yoshihide Senzaki Multilayer high k dielectric films and method of making the same
JP2005135974A (ja) * 2003-10-28 2005-05-26 Seiko Epson Corp 絶縁膜の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器
CN1213485C (zh) * 1998-08-28 2005-08-03 克里公司 碳化硅半导体结构上的层叠电介质
US20070001231A1 (en) * 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
CN101097949A (zh) * 2006-06-29 2008-01-02 国际商业机器公司 具有栅叠层的半导体结构和制造这种半导体结构的方法
US7390719B2 (en) * 2005-08-02 2008-06-24 Samsung Electronics, Co., Ltd. Method of manufacturing a semiconductor device having a dual gate structure

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499147A (en) * 1981-12-28 1985-02-12 Ibiden Co., Ltd. Silicon carbide substrates and a method of producing the same
US5918132A (en) 1996-12-31 1999-06-29 Intel Corporation Method for narrow space formation and self-aligned channel implant
KR19990014155A (ko) 1997-07-24 1999-02-25 윌리엄 비. 켐플러 고 유전율 실리케이트 게이트 유전체
US7115461B2 (en) 1997-07-24 2006-10-03 Texas Instruments Incorporated High permittivity silicate gate dielectric
US20010013629A1 (en) * 1998-06-30 2001-08-16 Gang Bai Multi-layer gate dielectric
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6241821B1 (en) * 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
KR20000066800A (ko) * 1999-04-21 2000-11-15 김영환 정전기방전 보호소자가 구비된 반도체장치의 레이아웃
SG99871A1 (en) 1999-10-25 2003-11-27 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6537613B1 (en) * 2000-04-10 2003-03-25 Air Products And Chemicals, Inc. Process for metal metalloid oxides and nitrides with compositional gradients
JP2004503920A (ja) * 2000-05-31 2004-02-05 モトローラ・インコーポレイテッド 半導体デバイスおよび該半導体デバイスを製造する方法
KR100697714B1 (ko) 2000-07-11 2007-03-21 프리스케일 세미컨덕터, 인크. Ｓｉ 기판 위에 결정형 알칼리 토금속 산화물을 제조하는방법
US20020030181A1 (en) * 2000-09-11 2002-03-14 Stroud Eric M. Chemical solvent for opaque coatings on scratch-off game tickets
CA2360312A1 (en) 2000-10-30 2002-04-30 National Research Council Of Canada Novel gate dielectric
EP1338029A1 (en) * 2000-11-14 2003-08-27 Motorola, Inc. Semiconductor structure having high dielectric constant material
JP2002184973A (ja) 2000-12-11 2002-06-28 Hitachi Ltd 半導体装置及びその製造方法
US7371633B2 (en) 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP2002299338A (ja) 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 薄膜形成方法及び半導体装置の製造方法
JP3773448B2 (ja) * 2001-06-21 2006-05-10 松下電器産業株式会社 半導体装置
US6511876B2 (en) * 2001-06-25 2003-01-28 International Business Machines Corporation High mobility FETS using A1203 as a gate oxide
JP3845616B2 (ja) 2002-12-27 2006-11-15 株式会社東芝 電界効果トランジスタ及びその製造方法
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7053425B2 (en) * 2003-11-12 2006-05-30 General Electric Company Gas sensor device
US7301223B2 (en) 2003-11-18 2007-11-27 Halliburton Energy Services, Inc. High temperature electronic devices
US7115959B2 (en) 2004-06-22 2006-10-03 International Business Machines Corporation Method of forming metal/high-k gate stacks with high mobility
GB0423343D0 (en) 2004-10-21 2004-11-24 Koninkl Philips Electronics Nv Metal-oxide-semiconductor device
US7667277B2 (en) * 2005-01-13 2010-02-23 International Business Machines Corporation TiC as a thermally stable p-metal carbide on high k SiO2 gate stacks
US7109079B2 (en) * 2005-01-26 2006-09-19 Freescale Semiconductor, Inc. Metal gate transistor CMOS process and method for making
US7436018B2 (en) 2005-08-11 2008-10-14 Micron Technology, Inc. Discrete trap non-volatile multi-functional memory device
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7521376B2 (en) * 2005-10-26 2009-04-21 International Business Machines Corporation Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
JP4868910B2 (ja) 2006-03-30 2012-02-01 株式会社東芝 半導体装置およびその製造方法
US8106381B2 (en) 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US7531452B2 (en) * 2007-03-30 2009-05-12 Tokyo Electron Limited Strained metal silicon nitride films and method of forming
JP5280670B2 (ja) 2007-12-07 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009152392A (ja) 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
US7947549B2 (en) 2008-02-26 2011-05-24 International Business Machines Corporation Gate effective-workfunction modification for CMOS
US7741202B2 (en) * 2008-08-07 2010-06-22 Tokyo Electron Limited Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
JP4768788B2 (ja) 2008-09-12 2011-09-07 株式会社東芝 半導体装置およびその製造方法
US8044469B2 (en) 2008-09-19 2011-10-25 Samsung Electronics Co., Ltd. Semiconductor device and associated methods
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating
JP5592083B2 (ja) * 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法
US7989902B2 (en) * 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JP5568913B2 (ja) 2009-07-24 2014-08-13 株式会社ユーテック Ｐｚｔ膜の製造方法及び水蒸気加熱装置
US8232148B2 (en) * 2010-03-04 2012-07-31 International Business Machines Corporation Structure and method to make replacement metal gate and contact metal

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841439B1 (en) * 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
CN1213485C (zh) * 1998-08-28 2005-08-03 克里公司 碳化硅半导体结构上的层叠电介质
JP2000106428A (ja) * 1998-09-28 2000-04-11 Toshiba Corp 半導体装置
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
WO2002054495A2 (en) * 2001-01-05 2002-07-11 Motorola, Inc., Metal oxynitrides on monocrystalline substrates
US20050062136A1 (en) * 2001-01-26 2005-03-24 Yoshihide Senzaki Multilayer high k dielectric films and method of making the same
US20040012043A1 (en) * 2002-07-17 2004-01-22 Gealy F. Daniel Novel dielectric stack and method of making same
JP2005135974A (ja) * 2003-10-28 2005-05-26 Seiko Epson Corp 絶縁膜の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器
US20070001231A1 (en) * 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
US7390719B2 (en) * 2005-08-02 2008-06-24 Samsung Electronics, Co., Ltd. Method of manufacturing a semiconductor device having a dual gate structure
CN101097949A (zh) * 2006-06-29 2008-01-02 国际商业机器公司 具有栅叠层的半导体结构和制造这种半导体结构的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863392A (zh) * 2016-09-22 2018-03-30 中兴通讯股份有限公司 一种SiC MOS电容及其制造方法
CN107871781A (zh) * 2016-09-27 2018-04-03 西安电子科技大学 一种碳化硅mosfet及其制造方法
CN109037332A (zh) * 2017-06-12 2018-12-18 中兴通讯股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN112466756A (zh) * 2020-11-17 2021-03-09 深圳宝铭微电子有限公司 一种碳化硅mosfet制造方法
CN114551600A (zh) * 2022-02-22 2022-05-27 苏州龙驰半导体科技有限公司 半导体器件的制作方法和半导体器件

Also Published As

Publication number Publication date
CN107342318A (zh) 2017-11-10
US9269580B2 (en) 2016-02-23
TWI501322B (zh) 2015-09-21
KR20140050015A (ko) 2014-04-28
EP2724363B1 (en) 2018-04-04
CN107342318B (zh) 2021-02-02
US9396946B2 (en) 2016-07-19
WO2013003348A1 (en) 2013-01-03
US20120326163A1 (en) 2012-12-27
JP6255071B2 (ja) 2017-12-27
US20120329216A1 (en) 2012-12-27
TW201507035A (zh) 2015-02-16
JP2014523131A (ja) 2014-09-08
JP2017022388A (ja) 2017-01-26
EP3352201A1 (en) 2018-07-25
EP2724363A1 (en) 2014-04-30
KR101600721B1 (ko) 2016-03-07
KR101660142B1 (ko) 2016-09-26
CN103930973B (zh) 2017-08-29
TW201306138A (zh) 2013-02-01
EP3352201B1 (en) 2020-11-18
TWI578405B (zh) 2017-04-11
KR20140085595A (ko) 2014-07-07
JP5997767B2 (ja) 2016-09-28

Similar Documents

Publication Publication Date Title
CN103930973A (zh) 用于制造沟道迁移率增强的半导体器件的湿法化学法
US10727330B2 (en) Semiconductor device with diode region
US9837527B2 (en) Semiconductor device with a trench electrode
US7872305B2 (en) Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein
US9397185B2 (en) Semiconductor device
US10490644B2 (en) Hybrid gate dielectrics for semiconductor power devices
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
US20090026497A1 (en) Method for Producing Semiconductor Device
JPH088429A (ja) 半導体装置
CN111129151A (zh) 一种碳化硅半积累型沟道mosfet器件及其制备方法
US10910481B2 (en) Semiconductor device with improved insulated gate
CN108878276B (zh) 半导体装置的制造方法
Moriya et al. Effect of Oxidant in MOCVD-Growth of Al2O3 Gate Insulator on 4H-SiC MOSFET Properties

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant