CN112466756A - 一种碳化硅mosfet制造方法 - Google Patents
一种碳化硅mosfet制造方法 Download PDFInfo
- Publication number
- CN112466756A CN112466756A CN202011286996.9A CN202011286996A CN112466756A CN 112466756 A CN112466756 A CN 112466756A CN 202011286996 A CN202011286996 A CN 202011286996A CN 112466756 A CN112466756 A CN 112466756A
- Authority
- CN
- China
- Prior art keywords
- alkaline earth
- earth metal
- layer
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 13
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000005669 field effect Effects 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910000287 alkaline earth metal oxide Inorganic materials 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 20
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 19
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 14
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 14
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 8
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 8
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims description 14
- 150000001342 alkaline earth metals Chemical class 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 15
- 238000005253 cladding Methods 0.000 claims 1
- 239000011247 coating layer Substances 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 5
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 5
- 230000005516 deep trap Effects 0.000 abstract description 4
- 230000005524 hole trap Effects 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种碳化硅MOSFET制造方法,包括以下步骤:S1:将碱土金属氧化物配置,形成覆面层料;S2:将覆面层料设置于金属‑氧化物半导体场效应晶体管表面形成覆面层,使覆面层纵向设置于金属‑氧化物半导体场效应晶体管的二氧化硅SiO2栅介质层与结型场效应晶体管JFET区域之间。从而便于对氮气体剂量进行精确地控制,避免了深能级陷阱以及大量空穴陷阱的情况,保障了晶体管长时间工作的稳定性,保障了安全质量,减少了质量安全隐患,目前市场上现有的碳化硅MOSFET制造方法,难以对氮气体剂量精确控制,而由于难以对氮气体剂量精确控制会容易致使深能级陷阱以及大量空穴陷阱,非常容易导致晶体管长时工作后的不稳定,容易出现不安全的质量隐患。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种碳化硅MOSFET制造方法。
背景技术
金属-氧化物半导体场效应晶体管,简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor),MOSFET依照其“通道”(工作载流子)的极性不同,可分为“N型”与“P型”的两种类型,通常又称为NMOSFET与PMOSFET,其他简称上包括NMOS、PMOS等;在SiC MOSFET的开发与应用方面,与相同功率等级的Si MOSFET相比,SiCMOSFET导通电阻、开关损耗大幅降低,适用于更高的工作频率,另由于其高温工作特性,大大提高了高温稳定性。
目前市场上现有的碳化硅MOSFET制造方法,难以对氮气体剂量精确控制,而由于难以对氮气体剂量精确控制会容易致使深能级陷阱以及大量空穴陷阱,非常容易导致晶体管长时工作后的不稳定,容易出现不安全的质量隐患。
发明内容
本发明的目的是为了解决现有技术中存在的缺点,而提出的一种碳化硅MOSFET制造方法。
一种碳化硅MOSFET制造方法,包括以下步骤:
S1:将碱土金属氧化物配置,形成覆面层料;
S2:将覆面层料设置于金属-氧化物半导体场效应晶体管表面形成覆面层,使覆面层纵向设置于金属-氧化物半导体场效应晶体管的二氧化硅SiO2栅介质层与结型场效应晶体管JFET区域之间,使覆面层横向设置在金属-氧化物半导体场效应晶体管的两个N+源区接触之间;
S3:将金属-氧化物半导体场效应晶体管的N+漂移层上形成P阱区和N+源区以及P+接触区,在P阱区、结型场效应晶体管JFET区域、以及两个N+源区的上表面设置碱土金属氧化物支撑的覆面层料,形成一层覆面层,并在此处覆面层表面淀积Si02栅介质层;
S4:再通过磁控溅射的方法对S3中淀积Si02栅介质层后的覆面层淀积一层碱土金属层;
S5:将步骤S4中淀积碱土金属层后的金属-氧化物半导体场效应晶体管加热至260-340赦制度之间,将碱土金属层氧化为碱土金属氧化物。
优选的,步骤S1中设置覆面层料的碱土金属氧化物为II族碱土金属氧化物。
优选的,步骤S2中设置的碱土金属氧化物所形成的覆面层的厚度为2.5-4.5nm之间。
优选的,步骤S3中设置的覆面层料的厚度为1-2.5nm之间。
优选的,步骤S4中淀积的碱土金属层厚度为0.5-1.5nm之间。
本发明提出的一种碳化硅MOSFET制造方法,通过将金属-氧化物半导体场效应晶体管的N+漂移层上形成P阱区和N+源区以及P+接触区,在P阱区、结型场效应晶体管JFET区域、以及两个N+源区的上表面设置碱土金属氧化物支撑的覆面层料,形成一层覆面层,并在此处覆面层表面淀积Si02栅介质层;再通过磁控溅射的方法对S3中淀积Si02栅介质层后的覆面层淀积一层碱土金属层,从而便于对氮气体剂量进行精确地控制,避免了深能级陷阱以及大量空穴陷阱的情况,保障了晶体管长时间工作的稳定性,保障了安全质量,减少了质量安全隐患。
具体实施方式
下面结合具体实施例对本发明作进一步解说。
本发明提出的一种碳化硅MOSFET制造方法,包括以下步骤:
S1:将碱土金属氧化物配置,形成覆面层料;
S2:将覆面层料设置于金属-氧化物半导体场效应晶体管表面形成覆面层,使覆面层纵向设置于金属-氧化物半导体场效应晶体管的二氧化硅SiO2栅介质层与结型场效应晶体管JFET区域之间,使覆面层横向设置在金属-氧化物半导体场效应晶体管的两个N+源区接触之间;
S3:将金属-氧化物半导体场效应晶体管的N+漂移层上形成P阱区和N+源区以及P+接触区,在P阱区、结型场效应晶体管JFET区域、以及两个N+源区的上表面设置碱土金属氧化物支撑的覆面层料,形成一层覆面层,并在此处覆面层表面淀积Si02栅介质层;
S4:再通过磁控溅射的方法对S3中淀积Si02栅介质层后的覆面层淀积一层碱土金属层;
S5:将步骤S4中淀积碱土金属层后的金属-氧化物半导体场效应晶体管加热至260-340赦制度之间,将碱土金属层氧化为碱土金属氧化物。
其中,步骤S1中设置覆面层料的碱土金属氧化物为II族碱土金属氧化物。
其中,步骤S2中设置的碱土金属氧化物所形成的覆面层的厚度为2.5-4.5nm之间。
其中,步骤S3中设置的覆面层料的厚度为1-2.5nm之间。
其中,步骤S4中淀积的碱土金属层厚度为0.5-1.5nm之间。
本发明提出的一种碳化硅MOSFET制造方法,通过将金属-氧化物半导体场效应晶体管的N+漂移层上形成P阱区和N+源区以及P+接触区,在P阱区、结型场效应晶体管JFET区域、以及两个N+源区的上表面设置碱土金属氧化物支撑的覆面层料,形成一层覆面层,并在此处覆面层表面淀积Si02栅介质层;再通过磁控溅射的方法对S3中淀积Si02栅介质层后的覆面层淀积一层碱土金属层,从而便于对氮气体剂量进行精确地控制,避免了深能级陷阱以及大量空穴陷阱的情况,保障了晶体管长时间工作的稳定性,保障了安全质量,减少了质量安全隐患,目前市场上现有的碳化硅MOSFET制造方法,难以对氮气体剂量精确控制,而由于难以对氮气体剂量精确控制会容易致使深能级陷阱以及大量空穴陷阱,非常容易导致晶体管长时工作后的不稳定,容易出现不安全的质量隐患。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。
Claims (5)
1.一种碳化硅MOSFET制造方法,其特征在于,包括以下步骤:
S1:将碱土金属氧化物配置,形成覆面层料;
S2:将覆面层料设置于金属-氧化物半导体场效应晶体管表面形成覆面层,使覆面层纵向设置于金属-氧化物半导体场效应晶体管的二氧化硅SiO2栅介质层与结型场效应晶体管JFET区域之间,使覆面层横向设置在金属-氧化物半导体场效应晶体管的两个N+源区接触之间;
S3:将金属-氧化物半导体场效应晶体管的N+漂移层上形成P阱区和N+源区以及P+接触区,在P阱区、结型场效应晶体管JFET区域、以及两个N+源区的上表面设置碱土金属氧化物支撑的覆面层料,形成一层覆面层,并在此处覆面层表面淀积Si02栅介质层;
S4:再通过磁控溅射的方法对S3中淀积Si02栅介质层后的覆面层淀积一层碱土金属层;
S5:将步骤S4中淀积碱土金属层后的金属-氧化物半导体场效应晶体管加热至260-340赦制度之间,将碱土金属层氧化为碱土金属氧化物。
2.根据权利要求1所述的一种碳化硅MOSFET制造方法,其特征在于,步骤S1中设置覆面层料的碱土金属氧化物为II族碱土金属氧化物。
3.根据权利要求1所述的一种碳化硅MOSFET制造方法,其特征在于,步骤S2中设置的碱土金属氧化物所形成的覆面层的厚度为2.5-4.5nm之间。
4.根据权利要求1所述的一种碳化硅MOSFET制造方法,其特征在于,步骤S3中设置的覆面层料的厚度为1-2.5nm之间。
5.根据权利要求1所述的一种碳化硅MOSFET制造方法,其特征在于,步骤S4中淀积的碱土金属层厚度为0.5-1.5nm之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011286996.9A CN112466756A (zh) | 2020-11-17 | 2020-11-17 | 一种碳化硅mosfet制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011286996.9A CN112466756A (zh) | 2020-11-17 | 2020-11-17 | 一种碳化硅mosfet制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112466756A true CN112466756A (zh) | 2021-03-09 |
Family
ID=74836451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011286996.9A Pending CN112466756A (zh) | 2020-11-17 | 2020-11-17 | 一种碳化硅mosfet制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112466756A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1825576A (zh) * | 2001-05-24 | 2006-08-30 | 弗莱氏金属公司 | 热界面材料和受热器构型 |
CN103930973A (zh) * | 2011-06-27 | 2014-07-16 | 科锐 | 用于制造沟道迁移率增强的半导体器件的湿法化学法 |
CN107871781A (zh) * | 2016-09-27 | 2018-04-03 | 西安电子科技大学 | 一种碳化硅mosfet及其制造方法 |
-
2020
- 2020-11-17 CN CN202011286996.9A patent/CN112466756A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1825576A (zh) * | 2001-05-24 | 2006-08-30 | 弗莱氏金属公司 | 热界面材料和受热器构型 |
CN103930973A (zh) * | 2011-06-27 | 2014-07-16 | 科锐 | 用于制造沟道迁移率增强的半导体器件的湿法化学法 |
CN107871781A (zh) * | 2016-09-27 | 2018-04-03 | 西安电子科技大学 | 一种碳化硅mosfet及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100529202B1 (ko) | 이중 금속 게이트 cmos 장치 및 그 제조 방법 | |
CN103378008B (zh) | 双金属栅极cmos器件及其制造方法 | |
KR102324000B1 (ko) | 실리콘 탄화물 반도체 디바이스 및 그 제조 방법 | |
US8748281B2 (en) | Enhanced confinement of sensitive materials of a high-K metal gate electrode structure | |
CN103515223A (zh) | FinFET制造方法 | |
US20200161442A1 (en) | Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices | |
WO2005083795A8 (ja) | 半導体装置の製造方法及びプラズマ酸化処理方法 | |
CN112466756A (zh) | 一种碳化硅mosfet制造方法 | |
KR102066851B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH0348459A (ja) | 半導体装置及びその製造方法 | |
KR100608387B1 (ko) | 반도체 소자의 제조방법 | |
JPH0237777A (ja) | 縦型電界効果トランジスタ | |
CN102651397B (zh) | 一种半导体器件及其制造方法 | |
CN100468767C (zh) | 多阶式栅极结构及其制备方法 | |
KR20150014321A (ko) | 반도체 소자 및 그 제조 방법 | |
WO2022037457A1 (zh) | 一种SiC功率器件及其制造方法 | |
KR100744264B1 (ko) | 반도체소자의 제조 방법 | |
CN105551957A (zh) | Nmos晶体管及其形成方法 | |
TWI256673B (en) | High voltage metal oxide semiconductor and fabricating method thereof | |
WO2009157040A1 (ja) | 半導体装置及びその製造方法 | |
KR100611389B1 (ko) | 게이트산화막의 형성방법 | |
JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
KR100431812B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR100685602B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
CN102364664A (zh) | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210309 |
|
RJ01 | Rejection of invention patent application after publication |