CN105551957A - Nmos晶体管及其形成方法 - Google Patents
Nmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN105551957A CN105551957A CN201410598394.5A CN201410598394A CN105551957A CN 105551957 A CN105551957 A CN 105551957A CN 201410598394 A CN201410598394 A CN 201410598394A CN 105551957 A CN105551957 A CN 105551957A
- Authority
- CN
- China
- Prior art keywords
- layer
- work
- function
- nmos pass
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种NMOS晶体管及其形成方法。其中,所述NMOS晶体管的形成方法包括:提供半导体衬底,所述半导体衬底上具有层间介质层,所述层间介质层中具有凹槽;在所述凹槽底部形成界面层;在所述界面层上形成高k介质层;在所述高k介质层上形成帽盖层;在所述帽盖层上形成粘附层;在所述粘附层上形成功函数层;在所述功函数层上形成金属栅极,所述金属栅电极填充满所述凹槽。所述形成方法形成的NMOS晶体管性能提高。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种NMOS晶体管及其形成方法。
背景技术
随着半导体器件的特征尺寸的减小,为了大幅度减小栅隧穿电流和栅电阻,消除多晶硅耗尽效应,提高器件可靠性,缓解费米能级钉扎效应,采用高K(介电常数)介质层/金属栅结构代替传统的SiO2/poly-Si(氧化硅/多晶硅)栅结构已成为业界的共识,金属栅极技术得到广泛地发展。
金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极,Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序,该工艺可能会引起热稳定性和阈值电压漂移等问题,因此在工艺节点进一步减小的过程中,Gate-last工艺成为主流。
在采用金属栅极技术时,NMOS晶体管的功函数层存在不同的形成工艺。业界趋向于采用高温方法形成NMOS晶体管的功函数层。
但是,现有NMOS晶体管的形成方法工艺难度高,且形成的功函数层质量不理想,无法满足相应的工艺需求。
发明内容
本发明解决的问题是提供一种NMOS晶体管及其形成方法,以降低NMOS晶体管的制作工艺难度,并且提高NMOS晶体管中功函数层的质量,从而提高NMOS晶体管的性能。
为解决上述问题,本发明提供一种NMOS晶体管的形成方法,包括:
提供半导体衬底,所述半导体衬底上具有层间介质层,所述层间介质层中具有凹槽;
在所述凹槽底部形成界面层;
在所述界面层上形成高k介质层;
在所述高k介质层上形成帽盖层;
在所述帽盖层上形成粘附层;
在所述粘附层上形成功函数层;
在所述功函数层上形成金属栅极,所述金属栅电极填充满所述凹槽。
可选的,采用原子层沉积法形成所述粘附层。
可选的,所述原子层沉积法使用的温度范围为400℃~550℃。
可选的,所述粘附层材料为TiAlC或TaAlC。
可选的,所述粘附层厚度范围为
可选的,采用原子层沉积法形成所述功函数层。
可选的,所述原子层沉积法采用的温度范围为80℃~150℃。
可选的,所述功函数层的材料为TiAl。
可选的,所述功函数层厚度范围为
可选的,在所述高k介质层上形成帽盖层后,且在所述帽盖层上形成所述粘附层前,还包括在所述帽盖层上形成停止层的步骤,所述粘附层形成在所述停止层上。
可选的,在所述粘附层上形成所述功函数层后,且在所述功函数层上形成所述金属栅极前,还包括在所述功函数层上形成阻挡层的步骤,所述金属栅极形成在所述阻挡层上。
可选的,还包括对所述功函数金属层进行离子注入的步骤。
为解决上述问题,本发明还提供了一种NMOS晶体管,包括:
半导体衬底,所述半导体衬底上具有层间介质层,所述层间介质层中具有凹槽;
位于所述凹槽底部的界面层;
位于所述界面层上的高k介质层;
位于所述高k介质层上的帽盖层;
位于所述帽盖层上的粘附层;
位于所述粘附层上的功函数层;
位于所述功函数层上的金属栅极,所述金属栅电极填充满所述凹槽。
可选的,所述粘附层材料为TiAlC或TaAlC。
可选的,所述粘附层厚度范围为
可选的,所述功函数层的材料为TiAl。
可选的,所述功函数层厚度范围为
可选的,还包括位于所述功函数层和所述金属栅极之间的停止层。
可选的,还包括位于所述高k介质层和所述帽盖层之间的阻挡层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在形成高k介质层之后,先形成粘附层,然后在粘附层上形成功函数层,之后才形成金属栅极。由于粘附层能够增强了功函数层与其它结构的粘附作用,因此形成粘附层可以防止功函数层发生剥离现象,不仅降低了NMOS晶体管的制作工艺难度,而且提高了NMOS晶体管中功函数层的质量,提高了NMOS晶体管的性能。
进一步,功函数层采用原子层沉积方法形成,因此功函数层具有近于100%的台阶覆盖率,进一步加强了功函数层与粘附层之间的粘附作用。
附图说明
图1是现有NMOS晶体管示意图;
图2至图6是本发明实施例所提供的NMOS晶体管的形成方法各步骤对应结构示意图。
具体实施方式
图1为目前常见的一种NMOS晶体管示意图。所述NMOS晶体管包括半导体衬底(半导体衬底未示出,同样未示出的还包括位于所述半导体衬底中的源区和漏区等结构),所述半导体衬底上具有层间介质层101,层间介质层101中具有凹槽(未示出)。所述NMOS晶体管还包括位于凹槽底部的界面层111,位于所述界面层111上的高k介质层121,位于所述高k介质层121上的帽盖层131,位于帽盖层131上的停止层141,位于停止层141上的功函数层151,位于功函数层151上的阻挡层161,以及位于阻挡层161上的金属栅极171,金属栅电极171填充满所述凹槽。
NMOS晶体管的功函数层存在不同的形成工艺。其中一种功函数层151的形成工艺为:采用低温原子气相沉积法(ALD)形成TiAl作为NMOS晶体管的功函数层。但是这种工艺形成的功函数层质量较差,与其它层之间会出现剥离问题(peelingissue)。另一种功函数层151的形成工艺为:采用高温原子气相沉积法形成TiAlC或者TaAlC作为NMOS晶体管的功函数层。但是这种工艺形成的功函数层中碳含量太高,导致电阻太大,造成阈值电压上升。
为此,本发明提供一种新的NMOS晶体管的形成方法,所述形成方法在形成功函数层之前,先形成粘附层,所述粘附层能够增强后续形成的功函数层与其它层结构的粘附作用,从而降低了NMOS晶体管的制作工艺难度,并提高NMOS晶体管功函数层的质量,此外,所述粘附层本身也具有初步调节功函数的作用,从而使所形成的NMOS晶体管性能进一步提高。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种NMOS晶体管的形成方法,请结合参考图2至图6。
请参考图2,提供半导体衬底(未示出),所述半导体衬底上具有层间介质层201,层间介质层201中具有凹槽2011(凹槽2011的底部为部分所述半导体衬底上表面)。
NMOS晶体管的形成方法分为多种,主要分为先栅极(gatefirst)和后栅极(gatelate),其中后栅极又分为先高K(highKfirst)和后高K(highKlast),本实施例提供一种后高K后金属栅极的形成。具体的,本实施例中,带有凹槽2011的层间介质层201形成过程可以为:在所述半导体衬底上形成伪栅结构;在所述伪栅结构两侧的半导体衬底中形成源区和漏区;在所述半导体衬底上形成覆盖所述源区和漏区的层间介质层201,所述层间介质层201上表面与所述伪栅结构齐平;去除所述伪栅结构,以在层间介质层201中形成凹槽2011。
本实施例中,所述半导体衬底为硅衬底。在本发明的其它实施例中,所述半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底,或绝缘体上硅衬底,还可以是本领域技术人员公知的其他半导体衬底。
请参考图3,在凹槽2011底部形成界面层211。
本实施例中,界面层211为氧化硅,可以采用化学氧化法或者热氧化法在衬底上直接形成界面层211。在本发明的其它实施例中,界面层211也可以为其它具有低介电常数的材料制作而成,例如氧化镧(L2O3)。界面层211能够提高沟道(trench)载流子迁移率,并可以修复所述半导体衬底在形成凹槽2011的刻蚀过程受到的损伤。
请继续参考图3,在界面层211上形成高k介质层221。
本实施例中,具体在界面层211上和凹槽2011侧壁形成高k介质层221。高k介质层221的材料可以为氧化铪(HfO2)、硅氧化铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON),氧化镧(La2O3)、氧化锆(ZrO2)、硅氧化锆(ZrSiO)、氧化钛(TiO2)和氧化钇(Y2O3)中的一种或多种的任意组合。高k介质层221可以采用溅射、脉冲激光沉积法(PulsedLaserDeposition,PLD)、金属有机化合物化学气相沉淀法(Metal-organicChemicalVaporDeposition,MOCVD)、原子层沉积法(Atomiclayerdeposition,ALD)或其他合适的方法形成。
请参考图4,在高k介质层221上形成帽盖层231。
本实施例中,具体在高k介质层221的侧面和底部上表面形成帽盖层231。帽盖层231的材料可以是砷化铟镓或砷化铟铝,帽盖层231可以避免后续工艺对高k介质层221造成损伤,并防止后续形成的层结构扩散到高k介质层221,也防止高k介质层221扩散到其它层结构,即防止高k介质层221与其它层结构发生交叉扩散。可知,形成帽盖层231能够保护高k介质层221,从而使得形成的NMOS晶体管性能更加稳定。
请参考图5,在帽盖层231上形成停止层241。
本实施例中,停止层241的材料可以为TiN和TaN的至少其中之一。停止层241的作用是出于工艺需要,具体的,通常NMOS晶体管和PMOS晶体管成对的形成以构成CMOS晶体管。由于PMOS晶体管和NMOS晶体管的阈值电压不同,因此,PMOS晶体管和NMOS晶体管需要采用功函数不同的功函数层。因此,两者的功函数层需要分别制作。当先形成PMOS晶体管的功函数层时,就需要先采用填充材料填充NMOS晶体管的凹槽2011。后续重新刻蚀去除填充材料,以重新显露出NMOS晶体管的凹槽2011。为了重新刻蚀去除填充材料以重新显露出凹槽2011时,不对已经形成在凹槽2011内的高k介质层221和帽盖层231等结构造成破坏,本实施例在帽盖层231上形成停止层241,这样,后续的刻蚀工艺就能够以停止层241为刻蚀终点,从而保护高k介质层221和帽盖层231等结构。
需要说明的是,在本发明的其它实施例中,也可以不形成停止层,而将帽盖层同时作为上述刻蚀工艺的刻蚀终点。
请继续参考图5,在停止层241上形成粘附层251,即粘附层251形成在停止层241上。
需要说明的是,当不形成停止层,粘附层可以直接形成在帽盖层上。
本实施例中,粘附层251的材料可以为TiAlC或TaAlC。前面已经提到,TiAlC和TaAlC等材料本身也可以作为功函数层,只是当碳含量过高时,其电阻太大,会导致阈值电压上升。而本实施例采用TiAlC和TaAlC等材料作为粘附层,不仅能够达到增强功函数层粘附作用的目的,还能够起到初步调整功函数的作用。
本实施例中,采用原子层沉积法形成粘附层251。原子层沉积法具有接近100%的阶梯覆盖率,满足窄缝填充的需要,能够保证粘附层251良好地形成在停止层241上,具体的,粘附层251形成在位于凹槽2011底部的停止层241上表面和凹槽2011侧壁的停止层241侧面上,如图5所示。
本实施例中,所述原子层沉积法使用的温度范围为400℃~550℃。当所述原子层沉积法使用的温度范围为400℃~550℃时,所形成的粘附层251的功函数落在4.3eV~4.6eV。可知,粘附层251还同时起到初步调整功函数的作用,即本实施例所形成的粘附层251同时作为一部分的功函数层。并且,当温度范围控制在400℃~550℃时,粘附层251中碳(C)的含量落在20%~40%之间,此时粘附层251的粘附作用较强,更加适合工艺整合的需要。
前面已经提到,粘附层251的材料可以为TiAlC或TaAlC,停止层241的材料可以为TiN和TaN的至少其中之一,而TiAlC和TaAlC与TiN和TaN的粘附作用较佳。并且,本实施例采用较高的温度(400℃~550℃)形成致密度较高的粘附层251,粘附层251与停止层241的界面缺陷少,进一步加强了粘附层251与停止层241的粘附作用。同时,在TiAlC和TaAlC内部,碳可与铝形成较强的键合,使铝不易扩散。
本实施例中,粘附层251厚度范围为粘附层251主要作用是加强与停止层241(或者帽盖层231)的粘附作用,如果其厚度小于,较难起到相应的粘附作用,而如果其厚度大于,会造成后续其它工艺造成不利影响,例如后续形成的层结构厚度受限。
请继续参考图5,在粘附层251上形成功函数层261。
本实施例中,功函数层261的材料可以为TiAl。TiAl能够采用较低的工艺温度形成,并且不易含杂质(即杂质含量低),并且能够有效地调节栅极的功函数。
本实施例中,粘附层251采用TiAlC或TaAlC形成,功函数层261采用TiAl形成。由于TiAl无论与TiAlC还是与TaAlC,较具有良好的粘附作用,因此,TiAl可以采用较低的工艺温度形成。而采用较低的工艺温度形成TiAl能够降低功函数层261中碳的含量,从而进一步降低功函数层261的电阻,进一步防止阈值电压上升。
本实施例中,采用原子层沉积法形成功函数层261。原子层沉积法使功函数层具有近于100%的台阶覆盖率,进一步加强了功函数层261与粘附层之间的粘附作用。
本实施例中,形成功函数层261的原子层沉积法采用的温度范围为80℃~150℃。当将工艺温度控制在80℃~150℃时,所形成的功函数层261能够调整功函数至4.05~4.25,并且功函数层261中碳的含量能够控制在10%以下,不仅降低了功函数层261的电阻,而且适合工艺整合需要。
本实施例中,功函数层261厚度范围可以为功函数层261厚度需要在以上,以保证功函数调节到所需要求。但是,如果功函数层261厚度大于会增加后续工艺的工艺难度。
通过制作粘附层251,能够防止后续形成的功函数层261出现剥离现象。而现有方法通常直接形成功函数层,由于功函数层无论是与帽盖层还是与停止层,都不具有较好的粘附作用。因此,制作粘附层251能够降低NMOS晶体管的工艺难度。
请参考图6,在功函数层261上形成阻挡层271。
本实施例中,阻挡层271的材料可以为氮化钛。阻挡层271可以防止功函数层261中的铝发生扩散,因而能够防止NMOS晶体管结构被金属损害,防止时变击穿效应的加剧,使NMOS晶体管的使用寿命延长。
请继续参考图6,在阻挡层271上形成金属栅极281,金属栅极281填充满凹槽2011。
本实施例中,金属栅极281的材料可以为铝或者钨(W)。在金属栅极281之后,可以进行平坦化。
需要说明的是,在本发明的其它实施例中,也可以不形成阻挡层,而在功函数层上直接形成金属栅极,金属栅电极填充满凹槽。
图中虽未显示,但本实施例还可以包括对功函数层261进行离子注入的步骤,以对功函数层261的功函数进行进一步的调整。
本实施例所提供的NMOS晶体管的形成方法中,先形成粘附层251,然后在粘附层251上形成功函数层261,从而增强了功函数层261与其它结构的粘附作用,防止功函数层261发生剥离现象,降低了NMOS晶体管的工艺难度,并且提高了功函数层261的质量。
本实施例中,功函数层261采用原子层沉积方法形成,因此功函数层261具有近于100%的台阶覆盖率,进一步加强了功函数层261与粘附层251之间的粘附作用。
本发明实施例还提供了一种NMOS晶体管,所述NMOS晶体管可以由前述实施例所提供的形成方法形成,因此,可以结合参考图2至图6。
具体的,请参考图2和图6,所述NMOS晶体管包括半导体衬底(半导体衬底未示出,同样未示出的还包括位于所述半导体衬底中的源区和漏区等结构),所述半导体衬底上具有层间介质层201,层间介质层201中具有凹槽2011。所述NMOS晶体管还包括位于凹槽2011底部的界面层211,位于所述界面层211上的高k介质层221,位于所述高k介质层221上的帽盖层231,位于帽盖层231上的停止层241,位于停止层241上的粘附层251,位于粘附层251上的功函数层261,位于功函数层261上的阻挡层271,以及位于阻挡层271上的金属栅极281,金属栅电极281填充满凹槽2011(请结合参考图5和图6)。
本实施例中,粘附层251材料可以为TiAlC或TaAlC,粘附层251厚度范围可以为功函数层261的材料可以为TiAl,功函数层261厚度范围可以为具体各参数的选择原因可参考前述实施例相应内容。
需要说明的是,在本发明的其它实施例中,NMOS晶体管也可以省去停止层和阻挡层。
本实施例所提供的NMOS晶体管中,由于粘附层251的存在,功函数层261和停止层241之间具有更好的粘附作用,防止功函数层261发生剥离。同时,帽盖层231能够防止高k介质层221与粘附层251之间发生交叉扩散,阻挡层271能够防止功函数层261与金属栅极281之间发生交叉扩散。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种NMOS晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上具有层间介质层,所述层间介质层中具有凹槽;
在所述凹槽底部形成界面层;
在所述界面层上形成高k介质层;
在所述高k介质层上形成帽盖层;
在所述帽盖层上形成粘附层;
在所述粘附层上形成功函数层;
在所述功函数层上形成金属栅极,所述金属栅电极填充满所述凹槽。
2.如权利要求1所述的形成方法,其特征在于,采用原子层沉积法形成所述粘附层。
3.如权利要求2所述的形成方法,其特征在于,所述原子层沉积法使用的温度范围为400℃~550℃。
4.如权利要求1所述的形成方法,其特征在于,所述粘附层材料为TiAlC或TaAlC。
5.如权利要求4所述的形成方法,其特征在于,所述粘附层厚度范围为
6.如权利要求1所述的形成方法,其特征在于,采用原子层沉积法形成所述功函数层。
7.如权利要求6所述的形成方法,其特征在于,所述原子层沉积法采用的温度范围为80℃~150℃。
8.如权利要求1所述的形成方法,其特征在于,所述功函数层的材料为TiAl。
9.如权利要求8所述的形成方法,其特征在于,所述功函数层厚度范围为
10.如权利要求1所述的形成方法,其特征在于,在所述高k介质层上形成帽盖层后,且在所述帽盖层上形成所述粘附层前,还包括在所述帽盖层上形成停止层的步骤,所述粘附层形成在所述停止层上。
11.如权利要求1所述的形成方法,其特征在于,在所述粘附层上形成所述功函数层后,且在所述功函数层上形成所述金属栅极前,还包括在所述功函数层上形成阻挡层的步骤,所述金属栅极形成在所述阻挡层上。
12.如权利要求1所述的形成方法,其特征在于,还包括对所述功函数金属层进行离子注入的步骤。
13.一种NMOS晶体管,包括:
半导体衬底,所述半导体衬底上具有层间介质层,所述层间介质层中具有凹槽;
位于所述凹槽底部的界面层;
位于所述界面层上的高k介质层;
位于所述高k介质层上的帽盖层;
其特征在于,还包括:
位于所述帽盖层上的粘附层;
位于所述粘附层上的功函数层;
位于所述功函数层上的金属栅极,所述金属栅电极填充满所述凹槽。
14.如权利要求13所述的NMOS晶体管,其特征在于,所述粘附层材料为TiAlC或TaAlC。
15.如权利要求14所述的NMOS晶体管,其特征在于,所述粘附层厚度范围为
16.如权利要求13所述的NMOS晶体管,其特征在于,所述功函数层的材料为TiAl。
17.如权利要求16所述的NMOS晶体管,其特征在于,所述功函数层厚度范围为
18.如权利要求13所述的NMOS晶体管,其特征在于,还包括位于所述功函数层和所述金属栅极之间的停止层。
19.如权利要求13所述的NMOS晶体管,其特征在于,还包括位于所述高k介质层和所述帽盖层之间的阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410598394.5A CN105551957B (zh) | 2014-10-30 | 2014-10-30 | Nmos晶体管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410598394.5A CN105551957B (zh) | 2014-10-30 | 2014-10-30 | Nmos晶体管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105551957A true CN105551957A (zh) | 2016-05-04 |
CN105551957B CN105551957B (zh) | 2019-12-03 |
Family
ID=55831071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410598394.5A Active CN105551957B (zh) | 2014-10-30 | 2014-10-30 | Nmos晶体管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105551957B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427568A (zh) * | 2017-08-29 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
CN109473479A (zh) * | 2017-09-08 | 2019-03-15 | 三星电子株式会社 | 半导体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6921711B2 (en) * | 2003-09-09 | 2005-07-26 | International Business Machines Corporation | Method for forming metal replacement gate of high performance |
US20050287727A1 (en) * | 2004-06-25 | 2005-12-29 | Chih-Wei Yang | [mos transistor and fabrication thereof] |
CN103531470A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件以及制作半导体器件的方法 |
CN105336589A (zh) * | 2014-05-27 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2014
- 2014-10-30 CN CN201410598394.5A patent/CN105551957B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6921711B2 (en) * | 2003-09-09 | 2005-07-26 | International Business Machines Corporation | Method for forming metal replacement gate of high performance |
CN1846313A (zh) * | 2003-09-09 | 2006-10-11 | 国际商业机器公司 | 用于高性能器件的金属替换栅极的结构和方法 |
US20050287727A1 (en) * | 2004-06-25 | 2005-12-29 | Chih-Wei Yang | [mos transistor and fabrication thereof] |
CN103531470A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件以及制作半导体器件的方法 |
CN105336589A (zh) * | 2014-05-27 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427568A (zh) * | 2017-08-29 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
CN109473479A (zh) * | 2017-09-08 | 2019-03-15 | 三星电子株式会社 | 半导体装置 |
CN109473479B (zh) * | 2017-09-08 | 2023-09-26 | 三星电子株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105551957B (zh) | 2019-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8298894B2 (en) | Work function adjustment in high-k metal gate electrode structures by selectively removing a barrier layer | |
US10395993B2 (en) | Methods and structure to form high K metal gate stack with single work-function metal | |
CN103378008B (zh) | 双金属栅极cmos器件及其制造方法 | |
US20080070395A1 (en) | Semiconductor devices and methods with bilayer dielectrics | |
US8653602B2 (en) | Transistor having replacement metal gate and process for fabricating the same | |
CN107958872A (zh) | 半导体器件及其形成方法 | |
TWI663656B (zh) | 具有金屬閘極之半導體元件及其製作方法 | |
US20110298018A1 (en) | Transistor and manufacturing method of the same | |
TWI591695B (zh) | 半導體結構及其形成方法 | |
CN103854983A (zh) | P型mosfet的制造方法 | |
TWI619176B (zh) | 半導體裝置的製造方法、高介電常數介電結構及其製造方法 | |
TWI671805B (zh) | 半導體元件及其製作方法 | |
US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
CN105551957A (zh) | Nmos晶体管及其形成方法 | |
CN106469652A (zh) | 半导体器件及其形成方法 | |
US8163620B2 (en) | Method for etching Mo-based metal gate stack with aluminium nitride barrier | |
CN108257918B (zh) | 半导体结构及其形成方法 | |
US10804400B2 (en) | Semiconductor structure, manufacturing method therefor, and high-k metal gate fin field-effect transistor | |
CN108389835B (zh) | 半导体结构及其形成方法 | |
CN108615759A (zh) | 具有hkmg的pmos | |
CN108417619A (zh) | 具有hkmg的pmos | |
CN107492522B (zh) | Cmos器件、pmos器件及nmos器件的形成方法 | |
CN103050403B (zh) | 一种半导体结构及其制造方法 | |
TWI605594B (zh) | 半導體結構與其製作方法 | |
JP2010205917A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |