CN108417619A - 具有hkmg的pmos - Google Patents

具有hkmg的pmos Download PDF

Info

Publication number
CN108417619A
CN108417619A CN201810330260.3A CN201810330260A CN108417619A CN 108417619 A CN108417619 A CN 108417619A CN 201810330260 A CN201810330260 A CN 201810330260A CN 108417619 A CN108417619 A CN 108417619A
Authority
CN
China
Prior art keywords
layer
work
pmos
hkmg
function layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810330260.3A
Other languages
English (en)
Inventor
王世铭
黄志森
许佑铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810330260.3A priority Critical patent/CN108417619A/zh
Publication of CN108417619A publication Critical patent/CN108417619A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有HKMG的PMOS,HKMG包括栅介质层和金属栅,在栅介质层和金属栅之间具有第一功函数层和第二功函数层,第一功函数层为PMOS的功函数层;第二功函数层为NMOS的功函数层,在第一功函数层和第二功函数层之间具有第一阻障层,第一功函数层、第一阻障层和第二功函数层形成叠加的结构,第一阻障层用于防止第二功函数层和金属栅的材料对第一功函数层的影响,使PMOS的性能稳定。本发明能防止金属栅的金属材料穿透到底部的PMOS管的功函数层中,从而能提高PMOS的稳定性;不需要额外增加光罩,不会增加工艺的复杂性,工艺成本低;不会影响到NMOS的特性。

Description

具有HKMG的PMOS
技术领域
本发明涉及一种半导体集成电路,特别涉及一种具有HKMG的PMOS。
背景技术
HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG),故本领域中通常缩写为HKMG。如图1所示,是现有具有HKMG的PMOS的结构图,现有具有HKMG的PMOS的HKMG包括栅介质层和金属栅108,
所述栅介质层包括高介电常数层102。所述高介电常数层102的材料包括二氧化硅(SiO2),氮化硅(Si3N4),三氧化二铝(Al2O3),五氧化二钽(Ta2O5),氧化钇(Y2O3),硅酸铪氧化合物(HfSiO4),二氧化铪(HfO2),氧化镧(La2O3),二氧化锆(ZrO2),钛酸锶(SrTiO3),硅酸锆氧化合物(ZrSiO4)等。
在所述高介电常数层102和半导体衬底101之间通常设置由界面层(IL)。现有工艺中,所述高介电常数层102的材料通常采用HfO2,界面层通常采用SiO2。
所述栅介质层还包括由氮化钛层(TiN)103和氮化钽层(TaN)104组成阻障层,阻障层位于所述高介电常数层102的顶部,氮化钛层(TiN)103和氮化钽层(TaN)104组成的阻障层位于后续的第一功函数层105的底部,故由氮化钛层(TiN)103和氮化钽层(TaN)104组成的阻障层也称为底部阻障层(Bottom Barrier Metal,BBM)。
在氮化钽层104的顶部依次叠加由所述第一功函数层105、第二功函数层106、所述盖帽层107和所述金属栅108。
所述盖帽层107位于所述第二功函数层106的顶部,通常也称为顶部阻障层(Tottom Barrier Metal,TBM)。
所述第一功函数层105为PMOS的功函数层(P-WF layer),材料通常为TiN。
所述第二功函数层106为NMOS的功函数层(N-WF layer),材料通常为TiAl。
所述金属栅108的材料为Al。
所述盖帽层107的材料为TiN或者为TiN和Ti的叠加层。
在所述HKMG的侧面形成有侧墙109。源区110和漏区111形成于所述HKMG两侧的半导体衬底101中。
28nm技术节点的HKMG工艺,目前有两种做法:
第一种方法为:NMOS和PMOS的HKMG分次处理功函数层(WF layer);这需要采用光刻工艺对NMOS的功函数层和PMOS的功函数层分别进行定义。
第二种方法为:生成P-WF layer,再长N-WF layer。
第二种方法的简易流程为:
形成栅介质层的步骤称为Gox Loop,包括:依次形成IL、所述高介电常数层102和BBM的氮化钛层103。
形成后续BBM的氮化钽层104到所述金属栅108的步骤称为RMG LOOP,包括:形成BBM的氮化钽层104;形成所述第一功函数层即P-WF layer 105;进行光刻胶(PR)涂布,将NMOS器件区域的光刻胶去除,将NMOS器件区域的所述第一功函数层105去除,去除光刻胶;形成所述第二功函数层即N-WF layer 106;形成所述盖帽层即TBM107;形成Al。
第二种方法能够节省光罩,从而节省成本并提高出货量(throughput)。但实际运用上,P-WF layer经过制程步骤后,其P-WF layer会受上层N-WF layer与金属栅的金属如Al的影响.不同制成环境与温度效应,Al会迁移至底部,影响P-WF layer,使组件产生不稳定性与低良率。如,在后续的后道工序(Back End Of Line,BEOL)过程中,BEOL的热效应会使HKMG内的Al往下扩散后,与其它元素键结而影响P-WF layer;严重时,Al穿过P-WF layer和底部的氮化钽层104和氮化钛层103,与栅介质层的高介电常数层结合,会让PMOS组件恶化。
发明内容
本发明所要解决的技术问题是提供一种具有HKMG的PMOS,能防止金属栅的金属材料穿透到底部的PMOS管的功函数层中,从而能提高PMOS的稳定性。
为解决上述技术问题,本发明提供的具有HKMG的PMOS的HKMG包括栅介质层和金属栅,在所述栅介质层和所述金属栅之间具有第一功函数层和第二功函数层,所述第一功函数层为PMOS的功函数层;所述第二功函数层为NMOS的功函数层,在所述第一功函数层和所述第二功函数层之间具有第一阻障层,所述第一功函数层、所述第一阻障层和所述第二功函数层形成叠加的结构,所述第一阻障层用于防止所述第二功函数层和所述金属栅的材料对所述第一功函数层的影响,使所述PMOS的性能稳定。
进一步的改进是,所述第一功函数层为的材料为TiN,所述第二功函数层为的材料为TiAl。所述金属栅的材料为Al。
进一步的改进是,所述第一阻障层的材料为TaN。
进一步的改进是,被所述HKMG所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道,所述PMOS的沟道的长度为28nm以下,即对应于28nm以下的技术节点。
进一步的改进是,所述栅介质层包括高介电常数层。
进一步的改进是,所述栅介质层还包括界面层,所述界面层位于所述高介电常数层和半导体衬底之间。
进一步的改进是,所述栅介质层还包括第二阻障层,所述第二阻障层位于所述高介电常数层和所述第一功函数层之间。
进一步的改进是,所述界面层的材料包括氧化硅。
进一步的改进是,所述高介电常数层的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
进一步的改进是,所述第二阻障层的材料包括金属氮化物。
进一步的改进是,组成所述第二阻障层的金属氮化物包括氮化钛或氮化钽。
进一步的改进是,在所述第二功函数层和所述金属栅之间还具有盖帽层。
进一步的改进是,所述盖帽层的材料为TiN。
进一步的改进是,在所述HKMG的侧面形成有侧墙。源区和漏区形成于所述HKMG两侧的半导体衬底中。
进一步的改进是,所述第一阻障层的厚度为
本发明的HKMG采用PMOS的功函数层即第一功函数层和NMOS的功函数层即第二功函数层叠加的结构,这种叠加的结构能够使得PMOS和NMOS集成时避免分次形成第一和二功函数层时所需要的光罩,所以能减少光罩,节约工艺成本,同时还能生产速率,从而能提高产品的竞争性。本发明中,第一和二功函数层并不是直接叠加,而是在第一和二功函数层之间插入了第一阻障层,能通过第一阻障层防止顶部的第二功函数层和金属栅的材料对第一功函数层的影响,从而能使PMOS的性能稳定。
另外,本发明的第一阻障层插入在第一和二功函数层之间,位置和第一和二功函数层完全对齐,不需要额外增加光罩,所以本发明不会增加工艺的复杂性,工艺成本低。
另外,本发明的第一阻障层位于第二功函数层的底部,不会影响到NMOS的特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有具有HKMG的PMOS的结构图;
图2是本发明实施例具有HKMG的PMOS的结构图。
具体实施方式
如图2所示,是本发明实施例具有HKMG的PMOS的结构图,本发明实施例具有HKMG的PMOS的HKMG包括栅介质层和金属栅8,在所述栅介质层和所述金属栅8之间具有第一功函数层5和第二功函数层6,所述第一功函数层5为PMOS的功函数层;所述第二功函数层6为NMOS的功函数层,在所述第一功函数层5和所述第二功函数层6之间具有第一阻障层12,所述第一功函数层5、所述第一阻障层12和所述第二功函数层6形成叠加的结构,所述第一阻障层12用于防止所述第二功函数层6和所述金属栅8的材料对所述第一功函数层5的影响,使所述PMOS的性能稳定。
本发明实施例中,所述第一功函数层5为的材料为TiN,所述第二功函数层6为的材料为TiAl。
所述第一阻障层12的材料为TaN。所述第一阻障层12的厚度为
所述金属栅8的材料为Al。
所述栅介质层包括高介电常数层2。所述高介电常数层2的材料包括二氧化硅(SiO2),氮化硅(Si3N4),三氧化二铝(Al2O3),五氧化二钽(Ta2O5),氧化钇(Y2O3),硅酸铪氧化合物(HfSiO4),二氧化铪(HfO2),氧化镧(La2O3),二氧化锆(ZrO2),钛酸锶(SrTiO3),硅酸锆氧化合物(ZrSiO4)等。
在其它实施例中,所述栅介质层还包括界面层,所述界面层位于所述高介电常数层2和半导体衬底1之间。所述界面层的材料包括氧化硅。界面层在图2中未显示。
所述栅介质层还包括第二阻障层,所述第二阻障层位于所述高介电常数层2和所述第一功函数层5之间。所述第二阻障层的材料包括金属氮化物。组成所述第二阻障层的金属氮化物包括氮化钛或氮化钽,图2中,所述第二阻障层由氮化钛层3和氮化钽层4组成。
在所述第二功函数层6和所述金属栅8之间还具有盖帽层7。所述盖帽层7的材料为TiN。
在所述HKMG的侧面形成有侧墙9。源区10和漏区11形成于所述HKMG两侧的半导体衬底1中。被所述HKMG所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成连接所述源区10和所述漏区11的沟道,所述PMOS的沟道的长度为28nm以下。
本发明实施例的HKMG采用PMOS的功函数层即第一功函数层5和NMOS的功函数层即第二功函数层6叠加的结构,这种叠加的结构能够使得PMOS和NMOS集成时避免分次形成第一和二功函数层时所需要的光罩,所以能减少光罩,节约工艺成本,同时还能生产速率,从而能提高产品的竞争性。本发明实施例中,第一和二功函数层并不是直接叠加,而是在第一和二功函数层之间插入了第一阻障层12,能通过第一阻障层12防止顶部的第二功函数层6和金属栅8的材料对第一功函数层5的影响,从而能使PMOS的性能稳定。
另外,本发明实施例的第一阻障层12插入在第一和二功函数层之间,位置和第一和二功函数层完全对齐,不需要额外增加光罩,所以本发明不会增加工艺的复杂性,工艺成本低。
另外,本发明实施例的第一阻障层12位于第二功函数层6的底部,不会影响到NMOS的特性。
本发明实施例器件在制作工艺中借助多晶硅伪栅形成侧墙9、源区10和漏区11之后,去除多晶硅伪栅;然后依次形成图2中所示的HKMG的高介电常数层22、氮化钛层3、氮化钽层4、所述第一功函数层5、所述第一阻障层12、所述第二功函数层6、所述盖帽层7和所述金属栅8。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (15)

1.一种具有HKMG的PMOS,其特征在于,HKMG包括栅介质层和金属栅,在所述栅介质层和所述金属栅之间具有第一功函数层和第二功函数层,所述第一功函数层为PMOS的功函数层;所述第二功函数层为NMOS的功函数层,在所述第一功函数层和所述第二功函数层之间具有第一阻障层,所述第一功函数层、所述第一阻障层和所述第二功函数层形成叠加的结构,所述第一阻障层用于防止所述第二功函数层和所述金属栅的材料对所述第一功函数层的影响,使所述PMOS的性能稳定。
2.如权利要求1所述的具有HKMG的PMOS,其特征在于:所述第一功函数层为的材料为TiN,所述第二功函数层为的材料为TiAl,所述金属栅的材料为Al。
3.如权利要求2所述的具有HKMG的PMOS,其特征在于:所述第一阻障层的材料为TaN。
4.如权利要求1所述的具有HKMG的PMOS,其特征在于:被所述HKMG所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道,所述PMOS的沟道的长度为28nm以下。
5.如权利要求1所述的具有HKMG的PMOS,其特征在于:所述栅介质层包括高介电常数层。
6.如权利要求5所述的具有HKMG的PMOS,其特征在于:所述栅介质层还包括界面层,所述界面层位于所述高介电常数层和半导体衬底之间。
7.如权利要求5所述的具有HKMG的PMOS,其特征在于:所述栅介质层还包括第二阻障层,所述第二阻障层位于所述高介电常数层和所述第一功函数层之间。
8.如权利要求6所述的具有HKMG的PMOS,其特征在于:所述界面层的材料包括氧化硅。
9.如权利要求5所述的具有HKMG的PMOS,其特征在于:所述高介电常数层的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
10.如权利要求7所述的具有HKMG的PMOS,其特征在于:所述第二阻障层的材料包括金属氮化物。
11.如权利要求10所述的具有HKMG的PMOS,其特征在于:组成所述第二阻障层的金属氮化物包括氮化钛或氮化钽。
12.如权利要求1所述的具有HKMG的PMOS,其特征在于:在所述第二功函数层和所述金属栅之间还具有盖帽层。
13.如权利要求12所述的具有HKMG的PMOS,其特征在于:所述盖帽层的材料为TiN。
14.如权利要求1所述的具有HKMG的PMOS,其特征在于:在所述HKMG的侧面形成有侧墙,源区和漏区形成于所述HKMG两侧的半导体衬底中。
15.如权利要求1或3所述的具有HKMG的PMOS,其特征在于:所述第一阻障层的厚度为
CN201810330260.3A 2018-04-13 2018-04-13 具有hkmg的pmos Pending CN108417619A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810330260.3A CN108417619A (zh) 2018-04-13 2018-04-13 具有hkmg的pmos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810330260.3A CN108417619A (zh) 2018-04-13 2018-04-13 具有hkmg的pmos

Publications (1)

Publication Number Publication Date
CN108417619A true CN108417619A (zh) 2018-08-17

Family

ID=63135401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810330260.3A Pending CN108417619A (zh) 2018-04-13 2018-04-13 具有hkmg的pmos

Country Status (1)

Country Link
CN (1) CN108417619A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415934A (zh) * 2020-03-31 2020-07-14 上海华力集成电路制造有限公司 Pmos和nmos的集成结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515425A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 半导体器件、晶体管和集成电路器件
CN105304565A (zh) * 2014-05-28 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106409830A (zh) * 2015-07-27 2017-02-15 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN107369650A (zh) * 2016-05-11 2017-11-21 中芯国际集成电路制造(上海)有限公司 多阈值电压晶体管及其形成方法
US20180026112A1 (en) * 2015-06-04 2018-01-25 Samsung Electronics Co., Ltd. Semiconductor device having multiwork function gate patterns

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515425A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 半导体器件、晶体管和集成电路器件
CN105304565A (zh) * 2014-05-28 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20180026112A1 (en) * 2015-06-04 2018-01-25 Samsung Electronics Co., Ltd. Semiconductor device having multiwork function gate patterns
CN106409830A (zh) * 2015-07-27 2017-02-15 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN107369650A (zh) * 2016-05-11 2017-11-21 中芯国际集成电路制造(上海)有限公司 多阈值电压晶体管及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415934A (zh) * 2020-03-31 2020-07-14 上海华力集成电路制造有限公司 Pmos和nmos的集成结构及其制造方法
CN111415934B (zh) * 2020-03-31 2023-06-09 上海华力集成电路制造有限公司 Pmos和nmos的集成结构及其制造方法

Similar Documents

Publication Publication Date Title
US20240088257A1 (en) Semiconductor device and method for fabricating the same
TWI644431B (zh) 半導體元件及其製造方法
US8796780B2 (en) Semiconductor device and manufacturing method thereof
US8410555B2 (en) CMOSFET device with controlled threshold voltage and method of fabricating the same
EP2053653A1 (en) Dual work function semiconductor device and method for manufacturing the same
CN109801970A (zh) 半导体器件
TWI591826B (zh) 具有雙重工作函數閘極堆疊的半導體裝置及其製造方法
US20150255267A1 (en) Atomic Layer Deposition of Aluminum-doped High-k Films
CN106601814A (zh) 鳍式场效应晶体管隔离结构及其制造方法
CN106531618A (zh) 具有金属栅极结构的半导体元件的功函数调整方法
US7820538B2 (en) Method of fabricating a MOS device with non-SiO2 gate dielectric
CN112038339A (zh) 高介电金属栅极mosfet结构及其制造方法
US20080237728A1 (en) Semiconductor device and method for manufacturing the same
CN108417619A (zh) 具有hkmg的pmos
CN108615759A (zh) 具有hkmg的pmos
US10672669B2 (en) Structure for improving dielectric reliability of CMOS device
US6991989B2 (en) Process of forming high-k gate dielectric layer for metal oxide semiconductor transistor
CN105551957B (zh) Nmos晶体管及其形成方法
CN101325158B (zh) 半导体器件及形成其栅极的方法
CN108511441B (zh) 具有hkmg的sram
US11069820B2 (en) FinFET devices having active patterns and gate spacers on field insulating layers
US10804400B2 (en) Semiconductor structure, manufacturing method therefor, and high-k metal gate fin field-effect transistor
CN114695538A (zh) 具有hkmg的mos晶体管及其制造方法
US20110263114A1 (en) Method for etching mo-based metal gate stack with aluminium nitride barrier
CN110444593A (zh) 金属栅mos晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180817