CN111415934A - Pmos和nmos的集成结构及其制造方法 - Google Patents

Pmos和nmos的集成结构及其制造方法 Download PDF

Info

Publication number
CN111415934A
CN111415934A CN202010242676.7A CN202010242676A CN111415934A CN 111415934 A CN111415934 A CN 111415934A CN 202010242676 A CN202010242676 A CN 202010242676A CN 111415934 A CN111415934 A CN 111415934A
Authority
CN
China
Prior art keywords
layer
nmos
pmos
gate
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010242676.7A
Other languages
English (en)
Other versions
CN111415934B (zh
Inventor
杨名
黄志森
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010242676.7A priority Critical patent/CN111415934B/zh
Publication of CN111415934A publication Critical patent/CN111415934A/zh
Application granted granted Critical
Publication of CN111415934B publication Critical patent/CN111415934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种PMOS和NMOS的集成结构，PMOS具有第一栅极结构，NMOS具有第二栅极结构；第一栅极结构包括栅介质层、第一功函数层和金属栅；第二栅极结构包括栅介质层、第二功函数层和金属栅；第一功函数层由第一镍层组成；第二功函数层由镍钽合金层组成，镍钽合金层由第一镍层和形成于第一镍层表面的第二钽层在热退火处理作用下金属互相扩散形成。本发明还公开了一种PMOS和NMOS的集成结构的制造方法。本发明不需要对第一功函数层进行刻蚀，能减少对栅介质层的破坏，提高制程工艺窗口，还能降低工艺复杂性。

Description

PMOS和NMOS的集成结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种PMOS和NMOS的集成结构。本发明还涉及一种PMOS和NMOS的集成结构的制造方法。
背景技术
HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。现有28HKMG即28nm技术节点的HKMG制程中使用NRG制程来调控NFET即NMOS和PFET即PMOS的栅极金属层功函数，NRG制程表示需要去除NFET区域上的P型栅极金属层功函数层对应的制程，最后实现NMOS和PMOS的功函数的调节并调节器件的对应的阈值电压(Vt)，实现阈值电压平衡。现有技术中，NMOS的功函数层的金属材料为TiAl，PMOS的功函数层的金属材料为TiN，采用NRG制程后，TiAL也会形成在TiN上，PMOS的功函数层为TiN和TiAl的叠加结构。NRG在刻蚀(Etch)吃NFET区域的TiN层的过程中，可能对HK及界面层(IL layer)的完整性造成破坏，减小制程窗口。下面结合附图详细说明现有方法：如图1所示，是现有PMOS和NMOS的集成结构的制造方法中金属栅的形成工艺的流程图；如图2A至图2C所示，是现有方法的金属栅的形成工艺的各步骤对应的器件剖面图；PMOS如虚线框20a所示，NMOS如虚线框201b所示。现有PMOS和NMOS的集成结构的制造方法采用如下步骤形成PMOS的第一栅极结构和NMOS的第二栅极结构：
步骤一、如图2A所示，同时在所述PMOS和所述NMOS的形成区域形成栅介质层。
形成所述栅介质层的步骤包括：
依次形成界面层214和高介电常数层215，所述界面层214位于所述高介电常数层215和半导体衬底202之间。
所述界面层214的材料包括氧化硅。
所述栅介质层包括高介电常数层215。
所述高介电常数层215的材料包括氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
通常，在所述高介电常数层215形成之后以及后续形成所述TiN层217之前还包括形成由TiN层和TaN层组成的底部阻障层(BBM)216的步骤；形成BBM216的TiN层的步骤对应于图1中标记101对应的步骤即BBM TiN沉积，BBM表示底部阻障层；形成BBM216的TaN层的步骤对应于图1中标记102对应的步骤即BBM TaN沉积。
步骤二、同时在所述PMOS和所述NMOS的形成区域形成TiN层217。
该步骤对应于图1中标记103对应的步骤即PWFM TiN沉积，PWFM表示PMOS的功函数层即第一功函数层。
步骤三、如图2A所示，光刻形成光刻胶图形218，光刻胶图形218打开所述NMOS的形成区域。
如图2B所示，之后进行所述TiN层217的刻蚀将所述NMOS的形成区域中的所述TiN层217去除，该步骤对应于图1中标记104对应的步骤即NFET TiN去除，NFET即为NMOS。
步骤四、如图2C所示，同时在所述PMOS和所述NMOS的形成区域形成TiAl层219。步骤四对应于图1中标记105对应的步骤即NWFM TiAl沉积。
所述PMOS的形成区域的所述TiN层217和TiAl层219叠加形成所述PMOS的第一功函数层。
所述NMOS的形成区域的所述TiAl层219作为所述NMOS的第二功函数层。
步骤五、如图3所示，形成金属栅。
所述第一栅极结构包括所述栅介质层、所述第一功函数层和所述金属栅。
所述第二栅极结构包括所述栅介质层、所述第二功函数层和所述金属栅。
通常，在形成所述镍钽合金层18之后，以及形成所述金属栅之前，还包括形成盖帽层的步骤，所述盖帽层覆盖在对应的所述第一功函数层和所述第二功函数层的表面上。
所述盖帽层的材料为TiN；所述金属栅的材料包括铝。形成所述金属栅的步骤对应于图1中标记106对应的步骤即铝沉积。
所述第一栅极结构和所述第二栅极结构都为HKMG且都是采用栅极替换工艺形成。栅极替换工艺之前的步骤和现有HKMG制程对应的步骤相同。
栅极替换工艺是先形成伪栅极结构，伪栅极结构通常由栅氧化层和多晶硅栅叠加而成；之后去除所述伪栅极结构，之后再在所述伪栅极结构的去除区域形成所述第一栅极结构和所述第二栅极结构。
如图2A所示，所述PMOS还包括自对准形成在所述伪栅极结构两侧的P型轻掺杂漏区(PLDD)206，P型源漏区207。所述PMOS通常在所述伪栅极结构两侧形成嵌入式锗硅外延层208，用于改变沟道区的应力以提高空穴载流子的迁移率，沟道区为被所述第一栅极结构所覆盖的区域。通常所述沟道区直接由N型阱区204组成，也可以进行阈值电压调整注入来调节阈值电压。所述P型源漏区207通过离子注入形成于所述嵌入式锗硅外延层208中。所述第一栅极结构两侧的P型源漏区207中的一个作为源区以及另一个作为漏区。在所述P型源漏区207的表面形成有金属硅化物211。
所述NMOS还包括自对准形成在所述伪栅极结构两侧的N型轻掺杂漏区(NLDD)209，N型源漏区210,沟道区为被所述第二栅极结构所覆盖的区域。通常所述沟道区直接由P型阱区205组成，也可以进行阈值电压调整注入来调节阈值电压。所述N型源漏区210通过离子注入形成于所述第二栅极结构两侧的所述P型阱区205中。所述第二栅极结构两侧的N型源漏区210中的一个作为源区以及另一个作为漏区。
在所述半导体衬底202上还形成有浅沟槽隔离氧化层203。
在所述P型源漏区207和所述N型源漏区210的表面还形成有金属硅化物层211。
在所述伪栅极结构的侧面还形成有侧墙。
由氮化硅组成的接触刻蚀停止层(CESL)212形成在所述伪栅极结构的侧面和顶部表面以及所述伪栅极结构外部的表面上。
最底层层间膜213形成在接触刻蚀停止层212上。对所述最底层层间膜213和所述接触刻蚀停止层212进行化学机械研磨后会使所述伪栅极结构的顶部表面暴露出来且使所述最底层层间膜213和所述接触刻蚀停止层212的顶部表面和所述伪栅极结构的顶部表面相平。
所述伪栅极结构暴露出来之后就可以进行栅极替换工艺。
发明内容
本发明所要解决的技术问题是提供一种PMOS和NMOS的集成结构，能减少对栅介质层的破坏，提高制程工艺窗口，还能降低工艺复杂性。为此，本发明还提供一种PMOS和NMOS的集成结构的制造方法。
为解决上述技术问题，本发明提供的PMOS和NMOS的集成结构中，PMOS具有第一栅极结构，NMOS具有第二栅极结构。
所述第一栅极结构包括栅介质层、第一功函数层和金属栅。
所述第二栅极结构包括栅介质层、第二功函数层和金属栅。
所述第一功函数层由第一镍层组成。
所述第二功函数层由镍钽合金层组成，所述镍钽合金层由所述第一镍层和形成于所述第一镍层表面的第二钽层在热退火处理作用下金属互相扩散形成。
所述第二钽层仅形成于所述NMOS的形成区域中，所述第一镍层具有同时形成于所述PMOS和所述NMOS的形成区域中的未经刻蚀的完整结构并使所述第一镍层同时作为底部的对应的栅介质层的保护结构。
进一步的改进是，所述栅介质层包括高介电常数层，所述第一镍层和所述高介电常数层之间还具有由TiN组成的底部阻障层。
进一步的改进是，所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
进一步的改进是，所述界面层的材料包括氧化硅。
进一步的改进是，所述高介电常数层的材料包括氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
进一步的改进是，所述第一栅极结构中，所述第一功函数层和所述金属栅之间还具有盖帽层。
所述第二栅极结构中，所述第二功函数层和所述金属栅之间也具有所述盖帽层。
进一步的改进是，所述盖帽层的材料为TiN；所述金属栅的材料包括铝。
进一步的改进是，所述PMOS和所述NMOS的集成结构的技术节点为28nm以下。
为解决上述技术问题，本发明提供的PMOS和NMOS的集成结构的制造方法采用如下步骤形成PMOS的第一栅极结构和NMOS的第二栅极结构：
步骤一、同时在所述PMOS和所述NMOS的形成区域形成栅介质层。
步骤二、同时在所述PMOS和所述NMOS的形成区域形成第一镍层。
步骤三、光刻打开所述NMOS的形成区域并仅在所述NMOS的形成区域形成第二钽层，所述第二钽层覆盖在对应的所述第一镍层表面。
步骤四、进行热退火处理使相接触的所述第一镍层和所述第二钽层的金属互相扩散并形成镍钽合金层。
所述第一镍层具有未经刻蚀的完整结构并使所述第一镍层同时作为底部的对应的栅介质层的保护结构。
所述PMOS的形成区域的所述第一镍层作为所述PMOS的第一功函数层。
所述NMOS的形成区域的所述镍钽合金层作为所述NMOS的第二功函数层。
步骤五、形成金属栅；所述第一栅极结构包括所述栅介质层、所述第一功函数层和所述金属栅。
所述第二栅极结构包括所述栅介质层、所述第二功函数层和所述金属栅。
进一步的改进是，所述栅介质层包括高介电常数层。
在所述高介电常数层形成之后以及形成所述第一镍层之前还包括形成一层由TiN组成的底部阻障层的步骤。
进一步的改进是，所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
进一步的改进是，所述界面层的材料包括氧化硅。
进一步的改进是，所述高介电常数层的材料包括氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
进一步的改进是，在形成所述镍钽合金层之后，以及形成所述金属栅之前，还包括形成盖帽层的步骤，所述盖帽层覆盖在对应的所述第一功函数层和所述第二功函数层的表面上。
进一步的改进是，所述盖帽层的材料为TiN；所述金属栅的材料包括铝。
进一步的改进是，所述PMOS和所述NMOS的集成结构的技术节点为28nm以下。
和现有工艺不同，本发明采用第一镍层作用PMOS的功函数层即第一功函数层，采用由第一镍层和第二钽层金属互扩散形成的镍钽合金层作为NMOS的功函数层即第二功函数层，这样在形成第二功函数层时，仅需通过光刻工艺定义第二钽层的形成区域即可，不需要进行去除NMOS的形成区域中的第一功函数层的刻蚀工艺，从而能避免刻蚀NMOS的第一功函数层时对栅介质层如栅介质层的界面层和高介电常数层的破坏，所以最后能提高制程工艺窗口。
另外，和现有采用TiAl作为NMOS的功函数层以及采用TiN和TiAl的叠加结构作为PMOS的功函数层的结构相比，本发明由于不需要对NMOS的第一功函数层进行刻蚀，故不需要在第一功函数层底部形成TaN对应的底部阻障层，所以本发明还能降低工艺复杂性。
另外，本发明的第一镍层能实现5.3ev的功函数以及镍钽合金层能实现约4.2eV的功函数，分别接近于硅材料的价带顶和导电底，能很好的满足PFET和NFET对功函数的需求。
另外，和现有工艺相比，本发明仅对第一功函数层的材料进行的特别设置且且结合第一功函数层的金属互相扩散得到第二功函数层，本发明很容易和现有28KHMG制程相整合。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有PMOS和NMOS的集成结构的制造方法中金属栅的形成工艺的流程图；
图2A-图2C是现有方法的金属栅的形成工艺的各步骤对应的器件结构示意图；
图3是本发明实施例PMOS和NMOS的集成结构的器件结构示意图；
图4是本发明实施例PMOS和NMOS的集成结构的制造方法中金属栅的形成工艺的流程图；
图5A-图5C是本发明实施例方法的金属栅的形成工艺的各步骤对应的器件剖面图。
具体实施方式
如图3所示，是本发明实施例PMOS和NMOS的集成结构的器件结构示意图；PMOS如虚线框1a所示，NMOS如虚线框1b所示。本发明实施例PMOS和NMOS的集成结构中，PMOS具有第一栅极结构，NMOS具有第二栅极结构。
所述第一栅极结构包括栅介质层、第一功函数层和金属栅19。
所述第二栅极结构包括栅介质层、第二功函数层和金属栅19。
所述第一功函数层由第一镍层17组成。
所述第二功函数层由镍钽合金层18组成，所述镍钽合金层18由所述第一镍层17和形成于所述第一镍层17表面的第二钽层402在热退火处理作用下金属互相扩散形成。所述第二钽层402请参考后续的图5B所示。
所述第二钽层402仅形成于所述NMOS的形成区域中，所述第一镍层17具有同时形成于所述PMOS和所述NMOS的形成区域中的未经刻蚀的完整结构并使所述第一镍层17同时作为底部的对应的栅介质层的保护结构。
本发明实施例中，所述栅介质层包括高介电常数层15，所述第一镍层17和所述高介电常数层15之间还具有由TiN组成的底部阻障层16。
进一步的改进是，所述栅介质层还包括界面层14，所述界面层14位于所述高介电常数层15和半导体衬底2之间。
较佳为，所述界面层14的材料包括氧化硅。所述高介电常数层15的材料为二氧化铪。在其他实施例中也能为：所述高介电常数层15的材料包括氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
所述第一栅极结构中，所述第一功函数层和所述金属栅19之间还具有盖帽层(未显示)。所述第二栅极结构中，所述第二功函数层和所述金属栅19之间也具有所述盖帽层。所述盖帽层的材料为TiN；所述金属栅19的材料包括铝。
本发明实施例中，所述PMOS和所述NMOS的集成结构的技术节点为28nm以下。
所述第一栅极结构和所述第二栅极结构都为HKMG且都是采用栅极替换工艺形成。栅极替换工艺是先形成伪栅极结构，伪栅极结构通常由栅氧化层和多晶硅栅叠加而成；之后去除所述伪栅极结构，之后再在所述伪栅极结构的去除区域形成所述第一栅极结构和所述第二栅极结构。
所述PMOS还包括自对准形成在所述伪栅极结构两侧的P型轻掺杂漏区(PLDD)6，P型源漏区7。所述PMOS通常在所述伪栅极结构两侧形成嵌入式锗硅外延层8，用于改变沟道区的应力以提高空穴载流子的迁移率，沟道区为被所述第一栅极结构所覆盖的区域。通常所述沟道区直接由N型阱区4组成，也可以进行阈值电压调整注入来调节阈值电压。所述P型源漏区7通过离子注入形成于所述嵌入式锗硅外延层8中。所述第一栅极结构两侧的P型源漏区7中的一个作为源区以及另一个作为漏区。在所述P型源漏区7的表面形成有金属硅化物11。
所述NMOS还包括自对准形成在所述伪栅极结构两侧的N型轻掺杂漏区(NLDD)9，N型源漏区10,沟道区为被所述第二栅极结构所覆盖的区域。通常所述沟道区直接由P型阱区5组成，也可以进行阈值电压调整注入来调节阈值电压。所述N型源漏区10通过离子注入形成于所述第二栅极结构两侧的所述P型阱区5中。所述第二栅极结构两侧的N型源漏区10中的一个作为源区以及另一个作为漏区。
在所述半导体衬底2上还形成有浅沟槽隔离氧化层3。
在所述P型源漏区7和所述N型源漏区10的表面还形成有金属硅化物层11。
在所述伪栅极结构的侧面还形成有侧墙。
由氮化硅组成的接触刻蚀停止层(CESL)12形成在所述伪栅极结构的侧面和顶部表面以及所述伪栅极结构外部的表面上。
最底层层间膜13形成在接触刻蚀停止层12上。对所述最底层层间膜13和所述接触刻蚀停止层12进行化学机械研磨后会使所述伪栅极结构的顶部表面暴露出来且使所述最底层层间膜13和所述接触刻蚀停止层12的顶部表面和所述伪栅极结构的顶部表面相平。
所述伪栅极结构暴露出来之后就可以进行栅极替换工艺。
和现有工艺不同，本发明实施例采用第一镍层17作用PMOS的功函数层即第一功函数层，采用由第一镍层17和第二钽层402金属互扩散形成的镍钽合金层18作为NMOS的功函数层即第二功函数层，这样在形成第二功函数层时，仅需通过光刻工艺定义第二钽层402的形成区域即可，不需要进行去除NMOS的形成区域中的第一功函数层的刻蚀工艺，从而能避免刻蚀NMOS的第一功函数层时对栅介质层如栅介质层的界面层14和高介电常数层15的破坏，所以最后能提高制程工艺窗口。
另外，和现有采用TiAl作为NMOS的功函数层以及采用TiN和TiAl的叠加结构作为PMOS的功函数层的结构相比，本发明实施例由于不需要对NMOS的第一功函数层进行刻蚀，故不需要在第一功函数层底部形成TaN对应的底部阻障层16，所以本发明还能降低工艺复杂性。
另外，本发明实施例的第一镍层17能实现5.3ev的功函数以及镍钽合金层18能实现约4.2eV的功函数，分别接近于硅材料的价带顶和导电底，能很好的满足PFET和NFET对功函数的需求。
另外，和现有工艺相比，本发明实施例仅对第一功函数层的材料进行的特别设置且且结合第一功函数层的金属互相扩散得到第二功函数层，本发明实施例很容易和现有28KHMG制程相整合。
如图4所示，是本发明实施例PMOS和NMOS的集成结构的制造方法中金属栅的形成工艺的流程图；如图5A至图5C所示，是本发明实施例方法的金属栅的形成工艺的各步骤对应的器件剖面图；本发明实施例PMOS和NMOS的集成结构的制造方法采用如下步骤形成PMOS的第一栅极结构和NMOS的第二栅极结构：
步骤一、如图5A所示，同时在所述PMOS和所述NMOS的形成区域形成栅介质层。
形成所述栅介质层的步骤包括：
依次形成界面层14和高介电常数层15，所述界面层14位于所述高介电常数层15和半导体衬底2之间。
所述界面层14的材料包括氧化硅。
所述栅介质层包括高介电常数层15。
所述高介电常数层15的材料包括氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
较佳为，在所述高介电常数层15形成之后以及后续形成所述第一镍层17之前还包括形成一层由TiN组成的底部阻障层16的步骤，底部阻障层16的形成步骤对应于图4中标记301对应的步骤即BBM TiN沉积，BBM表示底部阻障层。
比较图1和图4所示可知，本发明实施例方法能节省一次BBM TaN沉积工艺。
步骤二、同时在所述PMOS和所述NMOS的形成区域形成第一镍层17。所述PMOS的形成区域的所述第一镍层17作为所述PMOS的第一功函数层。该步骤对应于图4中标记302对应的步骤即PWFM Ni沉积，PWFM表示PMOS的功函数层即第一功函数层。
步骤三、如图5B所示，光刻形成光刻胶图形401，光刻胶图形401打开所述NMOS的形成区域并仅在所述NMOS的形成区域形成第二钽层402，所述第二钽层402覆盖在对应的所述第一镍层17表面，第二钽层402的形成工艺对应于图4中标记303对应的步骤即NFET Ta沉积，NFET表示NMOS。
步骤四、如图5C所示，进行热退火处理使相接触的所述第一镍层17和所述第二钽层402的金属互相扩散并形成镍钽合金层18。较佳为，热退火采用快速热退火(RTA)。步骤四对应于图4中标记304对应的步骤即RTA形成NFET的TaNi。
所述第一镍层17具有未经刻蚀的完整结构并使所述第一镍层17同时作为底部的对应的栅介质层的保护结构。
所述NMOS的形成区域的所述镍钽合金层18作为所述NMOS的第二功函数层。
步骤五、如图3所示，形成金属栅19。
所述第一栅极结构包括所述栅介质层、所述第一功函数层和所述金属栅19。
所述第二栅极结构包括所述栅介质层、所述第二功函数层和所述金属栅19。
较佳为，在形成所述镍钽合金层18之后，以及形成所述金属栅19之前，还包括形成盖帽层的步骤，所述盖帽层覆盖在对应的所述第一功函数层和所述第二功函数层的表面上。
所述盖帽层的材料为TiN；所述金属栅19的材料包括铝。形成所述金属栅19的步骤对应于图4中标记305对应的步骤即铝沉积。
本发明实施例方法能和28nm以下HKMG制程相兼容。
所述第一栅极结构和所述第二栅极结构都为HKMG且都是采用栅极替换工艺形成。栅极替换工艺之前的步骤和现有HKMG制程对应的步骤相同。
栅极替换工艺是先形成伪栅极结构，伪栅极结构通常由栅氧化层和多晶硅栅叠加而成；之后去除所述伪栅极结构，之后再在所述伪栅极结构的去除区域形成所述第一栅极结构和所述第二栅极结构。
如图5A所示，所述PMOS还包括自对准形成在所述伪栅极结构两侧的P型轻掺杂漏区(PLDD)6，P型源漏区7。所述PMOS通常在所述伪栅极结构两侧形成嵌入式锗硅外延层8，用于改变沟道区的应力以提高空穴载流子的迁移率，沟道区为被所述第一栅极结构所覆盖的区域。通常所述沟道区直接由N型阱区4组成，也可以进行阈值电压调整注入来调节阈值电压。所述P型源漏区7通过离子注入形成于所述嵌入式锗硅外延层8中。所述第一栅极结构两侧的P型源漏区7中的一个作为源区以及另一个作为漏区。在所述P型源漏区7的表面形成有金属硅化物11。
所述NMOS还包括自对准形成在所述伪栅极结构两侧的N型轻掺杂漏区(NLDD)9，N型源漏区10,沟道区为被所述第二栅极结构所覆盖的区域。通常所述沟道区直接由P型阱区5组成，也可以进行阈值电压调整注入来调节阈值电压。所述N型源漏区10通过离子注入形成于所述第二栅极结构两侧的所述P型阱区5中。所述第二栅极结构两侧的N型源漏区10中的一个作为源区以及另一个作为漏区。
在所述半导体衬底2上还形成有浅沟槽隔离氧化层3。
在所述P型源漏区7和所述N型源漏区10的表面还形成有金属硅化物层11。
在所述伪栅极结构的侧面还形成有侧墙。
由氮化硅组成的接触刻蚀停止层(CESL)12形成在所述伪栅极结构的侧面和顶部表面以及所述伪栅极结构外部的表面上。
最底层层间膜13形成在接触刻蚀停止层12上。对所述最底层层间膜13和所述接触刻蚀停止层12进行化学机械研磨后会使所述伪栅极结构的顶部表面暴露出来且使所述最底层层间膜13和所述接触刻蚀停止层12的顶部表面和所述伪栅极结构的顶部表面相平。
所述伪栅极结构暴露出来之后就可以进行栅极替换工艺。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种PMOS和NMOS的集成结构，其特征在于：PMOS具有第一栅极结构，NMOS具有第二栅极结构；
所述第一栅极结构包括栅介质层、第一功函数层和金属栅；
所述第二栅极结构包括栅介质层、第二功函数层和金属栅；
所述第一功函数层由第一镍层组成；
所述第二功函数层由镍钽合金层组成，所述镍钽合金层由所述第一镍层和形成于所述第一镍层表面的第二钽层在热退火处理作用下金属互相扩散形成；
所述第二钽层仅形成于所述NMOS的形成区域中，所述第一镍层具有同时形成于所述PMOS和所述NMOS的形成区域中的未经刻蚀的完整结构并使所述第一镍层同时作为底部的对应的栅介质层的保护结构。
2.如权利要求1所述的PMOS和NMOS的集成结构，其特征在于：所述栅介质层包括高介电常数层，所述第一镍层和所述高介电常数层之间还具有由TiN组成的底部阻障层。
3.如权利要求2所述的PMOS和NMOS的集成结构，其特征在于：所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
4.如权利要求3所述的PMOS和NMOS的集成结构，其特征在于：所述界面层的材料包括氧化硅。
5.如权利要求2所述的PMOS和NMOS的集成结构，其特征在于：所述高介电常数层的材料包括氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
6.如权利要求2所述的PMOS和NMOS的集成结构，其特征在于：所述第一栅极结构中，所述第一功函数层和所述金属栅之间还具有盖帽层；
所述第二栅极结构中，所述第二功函数层和所述金属栅之间也具有所述盖帽层。
7.如权利要求6所述的PMOS和NMOS的集成结构，其特征在于：所述盖帽层的材料为TiN；所述金属栅的材料包括铝。
8.如权利要求1所述的PMOS和NMOS的集成结构，其特征在于：所述PMOS和所述NMOS的集成结构的技术节点为28nm以下。
9.一种PMOS和NMOS的集成结构的制造方法，其特征在于：采用如下步骤形成PMOS的第一栅极结构和NMOS的第二栅极结构：
步骤一、同时在所述PMOS和所述NMOS的形成区域形成栅介质层；
步骤二、同时在所述PMOS和所述NMOS的形成区域形成第一镍层；
步骤三、光刻打开所述NMOS的形成区域并仅在所述NMOS的形成区域形成第二钽层，所述第二钽层覆盖在对应的所述第一镍层表面；
步骤四、进行热退火处理使相接触的所述第一镍层和所述第二钽层的金属互相扩散并形成镍钽合金层；
所述第一镍层具有未经刻蚀的完整结构并使所述第一镍层同时作为底部的对应的栅介质层的保护结构；
所述PMOS的形成区域的所述第一镍层作为所述PMOS的第一功函数层；
所述NMOS的形成区域的所述镍钽合金层作为所述NMOS的第二功函数层；
步骤五、形成金属栅；所述第一栅极结构包括所述栅介质层、所述第一功函数层和所述金属栅；
所述第二栅极结构包括所述栅介质层、所述第二功函数层和所述金属栅。
10.如权利要求9所述的PMOS和NMOS的集成结构的制造方法，其特征在于：所述栅介质层包括高介电常数层；
在所述高介电常数层形成之后以及形成所述第一镍层之前还包括形成一层由TiN组成的底部阻障层的步骤。
11.如权利要求10所述的PMOS和NMOS的集成结构的制造方法，其特征在于：所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
12.如权利要求11所述的PMOS和NMOS的集成结构的制造方法，其特征在于：所述界面层的材料包括氧化硅。
13.如权利要求10所述的PMOS和NMOS的集成结构的制造方法，其特征在于：所述高介电常数层的材料包括氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
14.如权利要求10所述的PMOS和NMOS的集成结构的制造方法，其特征在于：在形成所述镍钽合金层之后，以及形成所述金属栅之前，还包括形成盖帽层的步骤，所述盖帽层覆盖在对应的所述第一功函数层和所述第二功函数层的表面上。
15.如权利要求14所述的PMOS和NMOS的集成结构的制造方法，其特征在于：所述盖帽层的材料为TiN；所述金属栅的材料包括铝。
16.如权利要求9所述的PMOS和NMOS的集成结构的制造方法，其特征在于：所述PMOS和所述NMOS的集成结构的技术节点为28nm以下。
CN202010242676.7A 2020-03-31 2020-03-31 Pmos和nmos的集成结构及其制造方法 Active CN111415934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010242676.7A CN111415934B (zh) 2020-03-31 2020-03-31 Pmos和nmos的集成结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010242676.7A CN111415934B (zh) 2020-03-31 2020-03-31 Pmos和nmos的集成结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111415934A true CN111415934A (zh) 2020-07-14
CN111415934B CN111415934B (zh) 2023-06-09

Family

ID=71493416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010242676.7A Active CN111415934B (zh) 2020-03-31 2020-03-31 Pmos和nmos的集成结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111415934B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050054149A1 (en) * 2003-09-04 2005-03-10 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to fom cmos gates having a high-k gate dielectric and related structure
CN101252146A (zh) * 2007-02-21 2008-08-27 国际商业机器公司 半导体结构及其制造方法
US20090020824A1 (en) * 2007-07-20 2009-01-22 Renesas Technology Corp. Semiconductor device and method for producing the same
US20120264284A1 (en) * 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
US20130241004A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor device and method of manufacturing the same
US20140004693A1 (en) * 2012-07-02 2014-01-02 Globalfoundries Inc. Methods for fabricating integrated circuits having improved metal gate structures
CN108417619A (zh) * 2018-04-13 2018-08-17 上海华力集成电路制造有限公司 具有hkmg的pmos
CN110444593A (zh) * 2019-08-29 2019-11-12 上海华力集成电路制造有限公司 金属栅mos晶体管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050054149A1 (en) * 2003-09-04 2005-03-10 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to fom cmos gates having a high-k gate dielectric and related structure
CN101252146A (zh) * 2007-02-21 2008-08-27 国际商业机器公司 半导体结构及其制造方法
US20090020824A1 (en) * 2007-07-20 2009-01-22 Renesas Technology Corp. Semiconductor device and method for producing the same
US20120264284A1 (en) * 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
US20130241004A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor device and method of manufacturing the same
US20140004693A1 (en) * 2012-07-02 2014-01-02 Globalfoundries Inc. Methods for fabricating integrated circuits having improved metal gate structures
CN108417619A (zh) * 2018-04-13 2018-08-17 上海华力集成电路制造有限公司 具有hkmg的pmos
CN110444593A (zh) * 2019-08-29 2019-11-12 上海华力集成电路制造有限公司 金属栅mos晶体管

Also Published As

Publication number Publication date
CN111415934B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
US7947588B2 (en) Structure and method for a CMOS device with doped conducting metal oxide as the gate electrode
US10411023B2 (en) Semiconductor structure
US8093116B2 (en) Method for N/P patterning in a gate last process
US7067881B2 (en) Semiconductor device
US8372706B2 (en) Semiconductor device fabrication method including hard mask and sacrificial spacer elements
US8981490B2 (en) Transistor with deep Nwell implanted through the gate
US20120319214A1 (en) Structure of metal gate and fabrication method thereof
KR20070094807A (ko) Ｃｍｏｓ 프로세스를 위한 금속 게이트 트랜지스터 및 제조방법
US9219124B2 (en) Metal gate semiconductor device
US8658487B2 (en) Semiconductor device and fabrication method thereof
US9177871B2 (en) Balancing asymmetric spacers
US10170373B2 (en) Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
US9525040B2 (en) Method of fabricating hybrid impact-ionization semiconductor device
US8921171B2 (en) Method for forming gate structure, method for forming semiconductor device, and semiconductor device
US7179714B2 (en) Method of fabricating MOS transistor having fully silicided gate
US20060163624A1 (en) Semiconductor device, and manufacturing method thereof
CN109994472B (zh) 半导体元件与其制作方法
US10403552B1 (en) Replacement gate formation with angled etch and deposition
CN112289747B (zh) 高介电常数金属栅的制造方法
US20120161245A1 (en) Semiconductor device and method for fabricating the same
CN108695259B (zh) 具有hkmg的mos晶体管的制造方法
CN111415934B (zh) Pmos和nmos的集成结构及其制造方法
CN114823893A (zh) 高介电常数金属栅mos晶体管
TWI464786B (zh) 形成金屬閘極結構之方法與形成金屬閘極電晶體之方法
CN104979289A (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant