CN108511441B - 具有hkmg的sram - Google Patents

具有hkmg的sram Download PDF

Info

Publication number
CN108511441B
CN108511441B CN201810207615.XA CN201810207615A CN108511441B CN 108511441 B CN108511441 B CN 108511441B CN 201810207615 A CN201810207615 A CN 201810207615A CN 108511441 B CN108511441 B CN 108511441B
Authority
CN
China
Prior art keywords
work function
layer
hkmg
function layer
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810207615.XA
Other languages
English (en)
Other versions
CN108511441A (zh
Inventor
陈品翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810207615.XA priority Critical patent/CN108511441B/zh
Publication of CN108511441A publication Critical patent/CN108511441A/zh
Application granted granted Critical
Publication of CN108511441B publication Critical patent/CN108511441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有HKMG的SRAM,单元结构中包括两个相邻的共用金属栅的第一PMOS管和第二NMOS管,第一PMOS管的HKMG的栅介质层和金属栅之间具有第一和二功函数层。栅介质层和金属栅都延伸到第二NMOS管的形成区域中。第一功函数层仅位于第一PMOS管区域中并在侧面形成有第一阻障层。第二功函数层叠加在第一功函数层的表面并横向延伸到第二NMOS管的形成区域中,且在第一功函数层的侧面处两功函数层之间隔离有所述第一阻障层。本发明能防止SRAM单元结构的PMOS管的功函数层被相邻的共金属栅的NMOS管的功函数层的材料和金属栅的金属材料横向渗入,从而能提高SRAM单元结构中的PMOS管的稳定性。

Description

具有HKMG的SRAM
技术领域
本发明涉及一种半导体集成电路,特别涉及一种具有HKMG的SRAM。
背景技术
HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG),故本领域中通常缩写为HKMG。如图1所示,是现有具有HKMG的SRAM的半位单元结构的版图;如图2所示,是现有沿图1中的AA线的两个相邻的第一PMOS管302和第二NMOS管301的剖面结构图,现有具有HKMG的SRAM的SRAM的单元结构中包括两个相邻的共用金属栅109的第一PMOS管302和第二NMOS管301,第一PMOS管302的HKMG包括栅介质层和金属栅109,在所述栅介质层和所述金属栅109之间具有第一功函数层106和第二功函数层107,所述第一功函数层106为第一PMOS管302的功函数层;所述第二功函数层107为第二NMOS管301的功函数层。
所述栅介质层和所述金属栅109都延伸到第二NMOS管301的形成区域中并同时为所述第一PMOS管302和所述第二NMOS管301共用。
所述第一功函数层106仅位于所述第一PMOS管302的形成区域中。
所述第二功函数层107叠加在所述第一功函数层106的表面并横向延伸到所述第二NMOS管301的形成区域中。
通常,所述第一功函数层106的材料为TiN,所述第二功函数层107的材料为TiAl,所述金属栅109的材料为Al。
在半导体衬底上形成有通过浅沟槽场氧101隔离出来的有源区,所述第一PMOS管302对应的第一有源区102和所述第二NMOS管301对应的第二有源区103相邻。
所述第一有源区102中被所述HKMG所覆盖的区域形成有第一沟道区且所述第一沟道区的表面用于形成所述第一PMOS管302的沟道,所述第一PMOS管302的沟道的长度为28nm以下,也即现有采用的HKMG工艺的工艺节点达到了为28nm以下。
所述第二有源区103中被所述HKMG所覆盖的区域形成有第二沟道区且所述第二沟道区的表面用于形成所述第二NMOS管301的沟道,所述第二NMOS管301的沟道的长度为28nm以下。
所述栅介质层包括高介电常数层104。通常,所述高介电常数层104的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
所述栅介质层还包括界面层,所述界面层位于所述高介电常数层104和半导体衬底之间。通常,所述界面层的材料包括氧化硅。
所述栅介质层还包括第二阻障层105,所述第二阻障层105位于所述高介电常数层104和所述第一功函数层106之间。所述第二阻障层105的材料包括金属氮化物。通常,组成所述第二阻障层105的金属氮化物包括氮化钛或氮化钽。
在所述第二功函数层107和所述金属栅109之间还具有第三阻障层108。通常,所述第三阻障层108的材料为TiN。
由图2所示,所述第一PMOS管302对应的具有HKMG的栅极结构201的叠层结构包括:所述高介电常数层104、所述第二阻障层105、所述第一功函数层106、所述第二功函数层107、所述第三阻障层108和所述金属栅109。
所述第二NMOS管301对应的具有HKMG的栅极结构202的叠层结构包括:所述高介电常数层104、所述第二阻障层105、所述第二功函数层107、所述第三阻障层108和所述金属栅109。
图1的版图中显示了SRAM的一个位(bit)的单元结构的一半电路图即简称为半位单元结构的版图,在图1中还显示了一个第三NMOS管303,所述第三NMOS管303具有金属栅110。两个对称的图1所示的半位单元结构组成一个完整位单元结构。
目前28nmHKMG,使用先HK即HKfirst+后MG即MGlast制程工艺,主要是材料与制程这两者会令组件的功函数(workfunction,WF)层产生改变,进而影响组件特性.业界针对N管组件(PD)即NMOS管与P管组件(PU)即PMOS管的HKMG材料选择上,主要材料有HfO2,TiN,TaN,TiAl,Al等.在HKMG整体制程过程,Al材料与热效应等问题,会直接性地的改变或是影响组件的特性.尤其是SRAM区域,因为其组件密度高,N管组件PD与P管组件PU的相邻空间特别小并且共同使用一个闸极即栅极也即金属栅,导致SRAM组件更是是容易受影响.
HKMG工艺,目前有两种做法:
第一种方法为:N管组件与P管组件分别生成处理功函数(workfunction,WF)层(layer),此种方式是制程复杂与成本高。
第二种方法为:先长成P管组件的workfunction层,再长成N管组件的workfunction层,此种方式较有竞争性与制程速度快,实施是先全面长成P管组件的workfunction层,再将N管组件位置上形成的P管组件的workfunction层给刻蚀掉,再长成N管组件的workfunction层,此时在静态随机存取内存区域因为N管组件即PD与P管组件即PU共享同一个闸极,且距离非常接近,所以金属栅的Al元素为因为温度效应而横向迁移,影响P管组件(PU)的workfunction层,使其电性受改变。
发明内容
本发明所要解决的技术问题是提供一种具有HKMG的SRAM,能防止SRAM单元结构的PMOS管的功函数层被相邻的共金属栅的NMOS管的功函数层的材料和金属栅的金属材料横向渗入,从而能提高SRAM单元结构中的PMOS管的稳定性。
为解决上述技术问题,本发明提供的具有HKMG的SRAM的单元结构中包括两个相邻的共用金属栅的第一PMOS管和第二NMOS管,第一PMOS管的HKMG包括栅介质层和金属栅,在所述栅介质层和所述金属栅之间具有第一功函数层和第二功函数层,所述第一功函数层为第一PMOS管的功函数层;所述第二功函数层为第二NMOS管的功函数层。
所述栅介质层和所述金属栅都延伸到第二NMOS管的形成区域中并同时为所述第一PMOS管和所述第二NMOS管共用。
所述第一功函数层仅位于所述第一PMOS管的形成区域中,在所述第一功函数层两侧的侧面形成有第一阻障层。
所述第二功函数层叠加在所述第一功函数层的表面并横向延伸到所述第二NMOS管的形成区域中,在所述第一功函数层的侧面处所述第二功函数层和所述第一功函数层之间隔离有所述第一阻障层,通过所述第一阻障层防止所述第二功函数层和所述金属栅的材料横向渗透到所述第一功函数层中,使所述第一PMOS管的性能稳定。
进一步的改进是,所述第一功函数层的材料为TiN,所述第二功函数层的材料为TiAl,所述金属栅的材料为Al。
进一步的改进是,所述第一阻障层的材料为TaN。
进一步的改进是,在半导体衬底上形成有通过浅沟槽场氧隔离出来的有源区,所述第一PMOS管对应的第一有源区和所述第二NMOS管对应的第二有源区相邻。
进一步的改进是,所述栅介质层包括高介电常数层。
进一步的改进是,所述栅介质层还包括界面层,所述界面层位于所述高介电常数层和半导体衬底之间。
进一步的改进是,所述栅介质层还包括第二阻障层,所述第二阻障层位于所述高介电常数层和所述第一功函数层之间。
进一步的改进是,所述界面层的材料包括氧化硅。
进一步的改进是,所述高介电常数层的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
进一步的改进是,所述第二阻障层的材料包括金属氮化物。
进一步的改进是,组成所述第二阻障层的金属氮化物包括氮化钛或氮化钽。
进一步的改进是,在所述第二功函数层和所述金属栅之间还具有第三阻障层。
进一步的改进是,所述第三阻障层的材料为TiN。
进一步的改进是,所述第一PMOS管对应的第一有源区中被所述HKMG所覆盖的区域形成有第一沟道区且所述第一沟道区的表面用于形成所述第一PMOS管的沟道,所述第一PMOS管的沟道的长度为28nm以下。
进一步的改进是,所述第二NMOS管对应的第二有源区中被所述HKMG所覆盖的区域形成有第二沟道区且所述第二沟道区的表面用于形成所述第二NMOS管的沟道,所述第二NMOS管的沟道的长度为28nm以下。
针对具有HKMG的SRAM的单元结构中两个相邻的共用金属栅的第一PMOS管和第二NMOS管的栅极结构比较接近,第二NMOS管的第二功函数层的材料以及金属栅的材料容易横向渗入到第一PMOS管的功函数层的特点,本发明在第一PMOS管的功函数层即第一功函数层的两侧侧面形成第一阻障层,通过第一阻障层防止第二功函数层和金属栅的材料横向渗透到第一功函数层中,使第一PMOS管的性能稳定。
本发明的第一阻障层能自对准于第一功函数层的侧面,不需要增加额外的光罩成本,故成本较低。
另外,本发明的第一阻障层并未影响到第二NMOS管的栅极结构,故不会影响到第二NMOS管的特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有具有HKMG的SRAM的半位单元结构的版图;
图2是现有沿图1中的AA线的两个相邻的第一PMOS管和第二NMOS管的剖面结构图;
图3是本发明实施例沿图1中的AA线的两个相邻的第一PMOS管和第二NMOS管的剖面结构图。
具体实施方式
本发明实施例的具有HKMG的SRAM的半位单元结构的版图也请参考图1所示,如图3所示,是本发明实施例沿图1中的AA线的两个相邻的第一PMOS管302和第二NMOS管301的剖面结构图,本发明实施例具有HKMG的SRAM的SRAM的单元结构中包括两个相邻的共用金属栅109的第一PMOS管302和第二NMOS管301,第一PMOS管302的HKMG包括栅介质层和金属栅109,在所述栅介质层和所述金属栅109之间具有第一功函数层106和第二功函数层107,所述第一功函数层106为第一PMOS管302的功函数层;所述第二功函数层107为第二NMOS管301的功函数层。
所述栅介质层和所述金属栅109都延伸到第二NMOS管301的形成区域中并同时为所述第一PMOS管302和所述第二NMOS管301共用。
所述第一功函数层106仅位于所述第一PMOS管302的形成区域中,在所述第一功函数层106两侧的侧面形成有第一阻障层401。
所述第二功函数层107叠加在所述第一功函数层106的表面并横向延伸到所述第二NMOS管301的形成区域中,在所述第一功函数层106的侧面处所述第二功函数层107和所述第一功函数层106之间隔离有所述第一阻障层401,通过所述第一阻障层401防止所述第二功函数层107和所述金属栅109的材料横向渗透到所述第一功函数层106中,使所述第一PMOS管302的性能稳定。
本发明实施例中,所述第一功函数层106的材料为TiN,所述第二功函数层107的材料为TiAl,所述金属栅109的材料为Al。
所述第一阻障层401的材料为TaN。
在半导体衬底上形成有通过浅沟槽场氧101隔离出来的有源区,所述第一PMOS管302对应的第一有源区102和所述第二NMOS管301对应的第二有源区103相邻。
所述第一有源区102中被所述HKMG所覆盖的区域形成有第一沟道区且所述第一沟道区的表面用于形成所述第一PMOS管302的沟道,所述第一PMOS管302的沟道的长度为28nm以下,也即本发明实施例采用的HKMG工艺的工艺节点达到28nm以下。
所述第二有源区103中被所述HKMG所覆盖的区域形成有第二沟道区且所述第二沟道区的表面用于形成所述第二NMOS管301的沟道,所述第二NMOS管301的沟道的长度为28nm以下。
所述栅介质层包括高介电常数层104。较佳为,所述高介电常数层104的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
所述栅介质层还包括界面层,所述界面层位于所述高介电常数层104和半导体衬底之间。较佳为,所述界面层的材料包括氧化硅。
所述栅介质层还包括第二阻障层105,所述第二阻障层105位于所述高介电常数层104和所述第一功函数层106之间。所述第二阻障层105的材料包括金属氮化物。较佳为,组成所述第二阻障层105的金属氮化物包括氮化钛或氮化钽。
在所述第二功函数层107和所述金属栅109之间还具有第三阻障层108。较佳为,所述第三阻障层108的材料为TiN。
由图3所示,所述第一PMOS管302对应的具有HKMG的栅极结构201的叠层结构包括:所述高介电常数层104、所述第二阻障层105、所述第一功函数层106、所述第二功函数层107、所述第三阻障层108、所述金属栅109和所述第一阻障层401。
所述第二NMOS管301对应的具有HKMG的栅极结构202的叠层结构包括:所述高介电常数层104、所述第二阻障层105、所述第二功函数层107、所述第三阻障层108和所述金属栅109。
图1的版图中显示了SRAM的一个位(bit)的单元结构的一半电路图即简称为半位单元结构的版图,在图1中还显示了一个第三NMOS管303。两个对称的图1所示的半位单元结构组成一个完整位单元结构。
针对具有HKMG的SRAM的单元结构中两个相邻的共用金属栅的第一PMOS管302和第二NMOS管303的栅极结构比较接近,第二NMOS管302的第二功函数层107的材料以及金属栅109的材料容易横向渗入到第一PMOS管的功函数层106的特点,本发明实施例在第一PMOS管的功函数层即第一功函数层106的两侧侧面形成第一阻障层401,通过第一阻障层401防止第二功函数层107和金属栅109的材料横向渗透到第一功函数层106中,使第一PMOS管302的性能稳定。
本发明实施例的第一阻障层401能自对准于第一功函数层106的侧面,不需要增加额外的光罩成本,故成本较低。
另外,本发明实施例的第一阻障层401并未影响到第二NMOS管301的栅极结构,故不会影响到第二NMOS管301的特性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (15)

1.一种具有HKMG的SRAM,其特征在于,SRAM的单元结构中包括两个相邻的共用金属栅的第一PMOS管和第二NMOS管,第一PMOS管的HKMG包括栅介质层和金属栅,在所述栅介质层和所述金属栅之间具有第一功函数层和第二功函数层,所述第一功函数层为第一PMOS管的功函数层;所述第二功函数层为第二NMOS管的功函数层;
所述栅介质层和所述金属栅都延伸到第二NMOS管的形成区域中并同时为所述第一PMOS管和所述第二NMOS管共用;
所述第一功函数层仅位于所述第一PMOS管的形成区域中,在所述第一功函数层两侧的侧面形成有第一阻障层;所述第一阻障层自对准于所述第一功函数层的侧面;
所述第二功函数层叠加在所述第一功函数层的表面并横向延伸到所述第二NMOS管的形成区域中,在所述第一功函数层的侧面处所述第二功函数层和所述第一功函数层之间隔离有所述第一阻障层,通过所述第一阻障层防止所述第二功函数层和所述金属栅的材料横向渗透到所述第一功函数层中,使所述第一PMOS管的性能稳定。
2.如权利要求1所述的具有HKMG的SRAM,其特征在于:所述第一功函数层的材料为TiN,所述第二功函数层的材料为TiAl,所述金属栅的材料为Al。
3.如权利要求2所述的具有HKMG的SRAM,其特征在于:所述第一阻障层的材料为TaN。
4.如权利要求1所述的具有HKMG的SRAM,其特征在于:在半导体衬底上形成有通过浅沟槽场氧隔离出来的有源区,所述第一PMOS管对应的第一有源区和所述第二NMOS管对应的第二有源区相邻。
5.如权利要求1所述的具有HKMG的SRAM,其特征在于:所述栅介质层包括高介电常数层。
6.如权利要求5所述的具有HKMG的SRAM,其特征在于:所述栅介质层还包括界面层,所述界面层位于所述高介电常数层和半导体衬底之间。
7.如权利要求5所述的具有HKMG的SRAM,其特征在于:所述栅介质层还包括第二阻障层,所述第二阻障层位于所述高介电常数层和所述第一功函数层之间。
8.如权利要求6所述的具有HKMG的SRAM,其特征在于:所述界面层的材料包括氧化硅。
9.如权利要求5所述的具有HKMG的SRAM,其特征在于:所述高介电常数层的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
10.如权利要求7所述的具有HKMG的SRAM,其特征在于:所述第二阻障层的材料包括金属氮化物。
11.如权利要求10所述的具有HKMG的SRAM,其特征在于:组成所述第二阻障层的金属氮化物包括氮化钛或氮化钽。
12.如权利要求1所述的具有HKMG的SRAM,其特征在于:在所述第二功函数层和所述金属栅之间还具有第三阻障层。
13.如权利要求12所述的具有HKMG的SRAM,其特征在于:所述第三阻障层的材料为TiN。
14.如权利要求4所述的具有HKMG的SRAM,其特征在于:所述第一PMOS管对应的第一有源区中被所述HKMG所覆盖的区域形成有第一沟道区且所述第一沟道区的表面用于形成所述第一PMOS管的沟道,所述第一PMOS管的沟道的长度为28nm以下。
15.如权利要求4所述的具有HKMG的SRAM,其特征在于:所述第二NMOS管对应的第二有源区中被所述HKMG所覆盖的区域形成有第二沟道区且所述第二沟道区的表面用于形成所述第二NMOS管的沟道,所述第二NMOS管的沟道的长度为28nm以下。
CN201810207615.XA 2018-03-14 2018-03-14 具有hkmg的sram Active CN108511441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810207615.XA CN108511441B (zh) 2018-03-14 2018-03-14 具有hkmg的sram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810207615.XA CN108511441B (zh) 2018-03-14 2018-03-14 具有hkmg的sram

Publications (2)

Publication Number Publication Date
CN108511441A CN108511441A (zh) 2018-09-07
CN108511441B true CN108511441B (zh) 2020-10-09

Family

ID=63375927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810207615.XA Active CN108511441B (zh) 2018-03-14 2018-03-14 具有hkmg的sram

Country Status (1)

Country Link
CN (1) CN108511441B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524470A (zh) * 2018-10-29 2019-03-26 上海华力集成电路制造有限公司 Nmos管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197017A1 (en) * 2015-01-06 2016-07-07 Semiconductor Manufacturing International (Shanghai) Corporation Finfet device and fabrication method thereof
CN106449391A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN107492551A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197017A1 (en) * 2015-01-06 2016-07-07 Semiconductor Manufacturing International (Shanghai) Corporation Finfet device and fabrication method thereof
CN106449391A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN107492551A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN108511441A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
US11855172B2 (en) Semiconductor device and method for fabricating the same
US9589957B2 (en) Method of manufacturing semiconductor device
KR102128450B1 (ko) 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
CN101675513B (zh) 高k栅极介电质互补金属氧化物半导体结构的阈值调整
KR100852212B1 (ko) 반도체 소자 및 이를 형성하는 방법
US20170125298A1 (en) Finfet gate structure and method for fabricating the same
CN106601605B (zh) 栅极堆叠结构、nmos器件、半导体装置及其制造方法
US11664437B2 (en) Semiconductor devices
US10276447B2 (en) Semiconductor structures and methods of forming the same
KR100654358B1 (ko) 반도체 집적 회로 장치와 그 제조 방법
CN102640280A (zh) 半导体器件及其制造方法
KR102417179B1 (ko) 다치형 문턱 전압을 갖는 반도체 소자
CN108511441B (zh) 具有hkmg的sram
US20190096770A1 (en) Semiconductor devices
CN103137456A (zh) Pmos晶体管金属栅极的制造方法
CN108807382B (zh) 具有hkmg的半导体集成电路
US20220223420A1 (en) Manufacturing method for semiconductor structure, and semiconductor structure
CN108615759A (zh) 具有hkmg的pmos
US20230420304A1 (en) Method for manufacturing high dielectric constant metal gate for nmos and pmos
US9484449B2 (en) Integrated circuits with diffusion barrier layers and processes for preparing integrated circuits including diffusion barrier layers
KR20080039143A (ko) 텅스텐 듀얼 폴리 게이트 및 그의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant