CN104979290B - Cmos器件结构及其制作方法 - Google Patents
Cmos器件结构及其制作方法 Download PDFInfo
- Publication number
- CN104979290B CN104979290B CN201410136567.1A CN201410136567A CN104979290B CN 104979290 B CN104979290 B CN 104979290B CN 201410136567 A CN201410136567 A CN 201410136567A CN 104979290 B CN104979290 B CN 104979290B
- Authority
- CN
- China
- Prior art keywords
- pmos
- work
- layer
- function
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种CMOS器件结构及其制作方法,包括:提供衬底;形成伪栅以及与伪栅齐平的介质层;形成开口;在开口中覆盖PMOS功函数层并形成金属栅极结构;对金属栅极结构进行热处理,使处理后的PMOS功函数层的功函数位于第一功函数与第二功函数之间。本发明具有以下优点:有利于方便CMOS器件的后续制造步骤中对PMOS区域以及NMOS区域中分别将要形成的PMOS器件以及NMOS器件的功函数进行进一步调整,进而比较灵活的对后续将形成的PMOS器件以及NMOS器件进行功函数的调整;在一定程度上简化了流程并节省了空间体积;不会增加其它的制造工序,例如前期的源漏区掺杂等步骤的难度和复杂程度。
Description
技术领域
本发明涉及半导体制造领域,具体涉及一种CMOS器件结构及其制作方法。
背景技术
随着半导体技术的不断进步,半导体器件的特征尺寸逐渐变小。而半导体器件特征尺寸的逐渐变小给半导体制造工艺提出了更高的要求。
以互补金属氧化物半导体(CMOS)器件为例,随着器件本身的尺寸的减小,为了适应这种变化,现有技术中开始应用后栅(gate last)金属栅工艺形成金属栅极,以获得性能更为理想的栅极。
与此同时,半导体技术还对半导体器件提出了其他要求,例如:要求CMOS器件的阈值电压为符合设计规格的阈值电压,通常CMOS器件通过调整功函数来改变阈值电压。
由于PMOS器件与NMOS器件的阈值电压有所不同,现有技术为了尽量同时满足PMOS器件与NMOS器件对阈值电压的需求,一般先在PMOS器件或者NMOS器件上覆盖一种类型(例如PMOS器件)的功函数层,然后覆盖掩模,并去除位于NMOS器件的功函数层,使这层功函数层仅位于PMOS器件上;然后再通过覆盖掩模的方式,在NMOS器件处形成另一种类型的功函数层,以此来分别调节PMOS器件和NMOS器件的功函数,进而分别使PMOS器件和NMOS器件的阈值电压达到各自规格值。
但是,这种方法为了实现上述目的需要形成掩模、去除掩模以及刻蚀功函数层等步骤,然后还要再次形成另一种类型的功函数层,工序比较繁琐,增加制作的难度和复杂度。
为此,需要一种制造CMOS器件的方法,在能够通过较为简单的制造方式,尽量满足PMOS器件和NMOS器件对于阈值电压的要求。
发明内容
本发明解决的技术问题是提供一种CMOS器件结构及其制作方法,以采用较为简单制造方式使PMOS器件和NMOS器件的阈值电压达到各自规格值。
为解决上述问题,本发明提供一种CMOS器件的制作方法,包括:
提供衬底,所述衬底包括PMOS区域以及NMOS区域,所述PMOS区域用于形成具有第一功函数的PMOS,所述NMOS区域用于形成具有第二功函数的NMOS;
在衬底上形成多个伪栅以及与所述伪栅齐平的介质层;
去除所述多个伪栅,在所述介质层中形成开口;
在所述开口中覆盖PMOS功函数层;
在覆盖有所述PMOS功函数层的所述开口中形成金属栅极结构;
对所述金属栅极结构进行热处理,使所述金属栅极结构的金属扩散至所述PMOS功函数层,以减小PMOS功函数层的功函数,使处理后的PMOS功函数层的功函数位于所述第一功函数与所述第二功函数之间。
可选的,所述PMOS功函数层采用氮化钛、氮化钼、氮化钽或者碳化钽作为材料。
可选的,在形成开口的步骤之后,形成PMOS功函数层的步骤之前,还包括以下步骤:
在所述开口中依次形成覆盖于所述开口底部以及侧壁的栅介质层、高K介质层、盖帽层以及停止层;
在形成PMOS功函数层的步骤中,所述PMOS功函数层形成于所述停止层上。
可选的,在形成PMOS功函数层的步骤之后,形成金属栅极结构的步骤之前,还包括以下步骤:
在所述PMOS区域以及NMOS区域的PMOS功函数层上形成一层或者多层阻挡层。
可选的,形成阻挡层的步骤包括,形成第一阻挡层以及第二阻挡层。
可选的,所述第一阻挡层采用氮化钽、钽或者铝化钽作为材料。
可选的,所述第一阻挡层的厚度在5~20埃的范围内。
可选的,所述第二阻挡层采用氮化钛、钛、氮化钽、钽或者铝化钽作为材料。
可选的,所述第二阻挡层的厚度在5~20埃的范围内。
可选的,形成金属栅极结构的步骤包括:
在所述PMOS区域以及NMOS区域的开口中分别形成湿润层;
形成所述湿润层后,形成金属栅极;所述金属栅极与所述湿润层共同形成所述金属栅极结构。
可选的,所述金属栅极采用铝作为材料,所述湿润层采用钛、铝化钛或者钴作为材料。
可选的,所述金属栅极采用钨作为材料,所述湿润层采用铝化钛或者铝作为材料。
可选的,所述湿润层的厚度在5~200埃的范围内。
可选的,对所述金属栅极结构进行热处理,使所述金属栅极结构的金属扩散至所述PMOS功函数层的步骤包括:
使金属栅极的金属扩散至所述PMOS功函数层;或者,
湿润层为金属材料,使湿润层的金属扩散至所述PMOS功函数层。
此外,本发明还提供一种CMOS器件结构,包括:
衬底,包括PMOS区域以及NMOS区域,所述PMOS区域用于形成具有第一功函数的PMOS,所述NMOS区域用于形成具有第二功函数的NMOS;
介质层,覆盖于所述衬底上;所述介质层在衬底的PMOS区域以及NMOS区域中分别形成有开口;
还包括:
PMOS功函数层,分别形成于所述PMOS区域以及NMOS区域的开口中;
金属栅极结构,形成于所述PMOS区域以及NMOS区域的开口中;
PMOS功函数层中有所述金属栅极结构扩散至PMOS功函数层的金属,所述PMOS功函数层的功函数位于所述第一功函数与所述第二功函数之间。
可选的,所述CMOS器件结构还包括:
一层或者多层阻挡层,形成于所述PMOS功函数层与金属栅极结构之间。
可选的,所述阻挡层包括第一阻挡层以及第二阻挡层。
可选的,所述第一阻挡层采用氮化钽、钽或者铝化钽作为材料。
可选的,所述第二阻挡层采用氮化钛、钛、氮化钽、钽或者铝化钽作为材料。
可选的,所述金属栅极结构包括形成于所述PMOS功函数层上的湿润层以及形成于湿润层上的金属栅极。
与现有技术相比,本发明的技术方案具有以下优点:
在PMOS区域以及NMOS区域的开口中形成PMOS功函数层后,通过在所述开口中形成金属栅极结构,使所述金属栅极结构的金属扩散至所述PMOS功函数层,进而使得所述PMOS功函数层的功函数被调整至介于PMOS区域所需功函数以及NMOS区域所需功函数之间的中间值,也就是说,PMOS区域以及NMOS区域功函数层的功函数变为介于PMOS区域所需的较高的功函数与NMOS区域所需的较低的功函数之间的中间值,这样有利于方便CMOS器件的后续制造步骤中对PMOS区域以及NMOS区域中分别将要形成的PMOS器件以及NMOS器件的功函数进行进一步调整,进而比较灵活的对后续将形成的PMOS器件以及NMOS器件进行功函数的调整。一方面,相对于现有的调整CMOS器件功函数的方式,不需要形成掩模等步骤,在一定程度上简化了流程;另一方面,直接通过形成的金属栅极结构来调整PMOS区域以及NMOS区域的功函数,相对于现有技术,在一定程度上节省了空间体积;此外,PMOS区域以及NMOS区域的功函数基本相同,相对于现有技术,不会增加其它制造工序(例如前期的源漏区掺杂等步骤)的难度和复杂程度。
进一步,在形成金属栅极结构的步骤之前,在所述PMOS区域以及NMOS区域的PMOS功函数层上形成一层或者多层阻挡层,可以进一步的调整PMOS区域以及NMOS区域的功函数,在一定程度上增加了CMOS器件对于功函数调整的灵活性。
附图说明
图1至图4为本发明CMOS器件的制作方法一实施例中各个步骤的结构示意图。
具体实施方式
现有的CMOS器件为了满足PMOS器件的较高阈值电压需求以及NMOS器件较低阈值电压的需求,通常分别在PMOS器件以及NMOS器件的高K介质层与金属栅极之间形成不同类型的功函数层,以此调节PMOS器件以及NMOS器件的阈值电压。但是这种方式需要在PMOS器件以及NMOS器件所在区域分别形成掩模、去除掩模,制造过程比较繁琐,且由于形成的PMOS器件以及NMOS器件之间的功函数不同,在这之前的工序也会受到影响。
为此,本发明提供一种CMOS器件的制作方法的实施例,在本实施例中所述制作方法包括以下步骤:
提供衬底,所述衬底包括PMOS区域以及NMOS区域,所述PMOS区域用于形成具有第一功函数的PMOS,所述NMOS区域用于形成具有第二功函数的NMOS;
在衬底上形成多个伪栅以及与所述伪栅齐平的介质层;
去除所述多个伪栅,在所述介质层中形成开口;
在所述开口中覆盖PMOS功函数层;
在覆盖有所述PMOS功函数层的所述开口中形成金属栅极结构;
对所述金属栅极结构进行热处理,使所述金属栅极结构的金属扩散至所述PMOS功函数层,以减小PMOS功函数层的功函数,使处理后的PMOS功函数层的功函数位于所述第一功函数与所述第二功函数之间。
通过上述步骤形成金属栅极结构,使所述金属栅极结构的金属扩散至所述PMOS功函数层,进而使所述PMOS功函数层的功函数被调整至所述第一功函数与所述第二功函数之间的中间值,这样有利于方便CMOS器件的后续制造步骤中,对PMOS区域以及NMOS区域中分别将要形成的PMOS器件以及NMOS器件的功函数进行进一步调整,进而比较灵活的对后续将形成的PMOS器件以及NMOS器件进行功函数的调整。一方面,相对于现有的调整CMOS器件功函数的方式,不需要形成掩模等步骤,在一定程度上简化了流程;另一方面,直接通过形成的金属栅极结构来调整PMOS区域以及NMOS区域的功函数,相对于现有技术,在一定程度上节省了空间体积;此外,PMOS区域以及NMOS区域的功函数基本相同,相对于现有技术,不会增加其它的制造工序,例如前期的源漏区掺杂等步骤的难度和复杂程度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例作详细的说明。
参考图1至图4,示出了本发明CMOS器件的制作方法一实施例中各个步骤的结构示意图。需要说明的是,仅在本图1中示出了衬底,为了使附图简洁、清楚,图2至图4的附图中略去了所述衬底,不应以此限制本发明。
参考图1,提供衬底5,在衬底5上覆盖介质层(图中未示出);所述衬底5上具有PMOS区域以及NMOS区域。所述PMOS区域用于形成具有第一功函数的PMOS,所述NMOS区域用于形成具有第二功函数的NMOS,所述第一功函数和所述第二功函数分别为PMOS和NMOS的需要达到的功函数规格值。
在PMOS区域以及NMOS区域的介质层中分别形成有栅介质材料层(IL layer)10、位于所述栅介质材料层10上的伪栅(图中未示出);
在本实施例中,所述栅介质材料层10采用氧化物作为材料,并通过热氧化、氮化或者化学方式的氧化反应得到,还可以是通过化学气相沉积、物理气相沉积或者原子层沉积得到,本发明对此不作限定。
进一步,在本实施例中,所述栅介质材料层10的厚度为5~10埃,这样的好处在于在保证栅介质材料层10的隔离性的同时不至于过厚以影响PMOS器件或者NMOS器件的整体结构。
所述伪栅为多晶硅伪栅。
接着,去除伪栅以在PMOS区域以及NMOS区域分别形成开口50。
以上步骤为本领域常用的后栅工艺,本发明对此不做赘述,同时也不做任何限定。
继续参考图1,在形成所述开口50后,在所述开口50中还依次形成:高K介质层20、盖帽层(cap layer)30以及停止层40。
在本实施例中,所述高K介质层20可以采用如LaO、AlO、BaZrO、HfZrO,HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4,或者氮氧化物作为材料。同时,可以通过化学气相沉积、物理气相沉积或者原子层沉积得到所述高K介质层20,本发明对此不作限定。
进一步,为了使所述高K介质层20的厚度足够发挥作用,又不至于过厚导致影响PMOS器件或者NMOS器件的整体结构,本实施例中的高K介质层20的厚度在10~30埃的范围内。
在本实施例中,所述盖帽层30主要用于改善包括迁移率、电性以及栅极可靠性等的器件性能。在本实施例中,所述盖帽层30可以采用如La2O3,AL2O3,Ga2O3,In2O3,MoO,Pt,Ru,TaCNO,Ir,TaC,MoN,WN,TixN1-x等作为材料,并通过化学气相沉积、物理气相沉积或者原子层沉积得到。本发明对此不作限定。
进一步,为了使盖帽层30不至于过薄以至于不能发挥作用,又不至于过厚导致影响PMOS器件或者NMOS器件的结构,所述盖帽层30的厚度在5~20埃的范围内。
在本实施例中,所述停止层40用于阻挡后续形成的金属栅极结构扩散至下方的衬底中。
在本实施例中,所述停止层40采用氮化钽、钽或者铝化钽作为材料。
进一步,为了使所述停止层40的厚度足够发挥阻挡作用,又不至于过厚而影响PMOS器件或者NMOS器件的整体结构,本实施例中的停止层40的厚度在10~30埃的范围内。
继续参考图1,在形成所述停止层40后,在PMOS区域以及NMOS区域开口中的盖帽层30上形成PMOS功函数层100。
所述PMOS功函数层100具有适用于PMOS器件的较高的功函数大小。
在本实施例中,所述PMOS功函数层100采用氮化钛作为材料。但本发明对此不作限定,也可以采用其他适合于PMOS器件的材料,例如氮化钼、氮化钽或者碳化钽等形成所述PMOS功函数层100。
参考图2,继续在开口50中形成一层或者多层阻挡层,所述阻挡层用于配合后续将要形成的金属栅极结构对PMOS器件以及NMOS器件进行功函数调节,同时,在后续形成所述金属栅极结构后,所述阻挡层还用于对所述金属栅极结构起到一定的扩散阻挡作用。
在本实施例中,依次形成第一阻挡层210以及第二阻挡层220。两层阻挡层210、220可以进一步增加调节功函数的灵活性的作用。
但是需要说明的是,本发明对于是否必须形成所述阻挡层并不做限定,其原因在于:
一方面,在后续步骤中将要形成的金属栅极结构可以起到将PMOS器件以及NMOS器件的功函数降低的作用,形成阻挡层的目的是为了进一步调节PMOS器件以及NMOS器件的功函数,增加调节功函数的灵活性。
另一方面,在后续形成金属栅极结构之后,所述阻挡层可以在一定程度上对金属栅极结构的金属扩散起到一定程度的阻挡作用,也就是说,仅让部分金属扩散至所述PMOS功函数层,这样可以防止一些可能发生的不受欢迎的情况,例如:金属栅极结构中有过多的金属扩散至所述PMOS功函数层,导致器件发生漏电等现象。
进一步,虽然本实施例中采用了两层阻挡层,也就是第一阻挡层210以及第二阻挡层220,但是本发明对于形成的阻挡层的数量也不作任何限定,而是根据实际情况进行调整。
在本实施例中,所述第一阻挡层210采用氮化钽作为材料。氮化钽可以作为金属的扩散阻挡层,同时也可以用于调节功函数。但是本发明对此不做限制,也可以根据实际情况采用钽或者铝化钽作为材料。
通常情况下,第一阻挡层210越厚,其对于金属扩散的阻挡作用越强,调节功函数的力度也越大。为了使所述第一阻挡层210在起到上述的调节功函数以及阻挡部分金属扩散的作用的同时,不至于过厚以占用过多的空间,在本实施例中,第一阻挡层210的厚度在5~20埃的范围内。但是应当说明的是,上述厚度范围仅仅是本实施例中所采用的数值范围,第一阻挡层210的厚度应根据实际情况,并配合及第二阻挡层220来调整,本发明对此并不做限定。
在本实施例中,所述第二阻挡层220可以采用氮化钛作为材料。但是本发明对此也不做限定,钛、氮化钽、钽或者铝化钽同样可以作为所述第二阻挡层220的材料。
基于与第一阻挡层210同样的理由,在本实施例中,所述第二阻挡层220的厚度在5~20埃的范围内。同样的,本发明对此也不做限定,第二阻挡层220的厚度应当根据实际情况并配合所述第一阻挡层210来调整。
参考图3,以及图4,在形成所述第一阻挡层210以及第二阻挡层220后,在开口50内形成金属栅极结构;对所述金属栅极结构进行热处理,使所述金属栅极结构的金属扩散至所述PMOS功函数层,进而使处理后的PMOS功函数层的功函数位于所述第一功函数与所述第二功函数之间。在本实施例中,形成所述金属栅极结构包括:
在所述PMOS区域以及NMOS区域的开口中分别形成湿润层300(wetting layer);
形成所述湿润层300后,形成金属栅极400,所述金属栅极400与所述湿润层300共同形成所述金属栅极结构。
所述湿润层用于增加所述金属栅极的填充能力,或者是在增加所述金属栅极的填充能力的同时,部分扩散至所述PMOS功函数层100,进而使所述PMOS功函数层100的功函数被调整至介于PMOS区域所需功函数以及NMOS区域所需功函数之间的中间值。
在本实施例中,所述金属栅极400采用铝作为材料,这样的好处在于,由于铝金属的熔点较低,在形成栅极之后的制造过程中的任何热处理步骤,例如加热或者退火步骤都很容易引起本发明所述的热处理,使铝金属向氮化钛材料的PMOS功函数层100扩散。这样的好处在于,可以利用现有技术中已有的工序步骤实现金属的扩散,有利于简化工艺步骤。
但是,本发明对此并不做限定,也可以不依靠现有技术中后续制造步骤中的涉及到的热处理步骤,而是在形成所述金属栅极400后,针对性地对所述金属栅极400进行热处理以达到上述目的。
同时,本发明旨在使金属受热扩散,所以对热处理的温度也不做限制,而是根据实际情况,如金属栅极的材料等作出调整。
扩散的铝金属在PMOS功函数层100的表面进行堆积,在PMOS功函数层100的表面发生反应,生成能够降低PMOS功函数层100功函数的物质(例如氮化铝钛),进而产生电偶极效应,降低了PMOS功函数层100的功函数,从而使PMOS器件与NMOS器件的功函数被降低。
此时的所述湿润层300起增加铝金属栅极填充能力的作用。在本实施例中,可以相应的采用钛、铝化钛或者钴作为湿润层300的材料。
此外,在本发明的其他实施例中,所述金属栅极400还可以采用其他材料例如钨。由于钨的熔点较高而不容易受到退火等加热处理的影响,因此不容易发生扩散。此时,所述湿润层300应相应的采用含有铝的材料,例如铝化钛或者铝,此时的湿润层300在增加所述金属栅极400的填充能力的同时,还提供了用于扩散至所述PMOS功函数层100的铝。
也就是说,使金属栅极结构的金属扩散至所述PMOS功函数层的步骤包括:使金属栅极的金属扩散至所述PMOS功函数层;或者,使湿润层的金属扩散至所述PMOS功函数层。
为了使所述湿润层300的厚度足够起到上述作用,又不至于过厚而占用过多的空间,在本实施例中,所述湿润层300的厚度在5~200埃的范围内。但是,湿润层300的厚度应当是根据实际情况而改变的,不应以此限制本发明。
此外,本发明还提供一种CMOS器件结构,包括:
衬底,包括PMOS区域以及NMOS区域,所述PMOS区域用于形成具有第一功函数的PMOS,所述NMOS区域用于形成具有第二功函数的NMOS;
介质层,覆盖于所述衬底上;所述介质层在衬底的PMOS区域以及NMOS区域中分别形成有开口;
还包括:
PMOS功函数层,分别形成于所述PMOS区域以及NMOS区域的开口中;
金属栅极结构,形成于所述PMOS区域以及NMOS区域的开口中;
PMOS功函数层中有所述金属栅极结构扩散至PMOS功函数层的金属,含有所述金属栅极结构中金属的,PMOS功函数层的功函数位于所述第一功函数与所述第二功函数之间。
这样的好处在于,PMOS器件以及NMOS器件具有相同的PMOS功函数层,有利于方便CMOS器件的后续制造步骤中,对PMOS区域以及NMOS区域中分别将要形成的PMOS器件以及NMOS器件进行进一步调整,进而比较灵活的对后续将形成的PMOS器件以及NMOS器件进行功函数的调整。
在本实施例中,在所述金属栅极结构与所述PMOS功函数层之间还一层或者多层阻挡层,所述阻挡层用于配合金属栅极结构调节PMOS器件以及NMOS器件的功函数。
进一步,所述阻挡层包括第一阻挡层以及第二阻挡层,两层阻挡层可以在一定程度上增加调整功函数的灵活性,同时也不至于占用过多空间,进而对整个CMOS器件的结构造成影响。
在本实施例中,所述第一阻挡层采用氮化钽、钽或者铝化钽作为材料。
在本实施例中,所述第二阻挡层采用氮化钛、钛、氮化钽、钽或者铝化钽作为材料。
在本实施例中,所述金属栅极结构包括形成于所述PMOS功函数层上的湿润层以及形成于湿润层上的金属栅极。
进一步,所述金属栅极为铝栅极,由于铝金属的熔点较低,在形成栅极之后的其它任何步骤的加热或者退火步骤都很容易引起铝金属向氮化钛材料的PMOS功函数层扩散,扩散的铝金属在PMOS功函数层的表面进行堆积,或者在PMOS功函数层的表面发生反应,生成能够降低PMOS功函数层的功函数的物质,例如氮化铝钛(TiAlN),进而产生电偶极效应,降低了PMOS功函数层的功函数,从而使PMOS器件与NMOS器件的功函数被降低。
此时的所述湿润层起增加铝金属栅极填充能力的作用。在本实施例中,可以相应的采用钛、铝化钛或者钴作为湿润层的材料。
此外,在本发明的其他实施例中,所述金属栅极还可以是其他材料,例如钨。由于钨的熔点较高而不容易受到退火等加热处理的影响,因此不容易发生扩散。此时,所述湿润层应相应的采用含有铝的材料,例如铝化钛或者铝,湿润层在增加所述金属栅极的填充能力的同时,还提供用于扩散至所述PMOS功函数层的铝。
此外需要说明的是,本发明的CMOS器件结构可以但不限于采用上述的制作方法得到。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种CMOS器件的制作方法,其特征在于,包括:
提供衬底,所述衬底包括PMOS区域以及NMOS区域,所述PMOS区域用于形成具有第一功函数的PMOS,所述NMOS区域用于形成具有第二功函数的NMOS;
在PMOS区域以及NMOS区域的衬底上形成多个伪栅以及与所述伪栅齐平的介质层;
去除所述多个伪栅,在所述PMOS区域以及NMOS区域的介质层中形成开口;
在所述PMOS区域以及NMOS区域的开口中覆盖PMOS功函数层;
在覆盖有所述PMOS功函数层的PMOS区域以及NMOS区域所述开口中形成金属栅极结构;
对所述金属栅极结构进行热处理,且进行热处理前不去除NMOS区域的部分PMOS功函数层,使所述金属栅极结构的金属扩散至所述PMOS功函数层,以减小PMOS功函数层的功函数,使PMOS区域以及NMOS区域处理后的PMOS功函数层的功函数位于所述第一功函数与所述第二功函数之间。
2.如权利要求1所述的制作方法,其特征在于,所述PMOS功函数层采用氮化钛、氮化钼、氮化钽或者碳化钽作为材料。
3.如权利要求1所述的制作方法,其特征在于,在形成开口的步骤之后,形成PMOS功函数层的步骤之前,还包括以下步骤:
在所述开口中依次形成覆盖于所述开口底部以及侧壁的栅介质层、高K介质层、盖帽层以及停止层;
在形成PMOS功函数层的步骤中,所述PMOS功函数层形成于所述停止层上。
4.如权利要求1所述的制作方法,其特征在于,在形成PMOS功函数层的步骤之后,形成金属栅极结构的步骤之前,还包括以下步骤:
在所述PMOS区域以及NMOS区域的PMOS功函数层上形成一层或者多层阻挡层。
5.如权利要求4所述的制作方法,其特征在于,形成阻挡层的步骤包括,形成第一阻挡层以及第二阻挡层。
6.如权利要求5所述的制作方法,其特征在于,所述第一阻挡层采用氮化钽、钽或者铝化钽作为材料。
7.如权利要求5所述的制作方法,其特征在于,所述第一阻挡层的厚度在5~20埃的范围内。
8.如权利要求5所述的制作方法,其特征在于,所述第二阻挡层采用氮化钛、钛、氮化钽、钽或者铝化钽作为材料。
9.如权利要求5所述的制作方法,其特征在于,所述第二阻挡层的厚度在5~20埃的范围内。
10.如权利要求1所述的制作方法,其特征在于,形成金属栅极结构的步骤包括:
在所述PMOS区域以及NMOS区域的开口中分别形成湿润层;
形成所述湿润层后,形成金属栅极;所述金属栅极与所述湿润层共同形成所述金属栅极结构。
11.如权利要求10所述的制作方法,其特征在于,所述金属栅极采用铝作为材料,所述湿润层采用钛、铝化钛或者钴作为材料。
12.如权利要求10所述的制作方法,其特征在于,所述金属栅极采用钨作为材料,所述湿润层采用铝化钛或者铝作为材料。
13.如权利要求11或12所述的制作方法,其特征在于,所述湿润层的厚度在5~200埃的范围内。
14.如权利要求10、11或12所述的制作方法,其特征在于,对所述金属栅极结构进行热处理,使所述金属栅极结构的金属扩散至所述PMOS功函数层的步骤包括:
使金属栅极的金属扩散至所述PMOS功函数层;或者,
湿润层为金属材料,使湿润层的金属扩散至所述PMOS功函数层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410136567.1A CN104979290B (zh) | 2014-04-04 | 2014-04-04 | Cmos器件结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410136567.1A CN104979290B (zh) | 2014-04-04 | 2014-04-04 | Cmos器件结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104979290A CN104979290A (zh) | 2015-10-14 |
CN104979290B true CN104979290B (zh) | 2018-08-10 |
Family
ID=54275674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410136567.1A Active CN104979290B (zh) | 2014-04-04 | 2014-04-04 | Cmos器件结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104979290B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102286112B1 (ko) * | 2015-10-21 | 2021-08-04 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
CN108630608A (zh) * | 2017-03-17 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101685800A (zh) * | 2008-09-26 | 2010-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN103579111A (zh) * | 2012-07-26 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅半导体器件的制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8637390B2 (en) * | 2010-06-04 | 2014-01-28 | Applied Materials, Inc. | Metal gate structures and methods for forming thereof |
-
2014
- 2014-04-04 CN CN201410136567.1A patent/CN104979290B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101685800A (zh) * | 2008-09-26 | 2010-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN103579111A (zh) * | 2012-07-26 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104979290A (zh) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9536973B2 (en) | Metal-oxide-semiconductor field-effect transistor with metal-insulator-semiconductor contact structure to reduce schottky barrier | |
CN104821296B (zh) | 半导体器件及其形成方法 | |
TWI296831B (en) | Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same | |
US9590065B2 (en) | Semiconductor device with metal gate structure comprising work-function metal layer and work-fuction adjustment layer | |
CN106158860B (zh) | 半导体结构及其制造方法 | |
US8410555B2 (en) | CMOSFET device with controlled threshold voltage and method of fabricating the same | |
CN103854983B (zh) | P型mosfet的制造方法 | |
US20120104506A1 (en) | Cmosfet device with controlled threshold voltage characteristics and method of fabricating the same | |
CN104979177B (zh) | 栅极结构及其制作方法 | |
CN102103994A (zh) | 高介电常数介电层和/或金属栅极元件的制造方法 | |
CN104051252B (zh) | 高k金属栅结构的制备方法 | |
CN101663755A (zh) | 具有高k栅极电介质的cmos电路 | |
CN104752179A (zh) | 半导体器件及其形成方法 | |
CN102299155A (zh) | 一种半导体器件及其制造方法 | |
US20110037131A1 (en) | Gate structure for field effect transistor | |
CN106409677A (zh) | 半导体器件及其形成方法 | |
CN104979290B (zh) | Cmos器件结构及其制作方法 | |
JP5197986B2 (ja) | 半導体装置の製造装置 | |
US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
CN105990403B (zh) | 一种栅极及其形成方法 | |
CN108400115A (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN104916590B (zh) | 一种半导体器件及其制造方法 | |
CN107689393B (zh) | 一种半导体器件及其制造方法 | |
CN109119335B (zh) | 功函数层、金属栅极、半导体器件及其制造方法 | |
CN104979289B (zh) | 一种半导体器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |