CN109979994A - 金属栅极结构及其制造方法 - Google Patents

金属栅极结构及其制造方法 Download PDF

Info

Publication number
CN109979994A
CN109979994A CN201910231186.4A CN201910231186A CN109979994A CN 109979994 A CN109979994 A CN 109979994A CN 201910231186 A CN201910231186 A CN 201910231186A CN 109979994 A CN109979994 A CN 109979994A
Authority
CN
China
Prior art keywords
layer
work
metal gate
metal
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910231186.4A
Other languages
English (en)
Inventor
杨明仑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910231186.4A priority Critical patent/CN109979994A/zh
Publication of CN109979994A publication Critical patent/CN109979994A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

本发明公开了一种金属栅极结构,包括形成于半导体衬底表面的栅介质层、功函数层、电极阻挡层和金属栅,功函数层位于栅介质层顶部,电极阻挡层位于功函数层和金属栅之间;电极阻挡层中包括三元金属氮化物材料,三元金属氮化物材料的晶相结构中包括非晶相,利用三元金属氮化物的热稳定性和晶相特性来阻挡金属栅的金属向功函数层中扩散,并从而防止功函数层的功函数的大小产生偏移。本发明还公开了一种金属栅极结构的制造方法。本发明能阻挡金属栅的金属扩散到功函数层中,从而能使功函数层的功函数值保持稳定并从而能满足器件的电性要求。

Description

金属栅极结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种金属栅极结构;本发明还涉及一种金属栅极结构的制造方法。
背景技术
金属栅极结构通常采用由具有高介电常数(HK)的栅介质层以及金属栅(MG)叠加而成的HKMG,如图1所示,是现有金属栅极结构的结构图,现有金属栅极结构包括形成于半导体衬底101表面的栅介质层、功函数层、电极阻挡层107和金属栅108,所述功函数层位于所述栅介质层顶部,所述电极阻挡层107位于所述功函数层和所述金属栅108之间。
通常,所述半导体衬底101为硅衬底,所述金属栅108的材料为铝。所述电极阻挡层107由TiN层107a和Ti层107b叠加而成。
所述金属栅极结构为PMOS管的栅极结构,所述功函数层为P型功函数层105;或者,所述金属栅极结构为NMOS管的栅极结构,所述功函数层为N型功函数层106;或者,在同一所述半导体衬底101上同时集成有PMOS管和NMOS管,所述PMOS管的所述金属栅极结构中的所述功函数层由P型功函数层105和N型功函数层106叠加而成,所述NMOS管的所述金属栅极结构中的所述功函数层由N型功函数层106组成,图1中的示意图对应于在同一所述半导体衬底101上同时集成有PMOS管和NMOS管时PMOS管对应的金属栅极结构。
所述P型功函数层105的材料为TiN,所述N型功函数层106的材料为TiAl。
被金属栅极结构所覆盖的半导体衬底101表面形成有沟道区且所述沟道区的表面用于形成沟道,所述沟道的长度为28nm以下如28nm和22nm。
图1中,所述栅介质层包括界面层102、高介电常数层103和刻蚀阻挡层104。
所述界面层102位于所述高介电常数层103和半导体衬底101之间。
所述刻蚀阻挡层104位于所述高介电常数层103和所述功函数层之间。
所述界面层102的材料包括氧化硅。
所述高介电常数层103的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
所述刻蚀阻挡层104的材料包括金属氮化物;较佳为,图1中组成所述刻蚀阻挡层104的金属氮化物包括氮化钛104a和氮化钽104b。
通常,金属栅极结构的形成区域为多晶硅伪栅的去除区域,在多晶硅伪栅去除之后再形成所述金属栅极结构,在所述金属栅极结构的侧面形成有侧墙109,在所述金属栅极结构的侧墙109之外的区域形成有层间膜110,侧墙109通过在多晶硅伪栅去除之前形成在多晶硅伪栅的侧面,层间膜110也在多晶硅伪栅去除之前形成。
图1所示的现有结构中,组成所述电极阻挡层107的TiN层107a本身为多晶结构,会具有较大的晶界,较大的晶界处仍然会是金属栅的金属如铝的扩散的路径,而当铝扩散到下层的功函数层中时,会影响对应的功函数层的功函数的大小。通常半导体衬底为硅衬底,P型功函数层105的功函数的大小设置在硅的价带边缘附近,所述N型功函数层106的功函数的大小设置在硅的导带边缘附近,当功函数层中受到铝的扩散影响时,功函数层的功函数大小会偏离对应的带边,如会向硅的禁带中间区域(mid-gap)偏移,这会影响器件的阈值电压,从而影响器件的电学性能。
发明内容
本发明所要解决的技术问题是提供一种金属栅极结构,能阻挡金属栅的金属扩散到功函数层中,从而能使功函数层的功函数值保持稳定。
为解决上述技术问题,本发明提供的金属栅极结构包括形成于半导体衬底表面的栅介质层、功函数层、电极阻挡层和金属栅,所述功函数层位于所述栅介质层顶部,所述电极阻挡层位于所述功函数层和所述金属栅之间。
所述电极阻挡层中包括三元金属氮化物材料,所述三元金属氮化物材料的晶相结构中包括非晶相,利用三元金属氮化物的热稳定性和晶相特性来阻挡所述金属栅的金属向所述功函数层中扩散,并从而防止所述功函数层的功函数的大小产生偏移。
进一步的改进是,所述半导体衬底为硅衬底,所述金属栅的材料为铝。
进一步的改进是,所述三元金属氮化物材料为TiSiN。
进一步的改进是,所述电极阻挡层中还包括Ti层,所述Ti层叠加在所述三元金属氮化物材料表面上。
进一步的改进是,所述金属栅极结构为PMOS管的栅极结构,所述功函数层为P型功函数层;或者,所述金属栅极结构为NMOS管的栅极结构,所述功函数层为N型功函数层;或者,在同一所述半导体衬底上同时集成有PMOS管和NMOS管,所述PMOS管的所述金属栅极结构中的所述功函数层由P型功函数层和N型功函数层叠加而成,所述NMOS管的所述金属栅极结构中的所述功函数层由N型功函数层组成。
进一步的改进是,所述P型功函数层的材料为TiN,所述N型功函数层的材料为TiAl。
进一步的改进是,被金属栅极结构所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道,所述沟道的长度为28nm以下。
进一步的改进是,所述栅介质层包括界面层、高介电常数层和刻蚀阻挡层。
所述界面层位于所述高介电常数层和半导体衬底之间。
所述刻蚀阻挡层位于所述高介电常数层和所述功函数层之间。
进一步的改进是,所述界面层的材料包括氧化硅。
所述高介电常数层的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
所述刻蚀阻挡层的材料包括金属氮化物。
进一步的改进是,组成所述刻蚀阻挡层的金属氮化物包括氮化钛或氮化钽。
为解决上述技术问题,本发明提供的金属栅极结构的制造方法包括如下步骤:
在半导体衬底表面依次形成栅介质层、功函数层、电极阻挡层和金属栅。
所述功函数层位于所述栅介质层顶部,所述电极阻挡层位于所述功函数层和所述金属栅之间。
所述电极阻挡层中包括三元金属氮化物材料,所述三元金属氮化物材料的晶相结构中包括非晶相,利用三元金属氮化物的热稳定性和晶相特性来阻挡所述金属栅的金属向所述功函数层中扩散,并从而防止所述功函数层的功函数的大小产生偏移。
进一步的改进是,所述半导体衬底为硅衬底;所述金属栅的材料为铝。
进一步的改进是,所述三元金属氮化物材料为TiSiN。
所述三元金属氮化物材料采用PVD工艺形成,在沉积TiN的PVD工艺中增加同时通入SiH4气体的步骤来形成TiSiN。
进一步的改进是,所述电极阻挡层中还包括Ti层,所述Ti层叠加在所述三元金属氮化物材料表面上;在形成所述三元金属氮化物材料之后采用PVD工艺形成Ti层。
进一步的改进是,所述金属栅极结构为PMOS管的栅极结构,所述功函数层为P型功函数层;或者,所述金属栅极结构为NMOS管的栅极结构,所述功函数层为N型功函数层;或者,在同一所述半导体衬底上同时集成有PMOS管和NMOS管,所述PMOS管的所述金属栅极结构中的所述功函数层由P型功函数层和N型功函数层叠加而成,所述NMOS管的所述金属栅极结构中的所述功函数层由N型功函数层组成。
本发明通过在位于功函数层和金属栅之间的电极阻挡层中采用三元金属氮化物材料,由于三元金属氮化物材料的晶相结构中包括非晶相且三元金属氮化物的热稳定性较好,故能实现利用三元金属氮化物的热稳定性和晶相特性来阻挡金属栅的金属向功函数层中扩散,并从而防止功函数层的功函数的大小产生偏移,使功函数层的功函数保持在半导体衬底如硅衬底对应的带边如PMOS管对应的价带边和NMOS管对应的导电边位置附近,从而能满足器件的电性要求。
另外,本发明的电极阻挡层的三元金属氮化物材料很容易采用TiSiN实现,而TiSiN容易通过在TiN的形成过程中同时掺入Si实现,如在沉积TiN的PVD工艺中增加同时通入SiH4气体的步骤来形成TiSiN,所以本发明器件的形成工艺简单,成本较低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有金属栅极结构的结构图;
图2是本发明实施例金属栅极结构的结构图。
具体实施方式
如图2所示,是本发明实施例金属栅极结构的结构图,本发明实施例金属栅极结构包括形成于半导体衬底1表面的栅介质层、功函数层、电极阻挡层7和金属栅8,所述功函数层位于所述栅介质层顶部,所述电极阻挡层7位于所述功函数层和所述金属栅8之间。
所述电极阻挡层7中包括三元金属氮化物材料7a,所述三元金属氮化物材料7a的晶相结构中包括非晶相,利用三元金属氮化物的热稳定性和晶相特性来阻挡所述金属栅8的金属向所述功函数层中扩散,并从而防止所述功函数层的功函数的大小产生偏移。
所述半导体衬底1为硅衬底,所述金属栅8的材料为铝。
所述三元金属氮化物材料7a为TiSiN。
所述电极阻挡层7中还包括Ti层7b,所述Ti层7b叠加在所述三元金属氮化物材料7a表面上。
所述金属栅极结构为PMOS管的栅极结构,所述功函数层为P型功函数层5;或者,所述金属栅极结构为NMOS管的栅极结构,所述功函数层为N型功函数层6;或者,在同一所述半导体衬底1上同时集成有PMOS管和NMOS管,所述PMOS管的所述金属栅极结构中的所述功函数层由P型功函数层5和N型功函数层6叠加而成,所述NMOS管的所述金属栅极结构中的所述功函数层由N型功函数层6组成,图2中的示意图对应于在同一所述半导体衬底1上同时集成有PMOS管和NMOS管时PMOS管对应的金属栅极结构。
所述P型功函数层5的材料为TiN,所述N型功函数层6的材料为TiAl。
被金属栅极结构所覆盖的半导体衬底1表面形成有沟道区且所述沟道区的表面用于形成沟道,所述沟道的长度为28nm以下如28nm和22nm。
图2中,所述栅介质层包括界面层2、高介电常数层3和刻蚀阻挡层4。
所述界面层2位于所述高介电常数层3和半导体衬底1之间。
所述刻蚀阻挡层4位于所述高介电常数层3和所述功函数层之间。
所述界面层2的材料包括氧化硅。
所述高介电常数层3的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
所述刻蚀阻挡层4的材料包括金属氮化物;较佳为,图2中组成所述刻蚀阻挡层4的金属氮化物包括氮化钛4a和氮化钽4b。
通常,金属栅极结构的形成区域为多晶硅伪栅的去除区域,在多晶硅伪栅去除之后再形成所述金属栅极结构,在所述金属栅极结构的侧面形成有侧墙9,在所述金属栅极结构的侧墙9之外的区域形成有层间膜10,侧墙9通过在多晶硅伪栅去除之前形成在多晶硅伪栅的侧面,层间膜10也在多晶硅伪栅去除之前形成。
本发明实施例通过在位于功函数层和金属栅8之间的电极阻挡层7中采用三元金属氮化物材料7a,由于三元金属氮化物材料7a的晶相结构中包括非晶相且三元金属氮化物的热稳定性较好,故能实现利用三元金属氮化物的热稳定性和晶相特性来阻挡金属栅8的金属向功函数层中扩散,并从而防止功函数层的功函数的大小产生偏移,使功函数层的功函数保持在半导体衬底1如硅衬底对应的带边如PMOS管对应的价带边和NMOS管对应的导电边位置附近,从而能满足器件的电性要求。
另外,本发明实施例的电极阻挡层7的三元金属氮化物材料7a很容易采用TiSiN实现,而TiSiN容易通过在TiN的形成过程中同时掺入Si实现,如在沉积TiN的PVD工艺中增加同时通入SiH4气体的步骤来形成TiSiN,所以本发明实施例器件的形成工艺简单,成本较低。
本发明实施例金属栅极结构的制造方法包括如下步骤:
在半导体衬底1表面依次形成栅介质层、功函数层、电极阻挡层7和金属栅8。
所述功函数层位于所述栅介质层顶部,所述电极阻挡层7位于所述功函数层和所述金属栅8之间。
所述电极阻挡层7中包括三元金属氮化物材料7a,所述三元金属氮化物材料7a的晶相结构中包括非晶相,利用三元金属氮化物的热稳定性和晶相特性来阻挡所述金属栅8的金属向所述功函数层中扩散,并从而防止所述功函数层的功函数的大小产生偏移。
所述半导体衬底1为硅衬底;所述金属栅8的材料为铝。
所述三元金属氮化物材料7a为TiSiN。
所述三元金属氮化物材料7a采用PVD工艺形成,在沉积TiN的PVD工艺中增加同时通入SiH4气体的步骤来形成TiSiN。
所述电极阻挡层7中还包括Ti层7b,所述Ti层7b叠加在所述三元金属氮化物材料7a表面上;在形成所述三元金属氮化物材料7a之后采用PVD工艺形成Ti层7b。
所述金属栅极结构为PMOS管的栅极结构,所述功函数层为P型功函数层5;或者,所述金属栅极结构为NMOS管的栅极结构,所述功函数层为N型功函数层6;或者,在同一所述半导体衬底1上同时集成有PMOS管和NMOS管,所述PMOS管的所述金属栅极结构中的所述功函数层由P型功函数层5和N型功函数层6叠加而成,所述NMOS管的所述金属栅极结构中的所述功函数层由N型功函数层6组成。
所述P型功函数层5的材料为TiN,所述N型功函数层6的材料为TiAl。
被金属栅极结构所覆盖的半导体衬底1表面形成有沟道区且所述沟道区的表面用于形成沟道,所述沟道的长度为28nm以下如28nm和22nm。
图2中,所述栅介质层包括界面层2、高介电常数层3和刻蚀阻挡层4。
所述界面层2位于所述高介电常数层3和半导体衬底1之间。
所述刻蚀阻挡层4位于所述高介电常数层3和所述功函数层之间。
所述界面层2的材料包括氧化硅。
所述高介电常数层3的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
所述刻蚀阻挡层4的材料包括金属氮化物;较佳为,图2中组成所述刻蚀阻挡层4的金属氮化物包括氮化钛4a和氮化钽4b。
通常,金属栅极结构的形成区域为多晶硅伪栅的去除区域,在多晶硅伪栅去除之后再形成所述金属栅极结构,在所述金属栅极结构的侧面形成有侧墙9,在所述金属栅极结构的侧墙9之外的区域形成有层间膜10,侧墙9通过在多晶硅伪栅去除之前形成在多晶硅伪栅的侧面,层间膜10也在多晶硅伪栅去除之前形成。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (15)

1.一种金属栅极结构,其特征在于,包括形成于半导体衬底表面的栅介质层、功函数层、电极阻挡层和金属栅,所述功函数层位于所述栅介质层顶部,所述电极阻挡层位于所述功函数层和所述金属栅之间;
所述电极阻挡层中包括三元金属氮化物材料,所述三元金属氮化物材料的晶相结构中包括非晶相,利用三元金属氮化物的热稳定性和晶相特性来阻挡所述金属栅的金属向所述功函数层中扩散,并从而防止所述功函数层的功函数的大小产生偏移。
2.如权利要求1所述的金属栅极结构,其特征在于:所述半导体衬底为硅衬底,所述金属栅的材料为铝。
3.如权利要求3所述的金属栅极结构,其特征在于:所述三元金属氮化物材料为TiSiN。
4.如权利要求3所述的金属栅极结构,其特征在于:所述电极阻挡层中还包括Ti层,所述Ti层叠加在所述三元金属氮化物材料表面上。
5.如权利要求2所述的金属栅极结构,其特征在于:所述金属栅极结构为PMOS管的栅极结构,所述功函数层为P型功函数层;或者,所述金属栅极结构为NMOS管的栅极结构,所述功函数层为N型功函数层;或者,在同一所述半导体衬底上同时集成有PMOS管和NMOS管,所述PMOS管的所述金属栅极结构中的所述功函数层由P型功函数层和N型功函数层叠加而成,所述NMOS管的所述金属栅极结构中的所述功函数层由N型功函数层组成。
6.如权利要求5所述的金属栅极结构,其特征在于:所述P型功函数层的材料为TiN,所述N型功函数层的材料为TiAl。
7.如权利要求2所述的金属栅极结构,其特征在于:被金属栅极结构所覆盖的半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道,所述沟道的长度为28nm以下。
8.如权利要求7所述的金属栅极结构,其特征在于:所述栅介质层包括界面层、高介电常数层和刻蚀阻挡层;
所述界面层位于所述高介电常数层和半导体衬底之间;
所述刻蚀阻挡层位于所述高介电常数层和所述功函数层之间。
9.如权利要求8所述的金属栅极结构,其特征在于:所述界面层的材料包括氧化硅;
所述高介电常数层的材料包括二氧化硅,氮化硅,三氧化二铝,五氧化二钽,氧化钇,硅酸铪氧化合物,二氧化铪,氧化镧,二氧化锆,钛酸锶,硅酸锆氧化合物。
所述刻蚀阻挡层的材料包括金属氮化物。
10.如权利要求9所述的具有HKMG的PMOS,其特征在于:组成所述刻蚀阻挡层的金属氮化物包括氮化钛或氮化钽。
11.一种金属栅极结构的制造方法,其特征在于,包括如下步骤:
在半导体衬底表面依次形成栅介质层、功函数层、电极阻挡层和金属栅;
所述功函数层位于所述栅介质层顶部,所述电极阻挡层位于所述功函数层和所述金属栅之间;
所述电极阻挡层中包括三元金属氮化物材料,所述三元金属氮化物材料的晶相结构中包括非晶相,利用三元金属氮化物的热稳定性和晶相特性来阻挡所述金属栅的金属向所述功函数层中扩散,并从而防止所述功函数层的功函数的大小产生偏移。
12.如权利要求11所述的金属栅极结构的制造方法,其特征在于:所述半导体衬底为硅衬底;所述金属栅的材料为铝。
13.如权利要求12所述的金属栅极结构的制造方法,其特征在于:所述三元金属氮化物材料为TiSiN;
所述三元金属氮化物材料采用PVD工艺形成,在沉积TiN的PVD工艺中增加同时通入SiH4气体的步骤来形成TiSiN。
14.如权利要求13所述的金属栅极结构的制造方法,其特征在于:所述电极阻挡层中还包括Ti层,所述Ti层叠加在所述三元金属氮化物材料表面上;在形成所述三元金属氮化物材料之后采用PVD工艺形成Ti层。
15.如权利要求14所述的金属栅极结构的制造方法,其特征在于:所述金属栅极结构为PMOS管的栅极结构,所述功函数层为P型功函数层;或者,所述金属栅极结构为NMOS管的栅极结构,所述功函数层为N型功函数层;或者,在同一所述半导体衬底上同时集成有PMOS管和NMOS管,所述PMOS管的所述金属栅极结构中的所述功函数层由P型功函数层和N型功函数层叠加而成,所述NMOS管的所述金属栅极结构中的所述功函数层由N型功函数层组成。
CN201910231186.4A 2019-03-26 2019-03-26 金属栅极结构及其制造方法 Pending CN109979994A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910231186.4A CN109979994A (zh) 2019-03-26 2019-03-26 金属栅极结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910231186.4A CN109979994A (zh) 2019-03-26 2019-03-26 金属栅极结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109979994A true CN109979994A (zh) 2019-07-05

Family

ID=67080573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910231186.4A Pending CN109979994A (zh) 2019-03-26 2019-03-26 金属栅极结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109979994A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038339A (zh) * 2020-08-25 2020-12-04 上海华力集成电路制造有限公司 高介电金属栅极mosfet结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150061041A1 (en) * 2013-09-03 2015-03-05 United Microelectronics Corp. Semiconductor structure and method of forming the same
CN106158932A (zh) * 2014-09-26 2016-11-23 台湾积体电路制造股份有限公司 具有TaAlCN层的金属栅极堆叠件
CN107346783A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107689393A (zh) * 2016-08-04 2018-02-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US20180277653A1 (en) * 2017-03-21 2018-09-27 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
CN108615759A (zh) * 2018-04-13 2018-10-02 上海华力集成电路制造有限公司 具有hkmg的pmos

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150061041A1 (en) * 2013-09-03 2015-03-05 United Microelectronics Corp. Semiconductor structure and method of forming the same
CN106158932A (zh) * 2014-09-26 2016-11-23 台湾积体电路制造股份有限公司 具有TaAlCN层的金属栅极堆叠件
CN107346783A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107689393A (zh) * 2016-08-04 2018-02-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US20180277653A1 (en) * 2017-03-21 2018-09-27 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
CN108615759A (zh) * 2018-04-13 2018-10-02 上海华力集成电路制造有限公司 具有hkmg的pmos

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
(美)因特兰特: "《先进材料化学》", 31 January 2013, 上海交通大学出版社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038339A (zh) * 2020-08-25 2020-12-04 上海华力集成电路制造有限公司 高介电金属栅极mosfet结构及其制造方法

Similar Documents

Publication Publication Date Title
US8410541B2 (en) CMOSFET device with controlled threshold voltage characteristics and method of fabricating the same
TWI248208B (en) High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
TWI512979B (zh) 含氧阻障層的金屬閘極堆疊的場效電晶體裝置
KR101458956B1 (ko) 전자 소자 및 그 제조방법
CN101421839B (zh) 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极
CN101675513B (zh) 高k栅极介电质互补金属氧化物半导体结构的阈值调整
TWI515897B (zh) 於高介電常數金屬閘極堆疊中用以改善通道移動率的介面結構
US8525263B2 (en) Programmable high-k/metal gate memory device
JP5336814B2 (ja) 半導体装置およびその製造方法
CN101930979B (zh) 控制器件阈值电压的CMOSFETs结构及其制造方法
WO2014062377A2 (en) Hybrid gate last integration scheme for multi-layer high-k gate stacks
WO2013159414A1 (zh) 双金属栅极cmos器件及其制造方法
WO2011130993A1 (zh) 一种半导体器件结构及其形成方法
TW200939398A (en) Semiconductor structure and method of manufacturing thereof
TW201010009A (en) Method for fabricating a semiconductor device and semiconductor device therefrom
TW201601312A (zh) 半導體裝置及半導體裝置之製造方法
US20080146012A1 (en) Novel method to adjust work function by plasma assisted metal incorporated dielectric
CN108288647A (zh) 环栅纳米线场效应晶体管及其制备方法
CN108288642A (zh) 隧穿场效应晶体管及其制备方法
CN109979994A (zh) 金属栅极结构及其制造方法
JP5197986B2 (ja) 半導体装置の製造装置
TWI724560B (zh) 半導體結構
JP2009054609A (ja) Pチャネルmosトランジスタ、nチャネルmosトランジスタ及び不揮発性半導体記憶装置
CN105551957B (zh) Nmos晶体管及其形成方法
JP2008311661A (ja) 半導体素子及びそのゲート形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190705

RJ01 Rejection of invention patent application after publication