CN101325158B - 半导体器件及形成其栅极的方法 - Google Patents
半导体器件及形成其栅极的方法 Download PDFInfo
- Publication number
- CN101325158B CN101325158B CN2008101106972A CN200810110697A CN101325158B CN 101325158 B CN101325158 B CN 101325158B CN 2008101106972 A CN2008101106972 A CN 2008101106972A CN 200810110697 A CN200810110697 A CN 200810110697A CN 101325158 B CN101325158 B CN 101325158B
- Authority
- CN
- China
- Prior art keywords
- insulating film
- gate insulating
- grid
- capping
- tunic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 12
- 239000011737 fluorine Substances 0.000 claims abstract description 12
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000003595 mist Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000007789 gas Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- -1 silicon-oxygen nitride Chemical class 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910001942 caesium oxide Inorganic materials 0.000 description 1
- KOPBYBDAPCDYFK-UHFFFAOYSA-N caesium oxide Chemical compound [O-2].[Cs+].[Cs+] KOPBYBDAPCDYFK-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
一种形成半导体器件的栅极的方法，包括：提供一种半导体衬底，其中有源区由隔离膜所限定；在所述有源区上形成栅极绝缘膜；在该栅极绝缘膜上形成帽化层膜；以及在所述形成的表面上进行退火过程，然后在所述有源区的一部分上形成栅极。帽化层膜在栅极绝缘膜上形成，以防止栅极绝缘膜与后继栅极材料之间的反应，从而防止栅极功函数变化的现象并防止具有低介电常数的栅极绝缘体的产生。所述退火过程在氟气环境下进行以防止出现栅极绝缘膜中的陷阱位置，而该栅极可以是由金属组成的或完全由硅化物组成的栅极，从而降低EOT。
Description
相关申请的交叉引用
本申请根据35 U.S.C 119要求韩国专利申请第10-2007-0059028号(于2007年6月15日提交)的优先权，将其全部内容以引用方式结合于此。
技术领域
本发明涉及一种半导体及其形成方法，更具体地，涉及一种半导体以及一种形成半导体器件的栅极的方法，包括由高介电常数(高K，(high-k))材料制成的栅极绝缘膜。
背景技术
由于半导体器件的高度集成化以及MOS场效应晶体管(MOSFET)的形体尺寸减小，栅极长度和在栅极之下形成的沟道的长度也减小。因此，为了增加栅极和沟道之间的电容并提高晶体管的操作特性，有必要形成薄的栅极绝缘膜。然而，目前代表性地使用的栅极绝缘膜由硅氧化物膜或硅氮氧化物膜制成，由于减小的厚度很难保证栅极绝缘膜的可靠性，在其电特性方面受到了物理限制。因此，当栅极绝缘膜由硅氧化物膜或硅氧氮化物膜形成时，厚度减小受到限制。
为了克服以上的问题，已经对由硅氧化物膜和硅氮氧化物膜的替代材料制成的高k膜的进行了积极研究，该高k膜可在维持薄等效氧化层厚度(EOT)的同时减少栅电极与沟道区域间的漏电流。然而，在将高k材料用作MOSFET半导体器件的栅极绝缘膜的情况下，由于存在大量的体陷阱(bulk trap)和半导体衬底与栅极绝缘膜之间的界面处的界面陷阱(interface trap)，栅极绝缘膜下的栅极衬底中的沟道区的电子迁移率下降，这会出现一些问题。此外，与由硅氧化物膜或硅氧氮化物膜制成的栅极绝缘膜相比，阈电压(Vt)不规则地上升。为了克服以上的问题并且降低多晶栅耗尽效应(polydepletion effect)，即，在器件中使用由多晶硅制成的栅极引起的问题，开发了一种采用全硅化(FUSI)栅极和金属栅极的MOSFET器件结构。
如图1A所示，形成半导体器件栅极的工艺可以包括形成半导体衬底102，其中隔离膜100由有源区所限定。半导体衬底102可以是硅衬底或绝缘体上外延硅(silicon-on-insulate，SOI)并掺杂了P型或N型杂质。
如图1B所示，将具有高介电常数的材料，例如HfO2沉积在半导体衬底102上和/或上方，从而形成栅极绝缘膜104。栅极绝缘膜104仅形成于有源区上和/或上方。如上所述，如果由具有高介电常数的材料(诸如HfO2)形成的栅极绝缘膜104被沉积在半导体衬底102的上和/或上方，具有低介电常数的绝缘膜则是通过半导体衬底102的硅(Si)与HfO2的反应生成的。因此，存在很多的问题，如栅极绝缘膜104的EOT增加，载体的迁移速度降低等，从而造成器件性能降低。为了解决这些问题，可以在栅极形成之前进行退火过程，从而可以防止由于半导体衬底102中的硅与HfO2反应而形成具有低介电常数的绝缘膜。
如图1C所示，在使用导电材料(例如金属或硅)的整合表面(entire resultant surface)上和/或上方形成金属栅极或全硅化栅极106。然而，如果在使用金属栅极或全硅化栅极106的MOSFET中由高k的基于HfO2的材料形成栅极绝缘膜104，那么Vt的增加归因于在高介电常数和多晶硅的HfO2材料的表面的铪-硅键合(bonding)引起的费米能级钉扎现象(fermi-level pinning phenomenon)，因而降低了器件的性能。换而言之，因为诸如HfO2的高k材料中的陷阱位置(trap site)会引起金属栅极或全硅化栅极106的功函数变化，所以半导体器件的性能下降。
发明内容
具体实施方式涉及一种半导体及形成它的方法，该半导体包括由高介电常数(high-k)材料制成的栅极绝缘膜。
具体实施方式涉及一种形成半导体器件的栅极的方法，该半导体器件可以防止在具有高介电常数的栅极绝缘膜形成之后的产生具有低介电常数的绝缘材料，并防止发生费米能级钉扎现象。
具体实施方式涉及一种形成半导体器件的栅极的方法，包括以下至少一个步骤：提供由具有隔离膜限定的有源区的半导体衬底；然后在有源区上和/或上方形成栅极绝缘膜；然后在该栅极绝缘膜上和/或上方形成帽化层膜(capping film)；然后在形成的表面上进行退火过程；然后在有源区的一部分上形成栅极。根据具体实施方式，栅极绝缘膜可以利用原子层沉积(ALD)法由具有高介电常数的金属氧化物材料形成。帽化层膜可以利用化学气相沉积(CVD)法、物理气相沉积(PVD)法和溅射工艺中的至少一种来由非晶硅形成。帽化层膜可以具有2nm到5nm之间的厚度。退火过程可以使用氟(F)气，或包含氟(F)气的混合气体来进行。在进行退火过程时，可以使用350摄氏度到750摄氏度之间的温度。栅极可以包括使用TaN、TiN、HfN和La中的至少一种的硅栅极或金属栅极极。
具体实施方式涉及一种形成半导体器件上的栅极的方法，包括以下步骤中的至少一个：提供具有由形成在其中的隔离膜限定的有源区的半导体；然后在有源区上和/或上方形成栅极绝缘膜；然后在该栅极绝缘膜上和/或上方形成帽化层膜；然后在该帽化层膜上进行退火过程；然后在有源区中的帽化层膜上形成栅极。
具体实施方式涉及一种半导体器件，包括以下的至少一种：具有由隔离膜限定的有源区的半导体衬底；形成在该有源区上的经退火的栅极绝缘膜；形成在该经过退火的栅极绝缘膜上的经退火的帽化层膜；以及形成在有源区的经过退火的帽化层膜上的栅极。
具体实施方式涉及一种形成半导体器件的方法，包括以下步骤中的至少一个：在半导体衬底上顺序形成栅极绝缘膜和非晶硅膜，其中栅极绝缘膜形成在该半导体衬底的有源区中并由高介电常数材料组成；然后在包括非晶硅膜和栅极绝缘膜的半导体衬底上实施退火过程；然后在有源区的非晶硅膜上形成栅极。
附图说明
图1A至1C示出了形成半导体器件的栅极的过程。
图2A至2E示出了根据具体实施方式形成半导体器件的栅极的过程。
具体实施方式
如图2A所示，提供了半导体衬底200，其中有源区由隔离膜202所限定。半导体衬底200可以是硅衬底或SOI衬底中的至少一种，并可以掺杂有P型或N型杂质或形成于其中的P型或N型阱(well)。
如图2B所示，栅极绝缘膜204可以使用诸如金属氧化物的具有高介电常数的材料形成在半导体衬底200的有源区上和/或上方。包含金属氧化物材料的栅极绝缘膜204可以利用ALD法来形成。具有高介电常数的金属氧化物材料的实例可以包括钽氧化物(Ta2O5)、钛氧化物(TiO2)、铪氧化物(HfO2)、锆氧化物(ZrO3)、氧化铝(Al2O3)、AlxOyNz(铝氮氧化物，nitride aluminum)、氧化铝铪(HfAlxOy)、Y2O3(铱氧化物)、Nb2O5(铌氧化物)、铯氧化物(CeO2)、铟氧化物(InO3)、镧氧化物(LaO2)等。然而，可以使用上述化合物中的任一种或者两种或多种的组合物作为金属氧化物材料。
如图2C所示，然后可以在栅极氧化物膜上和/或上方形成薄的帽化层膜206。帽化层膜206可由具有2nm到5nm厚度的非晶硅形成，并可使利用化学气相沉积(CVD)法、物理气相沉积(PVD)法、溅射工艺等中的至少一种来形成。如上所述，如果由非晶硅制成的帽化层膜206在形成由高介电常数材料组成的栅极绝缘膜204之后形成，则栅极绝缘膜204和后来的栅极材料之间的化学反应被阻止，以致阻止了栅极功函数改变的现象。
如图2D所示，然后可以在图2C所示的形成的表面上进行退火过程。在本文中，退火过程可以在包括氟气或包含氟气的混合气体的环境条件下进行，并可以在350摄氏度到750摄氏度之间的温度范围内进行。如果退火过程如上所述进行，则可以防止陷阱部位(或捕获位置，trap site)出现在高介电常数材料(即，栅极绝缘膜204)中。
如图2E所示，然后金属栅极或全硅化栅极208可以形成在有源区上和/或上方。栅极208可以由诸如TaN、TiN、HfN和La中的至少一种金属来形成。通过形成上述金属栅极或全硅化栅极208，可以降低EOT。
根据具体实施方式，在形成高介电常数材料的栅极绝缘膜204之后，由非晶硅组成的帽化层膜206可以随后被形成在栅极绝缘膜204上和/或上方。然后可以在帽化层膜206上进行退火过程。因此，可以防止产生低介电常数绝缘材料的现象，也可以阻止费米能级钉扎现象发生的原因。
如上所述，根据具体实施方式，在由包含高介电常数材料组成的栅极绝缘膜形成之后，由非晶硅形成帽化层膜以防止栅极绝缘膜和随后栅极材料之间的反应。因此，不仅栅极功函数改变的现象可以被阻止，而且也可以防止产生具有低介电常数的绝缘体。结果，可提高半导体器件的性能。
此外，根据具体实施方式，在顺序地形成由高介电常数的材料和帽化层膜组成的栅极绝缘膜之后，可以在氟气环境中进行退火过程。因此，这样带来的好处是可以防止在栅极绝缘膜内出现陷阱位置。此外，具体实施方式可以通过形成金属栅极或全硅化栅极有效地降低EOT。
尽管本文已经描述了多个具体实施方式，但应该明了，本领域的技术人员可以想到许多其他的修改和具体实施方式，这些修改和具体实施方式均落在本发明原则的精神和范围内。更具体地，在本说明书、附图和所附权利要求的范围内，可以在主题结合安排的多种安排和/或组成部分中进行各种修改和改变。除了组成部分和/或安排方面的修改和改变以外，替代的使用对本领域技术人员来说也是显而易见的。
Claims (19)
1.一种形成半导体器件的栅极的方法，包括：
提供半导体衬底，所述半导体衬底具有由形成在其中隔离膜限定的有源区；然后
在所述有源区上形成栅极绝缘膜；然后
在所述栅极绝缘膜上形成帽化层膜；然后
在所述具有帽化层膜和所述栅极绝缘膜的所述半导体衬底上进行退火过程；然后
在所述有源区的帽化层膜上形成所述栅极，
其中，所述退火过程使用氟气和包含氟气的混合气体中的至少一种来进行。
2.根据权利要求1所述的方法，其中，所述栅极绝缘膜由具有高介电常数的金属氧化物材料组成。
3.根据权利要求2所述的方法，其中，所述栅极绝缘膜是利用原子层沉积(ALD)法形成的。
4.根据权利要求1所述的方法，其中，所述帽化层膜由非晶硅组成。
5.根据权利要求4所述的方法，其中，所述帽化层膜是利用化学气相沉积法或溅射工艺形成的。
6.根据权利要求1所述的方法，其中，所述帽化层膜具有2nm至5nm的厚度。
7.根据权利要求1所述的方法，其中，所述退火过程在350摄氏度到750摄氏度之间的温度范围内进行。
8.根据权利要求1所述的方法，其中，所述栅极包含全硅化栅极。
9.根据权利要求1所述的方法，其中，所述栅极由选自由TaN、TiN、HfN和La组成的组中的金属栅极组成。
10.一种半导体器件，包含：
具有由隔离膜限定的有源区的半导体衬底；
形成在所述有源区上的经退火的栅极绝缘膜；
形成在所述经退火的栅极绝缘膜上的经退火的帽化层膜；
形成在所述有源区中的所述经退火的帽化层膜上的栅极，
其中，所述退火过程使用氟气和包含氟气的混合气体中的至少一种来进行。
11.根据权利要求10所述的半导体器件，其中，所述栅极绝缘膜由具有高介电常数的金属氧化物材料组成。
12.根据权利要求10所述的半导体器件，其中，所述帽化层膜由非晶硅组成。
13.根据权利要求10所述的半导体器件，其中，所述帽化层膜具有2nm至5nm的厚度。
14.根据权利要求10所述的半导体器件，其中，所述栅极包含全硅化栅极。
15.根据权利要求10所述的半导体器件，其中，所述栅极包含选自由TaN、TiN、HfN和La组成的组中的金属栅极。
16.一种形成半导体器件的方法，包括：
在半导体衬底上顺序形成栅极绝缘膜和非晶硅膜，其中所述栅极绝缘膜形成在所述半导体衬底的有源区中并由高介电常数材料组成；然后
在包括所述非晶硅膜和所述栅极绝缘膜的所述半导体衬底上进行退火过程，其中，所述退火过程使用氟气和包含氟气的混合气体中的至少一种来进行；然后
在所述有源区中的所述非晶硅膜上形成栅极。
17.根据权利要求16所述的方法，其中，所述栅极包含全硅化栅极。
18.根据权利要求16所述的方法，其中，所述栅极由选自由TaN、TiN、HfN和La组成的组中的金属栅极组成。
19.根据权利要求16所述的方法，其中，所述高介电常数材料包含金属氧化物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0059028 | 2007-06-15 | ||
| KR1020070059028 | 2007-06-15 | ||
| KR1020070059028A KR20080110366A (ko) | 2007-06-15 | 2007-06-15 | 반도체 소자의 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101325158A CN101325158A (zh) | 2008-12-17 |
| CN101325158B true CN101325158B (zh) | 2010-06-16 |
Family
ID=40132738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101106972A Expired - Fee Related CN101325158B (zh) | 2007-06-15 | 2008-06-13 | 半导体器件及形成其栅极的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080311730A1 (zh) |
| JP (1) | JP2008311661A (zh) |
| KR (1) | KR20080110366A (zh) |
| CN (1) | CN101325158B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474340A (zh) * | 2013-09-28 | 2013-12-25 | 复旦大学 | 一种利用双层绝缘层释放费米能级钉扎的方法 |
| US9799745B2 (en) * | 2015-10-20 | 2017-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Atomic layer deposition methods and structures thereof |
| US10580643B2 (en) * | 2016-02-16 | 2020-03-03 | Applied Materials, Inc. | Fluorination during ALD high-k, fluorination post high-k and use of a post fluorination anneal to engineer fluorine bonding and incorporation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6027975A (en) * | 1998-08-28 | 2000-02-22 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
| US6211000B1 (en) * | 1999-01-04 | 2001-04-03 | Advanced Micro Devices | Method of making high performance mosfets having high conductivity gate conductors |
| US6459123B1 (en) * | 1999-04-30 | 2002-10-01 | Infineon Technologies Richmond, Lp | Double gated transistor |
| US6696327B1 (en) * | 2003-03-18 | 2004-02-24 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| JP2004335566A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| TWI221340B (en) * | 2003-05-30 | 2004-09-21 | Ind Tech Res Inst | Thin film transistor and method for fabricating thereof |
| JP2005251801A (ja) * | 2004-03-01 | 2005-09-15 | Nec Electronics Corp | 半導体装置 |
| JP2005277172A (ja) * | 2004-03-25 | 2005-10-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005277318A (ja) * | 2004-03-26 | 2005-10-06 | Semiconductor Leading Edge Technologies Inc | 高誘電体薄膜を備えた半導体装置及びその製造方法 |
| JP2006114747A (ja) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4521327B2 (ja) * | 2005-07-19 | 2010-08-11 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4757579B2 (ja) * | 2005-09-15 | 2011-08-24 | 富士通株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
-
2007
- 2007-06-15 KR KR1020070059028A patent/KR20080110366A/ko not_active Application Discontinuation
-
2008
- 2008-06-11 US US12/136,793 patent/US20080311730A1/en not_active Abandoned
- 2008-06-13 JP JP2008155174A patent/JP2008311661A/ja active Pending
- 2008-06-13 CN CN2008101106972A patent/CN101325158B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101325158A (zh) | 2008-12-17 |
| US20080311730A1 (en) | 2008-12-18 |
| JP2008311661A (ja) | 2008-12-25 |
| KR20080110366A (ko) | 2008-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8415677B2 (en) | Field-effect transistor device having a metal gate stack with an oxygen barrier layer | |
| US7952118B2 (en) | Semiconductor device having different metal gate structures | |
| US9281373B2 (en) | Semiconductor device having tungsten gate electrode and method for fabricating the same | |
| US20190189766A1 (en) | Protection of high-k dielectric during reliability anneal on nanosheet structures | |
| JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
| US7511338B2 (en) | Semiconductor device and manufacturing method of the same | |
| CN1885560A (zh) | 控制金属栅极叠层中平带/阈值电压的方法及其结构 | |
| EP1863097A1 (en) | Method for modulating the effective work function | |
| US7662685B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20110037131A1 (en) | Gate structure for field effect transistor | |
| US8940599B2 (en) | Scaled equivalent oxide thickness for field effect transistor devices | |
| US20100252888A1 (en) | Semiconductor device | |
| CN101325158B (zh) | 半导体器件及形成其栅极的方法 | |
| WO2009156954A1 (en) | Interfacial layer regrowth control in high-k gate structure for field effect transistor | |
| Tseng et al. | The progress and challenges of applying high-k/metal-gated devices to advanced CMOS technologies | |
| JP5057957B2 (ja) | 半導体装置及びその製造方法 | |
| US11935934B2 (en) | Semiconductor device and method for fabricating the same | |
| KR102532520B1 (ko) | 문턱 전압이 제어된 반도체 소자 및 그 제조방법 | |
| US20220223420A1 (en) | Manufacturing method for semiconductor structure, and semiconductor structure | |
| US10651285B2 (en) | Method for avoiding IL regrown in a HKMG process | |
| JP2007266552A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20160093489A1 (en) | Method of forming a dielectric layer | |
| US20070207603A1 (en) | Metal gate with zirconium | |
| KR20060132289A (ko) | 이중 게이트 제조방법 | |
| KR20070117213A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100616 Termination date: 20120613 |