JP2005277318A - 高誘電体薄膜を備えた半導体装置及びその製造方法 - Google Patents
高誘電体薄膜を備えた半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005277318A JP2005277318A JP2004092037A JP2004092037A JP2005277318A JP 2005277318 A JP2005277318 A JP 2005277318A JP 2004092037 A JP2004092037 A JP 2004092037A JP 2004092037 A JP2004092037 A JP 2004092037A JP 2005277318 A JP2005277318 A JP 2005277318A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric thin
- thin film
- high dielectric
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 シリコン基板11表面に、例えば0.5nm〜1nm程度の膜厚のSiO2膜、Si3N4膜、SiON膜等の第1誘電体膜13aを形成し、第1誘電体膜13a上に第2誘電体膜13bとして、HfAlOx、HfSiOxあるいはHfO2の高誘電体薄膜を形成する。そして、シリコン(Si)化合物の原料ガスを用いて第2誘電体13b上にシリコン膜14を化学気相成長させる。この時の成膜温度は、原料ガスあるいは原料ガスの解離した中間生成物が第2誘電体膜13bを還元する温度より低く又は上記SiとOの化学結合が生じる温度より低くなるようにし、その成膜温度は590℃以下にする。
【選択図】 図1
Description
2003年 ヴイ・エル・エス・アイ シンポジウム(VLSI Symposium 2003 Technical Digest)P9-10 International Electron Device Meeting(IEDM) 2001 Technical Digest, 30.1.1-30.1.4, p651-654, C.Hobbsら International Electron Device Meeting(IEDM) 2001 Technical Digest, 30.2.1-20.2.4, p455-458, Y. Kimら International Electron Device Meeting(IEDM) 2003 Technical Digest, M 27.5.1, 岩本ら International Workshop on Gate Insulator (IWGI) 2003 Extended Abstract, p10-14, S. De Gendtら 2003年秋期第64回応用物理学会学術講演会 講演予稿集、三橋ら、p716,30p-P2-5 International Workshop on Gate Insulator (IWGI) 2003 Extended Abstract, p150-155三橋ら
(実施の形態1)
図1,2は、本発明の実施の形態1にかかる半導体装置の製造方法を示す工程別素子断面図であり、半導体装置を構成するHf系高誘電体薄膜材料をゲート絶縁膜とするMISFETおよびその製造方法について示す。ここで、MISFETの構造については、その製造方法の説明の中で明らかになる。
本発明の実施の形態2に係るHf系高誘電体薄膜を備えた半導体装置及びその製造方法について、図8,9を参照して説明する。図8,9はMISFETの製造方法を示す工程別素子断面図である。ここで、実施の形態2の特徴は、MISFETのゲート電極を構成するシリコン膜の成膜において、初めに低い第1の成膜温度で第1のシリコン膜を形成し、続いて第1の成膜温度より高い第2の成膜温度で更に第2のシリコン膜を形成するという、2段階の成膜温度を用いて所望のシリコン膜を形成するところにある。以下、実施の形態1と異なるところを主に説明する。MISFETの製造方法および構造において説明のないところは図1,2と同じであるものとしてよい。なお、MISFETの構造については、その製造方法の説明の中で同時に明らかになる。
12,22 素子分離領域
13,23 (高誘電体)ゲート絶縁膜
13a,23a 第1誘電体膜
13b,23b 第2誘電体膜
14 シリコン膜
15,25 ゲート電極
16,26 エクステンション領域
17,27 サイドウォール・スペーサ
18,28 ソース・ドレイン拡散層
19,29 シリサイド層
24a 下層シリコン膜
24b 上層シリコン膜
Claims (14)
- ハフニウム(Hf)と酸素(O)の化学結合を有する高誘電体薄膜が半導体基板上に形成された高誘電体薄膜を備えた半導体装置の製造方法であって、
シリコン(Si)化合物の原料ガスを用いて前記高誘電体薄膜上にシリコン含有の半導体膜もしくは導電体膜を化学気相成長させる時の成膜温度が、前記原料ガスあるいは前記原料ガスの解離した中間生成物が前記高誘電体薄膜を還元する温度より低くなるようにして、前記半導体膜もしくは導電体膜を成膜する高誘電体薄膜を備えた半導体装置の製造方法。 - Hf−O(酸素)の化学結合を有する高誘電体薄膜が半導体基板上に形成された高誘電体薄膜を備えた半導体装置の製造方法であって、
Si化合物の原料ガスを用いて前記高誘電体薄膜上にシリコン含有の半導体膜もしくは導電体膜を化学気相成長させる時の成膜温度が、前記原料ガスに存在したSiが前記O(酸素)と結合する温度より低くなるようにして、前記半導体膜もしくは導電体膜を成膜する高誘電体薄膜を備えた半導体装置の製造方法。 - Hf−O(酸素)の化学結合を有する高誘電体薄膜が半導体基板上に形成された高誘電体薄膜を備えた半導体装置の製造方法であって、
Si化合物の原料ガスを用いて前記高誘電体薄膜上にシリコン含有の半導体膜もしくは導電体膜を化学気相成長させる時の成膜温度が590℃を超えないようにしたことを特徴とする高誘電体薄膜を備えた半導体装置の製造方法。 - 前記原料ガスがモノシラン(SiH4)ガスあるいはジシラン(Si2H6)ガスであることを特徴とする請求項1ないし請求項3のいずれかに記載の高誘電体薄膜を備えた半導体装置の製造方法。
- 前記化学気相成長が熱CVD法でなされ、その成膜温度が550℃〜590℃の範囲に設定されることを特徴とする請求項5記載の高誘電体薄膜を備えた半導体装置の製造方法。
- 前記熱CVDの成膜圧力が0.2pa〜10Paの範囲に設定されることを特徴とする請求項5記載の高誘電体薄膜を備えた半導体装置の製造方法。
- Hf−Oの化学結合を有する高誘電体薄膜が半導体基板上に形成された高誘電体薄膜を備えた半導体装置の製造方法であって、
Si化合物の第1の原料ガスを用いて前記高誘電体薄膜表面にシリコン含有の第1の半導体膜もしくは第1の導電体膜を化学気相成長させる時の成膜温度が、前記第1の原料ガスあるいは前記原料ガスの解離した中間生成物が前記高誘電体薄膜を還元する温度より低くなるようにして、第1の半導体膜もしくは第1の導電体膜を成膜する工程と、
前記第1の半導体膜もしくは第1の導電体膜上に、Si化合物の第2の原料ガスを用いた化学気相成長により、前記還元する温度より高い成膜温度で第2の半導体膜もしくは第1の導電体膜を成膜する工程と、
を有する高誘電体薄膜を備えた半導体装置の製造方法。 - Hf−O(酸素)の化学結合を有する高誘電体薄膜が半導体基板上に形成された高誘電体薄膜を備えた半導体装置の製造方法であって、
Si化合物の第1の原料ガスを用いて前記高誘電体薄膜表面にシリコン含有の第1の半導体膜もしくは第1の導電体膜を化学気相成長させる時の成膜温度が、前記第1の原料ガスに存在したSiが前記O(酸素)と結合する温度より低くなるようにして、第1の半導体膜もしくは第1の導電体膜を成膜する工程と、
前記第1の半導体膜もしくは第1の導電体膜上に、Si化合物の第2の原料ガスを用いた化学気相成長により、前記Siが前記O(酸素)と結合する温度より高い成膜温度で第2の半導体膜もしくは第2の導電体膜を成膜する工程と、
を有する高誘電体薄膜を備えた半導体装置の製造方法。 - Hf−O(酸素)の化学結合を有する高誘電体薄膜が半導体基板上に形成された高誘電体薄膜を備えた半導体装置の製造方法であって、
Si化合物の第1の原料ガスを用いて前記高誘電体薄膜表面にシリコン含有の第1の半導体膜もしくは第1の導電体膜を化学気相成長させる時の成膜温度が590℃を超えないようにして、第1の半導体膜もしくは第1の導電体膜を成膜する工程と、
前記第1の半導体膜もしくは第1の導電体膜上に、Si化合物の第2の原料ガスを用いた化学気相成長により、590℃より高い成膜温度で第2の半導体膜もしくは第2の導電体膜を成膜する工程と、
を有する高誘電体薄膜を備えた半導体装置の製造方法。 - 前記第1の半導体膜もしくは第1の導電体膜は非晶質構造を有し、その膜厚は0.1nm〜5nmの範囲にすることを特徴とする請求項7,請求項8及び請求項9のいずれかに記載の高誘電体薄膜を備えた半導体装置の製造方法。
- 前記第1の半導体膜もしくは第1の導電体膜は多結晶構造であり、その膜厚は30nm〜150nmの範囲にすることを特徴とする請求項7,請求項8及び請求項9のいずれかに記載の高誘電体薄膜を備えた半導体装置の製造方法。
- 前記Hf−Oの化学結合を有する高誘電体薄膜は、ハフニウムアルミネート(HfAlOx)、ハフニウムシリケート(HfSiOx)、ハフニア(HfO2)あるいはその窒化物で成ることを特徴とする請求項1ないし請求項11のいずれかに記載の高誘電体薄膜を備えた半導体装置の製造方法。
- 前記半導体膜は、シリコン膜あるいはシリコン・ゲルマニウム合金膜であることを特徴とする請求項1ないし請求項12のいずれかに記載の高誘電体薄膜を備えた半導体装置の製造方法。
- 前記導電体膜は、高融点金属のシリサイド膜であることを特徴とする請求項1ないし請求項13のいずれかに記載の高誘電体薄膜を備えた半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092037A JP2005277318A (ja) | 2004-03-26 | 2004-03-26 | 高誘電体薄膜を備えた半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092037A JP2005277318A (ja) | 2004-03-26 | 2004-03-26 | 高誘電体薄膜を備えた半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005277318A true JP2005277318A (ja) | 2005-10-06 |
Family
ID=35176610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092037A Pending JP2005277318A (ja) | 2004-03-26 | 2004-03-26 | 高誘電体薄膜を備えた半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005277318A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041306A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置の製造方法 |
JP2008311464A (ja) * | 2007-06-15 | 2008-12-25 | National Institute Of Advanced Industrial & Technology | 半導体装置とその製造方法 |
JP2008311661A (ja) * | 2007-06-15 | 2008-12-25 | Dongbu Hitek Co Ltd | 半導体素子及びそのゲート形成方法 |
JP2009164424A (ja) * | 2008-01-08 | 2009-07-23 | Toshiba Corp | 半導体装置およびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04294532A (ja) * | 1991-03-22 | 1992-10-19 | Sony Corp | タングステンシリサイド膜の形成方法 |
JPH04326766A (ja) * | 1991-04-19 | 1992-11-16 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
WO2002065525A1 (en) * | 2001-02-12 | 2002-08-22 | Asm America, Inc. | Integration of high k gate dielectric |
JP2003297822A (ja) * | 2002-03-29 | 2003-10-17 | Tokyo Electron Ltd | 絶縁膜の形成方法 |
JP2005064315A (ja) * | 2003-08-18 | 2005-03-10 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
-
2004
- 2004-03-26 JP JP2004092037A patent/JP2005277318A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04294532A (ja) * | 1991-03-22 | 1992-10-19 | Sony Corp | タングステンシリサイド膜の形成方法 |
JPH04326766A (ja) * | 1991-04-19 | 1992-11-16 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
WO2002065525A1 (en) * | 2001-02-12 | 2002-08-22 | Asm America, Inc. | Integration of high k gate dielectric |
JP2003297822A (ja) * | 2002-03-29 | 2003-10-17 | Tokyo Electron Ltd | 絶縁膜の形成方法 |
JP2005064315A (ja) * | 2003-08-18 | 2005-03-10 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041306A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置の製造方法 |
JP2008311464A (ja) * | 2007-06-15 | 2008-12-25 | National Institute Of Advanced Industrial & Technology | 半導体装置とその製造方法 |
JP2008311661A (ja) * | 2007-06-15 | 2008-12-25 | Dongbu Hitek Co Ltd | 半導体素子及びそのゲート形成方法 |
US7821083B2 (en) | 2007-06-15 | 2010-10-26 | Tokyo Electron Limited | Semiconductor device and method for manufacturing the same |
JP2009164424A (ja) * | 2008-01-08 | 2009-07-23 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7622401B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
JP4938262B2 (ja) | 半導体装置およびその製造方法 | |
US9034747B2 (en) | Semiconductor device with metal gates and method for fabricating the same | |
JP4492783B2 (ja) | 半導体装置及びその製造方法 | |
US20050070123A1 (en) | Method for forming a thin film and method for fabricating a semiconductor device | |
US20080105920A1 (en) | Semiconductor devices and fabrication process thereof | |
CN103681671A (zh) | 具有钨栅电极的半导体器件及其制造方法 | |
KR20110095456A (ko) | 트랜지스터 및 그 제조 방법 | |
US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
JP5456150B2 (ja) | 半導体装置及びその製造方法 | |
JP4855419B2 (ja) | 半導体装置の製造方法 | |
KR20050021337A (ko) | 반도체 장치 및 그 제조 방법 | |
WO2004107451A1 (ja) | Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
JPWO2005074037A1 (ja) | 半導体装置の製造方法 | |
JP2011253931A (ja) | 半導体装置及びその製造方法 | |
JP2005158998A (ja) | 半導体装置の製造方法 | |
CN110993603A (zh) | 半导体结构及其形成方法 | |
JP2005277318A (ja) | 高誘電体薄膜を備えた半導体装置及びその製造方法 | |
US8889515B2 (en) | Method for fabricating semiconductor device by changing work function of gate metal layer | |
JP2010165705A (ja) | 半導体装置の製造方法 | |
JP4966490B2 (ja) | 半導体装置の製造方法 | |
KR20040107427A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4719422B2 (ja) | 半導体装置の製造方法 | |
JP2005285805A (ja) | 半導体装置の製造方法 | |
JP2006041306A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20050926 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A621 | Written request for application examination |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |