JP2002299338A - 薄膜形成方法及び半導体装置の製造方法 - Google Patents

薄膜形成方法及び半導体装置の製造方法

Info

Publication number
JP2002299338A
JP2002299338A JP2001104678A JP2001104678A JP2002299338A JP 2002299338 A JP2002299338 A JP 2002299338A JP 2001104678 A JP2001104678 A JP 2001104678A JP 2001104678 A JP2001104678 A JP 2001104678A JP 2002299338 A JP2002299338 A JP 2002299338A
Authority
JP
Japan
Prior art keywords
thin film
forming
semiconductor substrate
film
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001104678A
Other languages
English (en)
Inventor
Masaaki Niwa
正昭 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001104678A priority Critical patent/JP2002299338A/ja
Publication of JP2002299338A publication Critical patent/JP2002299338A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ゲート絶縁膜などに用いる絶縁膜を、高温雰
囲気中で膜形成することなく、低温での処理で容易に形
成可能にする薄膜形成方法を提供する。 【解決手段】 珪酸エチルとエタノールとを水に溶解し
て調製したゾル溶液5に、シリコン基板1を浸漬し引き
上げることにより、シリコン基板1の表面に酸化膜の形
成を行なう。このゾル溶液5にシリコン基板1を浸漬し
引き上げることを複数回繰り返しおこなうことにより所
望の膜厚を得るようにしてもよい。これによって、シリ
コン基板1上に任意の組成の薄膜の低温形成が可能とな
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、金属−絶
縁膜−半導体(MIS)構造のデバイス等で、その絶縁
膜として用いられる機能性薄膜を形成する薄膜形成方法
及びそれを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】集積回路では、例えば、金属−酸化膜−
半導体(MOS)構造の電界効果型トランジスタにおけ
るゲート絶縁膜としての酸化膜(以下、ゲート酸化膜と
いう)をはじめ、様々な半導体装置で、機能性薄膜が用
いられており、かかる機能性薄膜は、主として蒸着やス
パッタなどの物理蒸着法(PVD)や化学気相堆積法
(CVD)あるいは高温熱酸化等によって、シリコン基
板上に形成されてきた。
【0003】特に、MOS構造の電界効果型トランジス
タにおけるゲート酸化膜は、その酸化膜の機能性がトラ
ンジスタ特性の良否を決定付けるものであるから、その
酸化膜の耐久性、安定性の面で、基板の高温酸化雰囲気
で形成される熱酸化膜もしくは窒素を含有した高温酸化
雰囲気で形成される熱窒化酸化膜が採用され、主とし
て、高温雰囲気中でのシリコン基板の熱酸化工程によっ
て形成されてきた。
【0004】そして、この種の機能性薄膜は、デバイス
の微細化が加速度的に進むなか、より高性能を目指し
て、その膜厚も3nmを下回るように極めて薄膜化が要
求されるようになってきた。
【0005】以下、MOS構造の電界効果型トランジス
タの形成を含むLSIプロセスの薄膜形成のうち、最も
重要なプロセスであるゲート酸化膜の形成を例にして、
従来の薄膜形成方法を図面を参照して概略説明する。
【0006】図3は、従来の熱酸化処理を行う電気炉の
構成の断面図である。電気炉は、ほぼ同じ形態で横型の
ものもあるが、ダストの表面付着や電気炉の設置占有面
積を減らすことができるため、縦型が主流となっている
ので、ここでは、縦型電気炉の例を示す。
【0007】シリコン基板21は、その主表面を下に向
け、石英ボート22に、所定間隔でホルダにより積み上
げるように並べて、縦型の電気炉内に置かれるが、縦型
の電気炉は、外部容器23の中に設けられた加熱体とし
ての炉体24、炉心管25、頭部(上部)管口26,2
7、燃焼ゾーン28、酸化ゾーン29及び底部(下部)
管口30を備えている。この電気炉で、加熱部分は、水
素と酸素とを混合させて燃やす燃焼ゾーン28及びシリ
コン基板を酸化する酸化ゾーン29であり、水素及び酸
素等の各ガスは、炉心管25の頭部管口26,27から
導入され、燃焼ゾーン28及び酸化ゾーン29を経た
後、底部管口30から排気ガスとして排出される。ま
た、頭部管口26,27から導入される水素と酸素との
ガス混合比は、酸化速度の速いパイロ酸化あるいは遅い
ドライ酸化等のいわゆる酸化のプロセスによりそれぞれ
雰囲気を制御するように適宜選定される。
【0008】炉心管25内でのガス流や温度が均一にな
るまで待ち、シリコン基板21を炉内へゆっくりと挿入
する。酸化温度は約900℃程度で、酸化処理後は窒素
ガス雰囲気に切り替えて950℃程度の熱処理を行う。
【0009】図4は、従来のMOS電界効果型トランジ
スタのゲート酸化膜の形成方法を示すシリコン基板の断
面によるフロー図である。
【0010】予め、シリコン基板21の表面の汚染物
を、過酸化水素水を混入したバッファードフッ酸処理や
過酸化水素水濃度を増加させた改良SC−1洗浄と希釈
フッ酸処理による化学酸化膜除去の洗浄処理などの酸化
前処理により除去した後、そのシリコン基板21を酸化
雰囲気中で加熱することにより、基板表面31から酸化
が行われ、シリコンと酸素との界面反応により酸化が進
行し、時間とともにシリコン−酸化膜の界面32は下方
に進み、シリコン酸化膜33が形成される。
【0011】次に、シリコン酸化膜33上に、ポリシリ
コンなどの導電性材料34を堆積して、導電層を形成し
た後に、ドライエッチングにより、ゲート電極パターン
を形成する。
【0012】その後、イオン注入により高濃度の逆導電
型不純物の拡散導入を行い、半導体基板中にソース、ド
レイン領域を形成して、電界効果型トランジスタを形成
する。
【0013】
【発明が解決しようとする課題】しかしながら上記の従
来のように、ゲート酸化膜等の酸化膜を高温雰囲気中で
形成する方法では、酸化膜の形成工程に多大な時間を要
することに加え、高温熱処理過程が不可欠であり、この
高温熱処理過程での雰囲気制御に高い習熟度を要し、ま
た、製造コストも高くなる等、課題も多い。
【0014】よって、本発明の目的は、上記課題に鑑
み、高温雰囲気中で膜形成することなく、低温で容易な
手法により半導体基板上に所望の機能性薄膜を形成する
薄膜形成方法、及びそれを用いた半導体装置の製造方法
を提供することである。
【0015】
【課題を解決するための手段】本発明の薄膜形成方法
は、珪酸エチルとエタノールとを水に溶解したゾル溶液
に、半導体基板を浸漬し引き上げることにより半導体基
板の表面に酸化膜の薄膜を形成するものである。
【0016】この本発明の薄膜形成方法によれば、半導
体基板上に所望の組成の薄膜を低温での処理で容易に形
成することが可能である。
【0017】この場合、必要に応じて半導体基板をゾル
溶液に浸漬し引き上げることを複数回繰り返すことによ
り、所望とする膜厚の薄膜を得ることができる。
【0018】また、ゾル溶液に半導体基板を浸漬し引き
上げることに代えて、前述のゾル溶液を半導体基板の表
面に噴霧すること、あるいは、半導体基板の表面に塗布
することにより、同様の効果を得ることができる。
【0019】また、本発明の薄膜形成方法は、アルコー
ルとアセチルアセトンの混合液を溶媒としてチタン酸バ
リウムの組成物を分散させた溶液を用いて、電気泳動法
で半導体基板の表面にチタン酸バリウムの薄膜を形成す
るものであり、この薄膜形成方法によっても、半導体基
板上に薄膜を低温での処理で容易に形成することが可能
である。
【0020】また、本発明の薄膜形成方法は、SiO2
を飽和溶解させた溶液に半導体基板を浸漬した状態で、
溶液を昇温させることにより、半導体基板の表面にSi
2を析出させ薄膜を形成するものであり、この薄膜形
成方法によっても、半導体基板上に薄膜を低温での処理
で容易に形成することが可能である。
【0021】また、本発明の半導体装置の製造方法は、
上記本発明の薄膜形成方法を用いて半導体基板の表面に
薄膜を形成し、その後、薄膜上に金属の電極体を形成す
ることにより、金属−絶縁膜−半導体(MIS)構造を
形成するものである。薄膜を形成後に、薄膜を均一な焼
結状態としたり、基板との密着性を高めるために追酸化
処理を施す場合もある。
【0022】この本発明の半導体装置の製造方法によれ
ば、例えば、電界効果型トランジスタに適用した場合、
高性能な移動度特性、すなわち高感度の電圧−電流特性
を得ると共に、高いオン電流レベル及び超低ゲートリー
ク電流レベルの性能のトランジスタ特性を持った半導体
装置が得られる。
【0023】
【発明の実施の形態】次に、本発明の実施の形態とし
て、第1の実施の形態では原子レベルの薄い酸化膜を形
成するのに適したラングミュア−ブロジェット法による
薄膜形成方法の場合を、また、第2の実施の形態ではゲ
ート酸化膜の形成に適した電気泳動法による薄膜形成方
法の場合を、さらに、第3の実施の形態ではゲート酸化
膜の形成に適した液相析出法による薄膜形成方法の場合
を、それぞれ、詳細に述べる。
【0024】(第1の実施の形態)図1に、本実施の形
態の薄膜形成工程で用いる製造装置の構成を概要断面図
で示す。
【0025】この製造装置では、シリコン基板1は、横
型の基板ホルダ2に並べて設置され、支持棒3により液
槽4内に吊り下げられ、上下運動により、ゾル溶液5に
浸漬される。
【0026】ゾル溶液5は、液槽4の中で攪拌羽根6に
より攪拌され、かつヒータ7によって、所定温度に精密
に保たれている。また、このゾル溶液5が入った液槽4
は、雰囲気を一定に保持できるような密閉容器8の中に
設置されている。
【0027】ゾル溶液5は、珪酸エチル25グラムとエ
タノール40グラムとを、水25グラムの中に溶解し、
これに触媒として塩酸を0.2グラム添加することで、
調製した。
【0028】このゾル溶液5に、予め前処理で洗浄済み
のシリコン基板1を浸漬して引き上げると、ゾル溶液5
から得られる単分子膜が、分子の有極性基を上に向けた
状態で、シリコン基板1の表面に形成される。ついで、
この状態のシリコン基板1を、再びゾル溶液5中に浸漬
すると、今度は無極性基同士が互いに付着する。これに
より、Si−O−Si−O−Si−O−の構造で、一層
ずつ形成される。
【0029】そして、ゾル溶液5に浸してから引き上げ
られたシリコン基板1を、例えば、300℃で乾燥した
後、650℃で焼成することにより、そのシリコン基板
1表面に、いわゆるラングミュア−ブロジェット法によ
る原子レベルの薄い被膜を形成することができる。
【0030】ここで、ゾル溶液5の水素イオン濃度(p
H)を変えることにより、累積膜の構造を調節すること
ができ、それによれば、ナノコンポジット膜の形成も十
分に可能である。
【0031】さらに、先の焼成工程に続いて、酸化雰囲
気中900℃での急速酸化を行う。これは前述の原子レ
ベルの薄い被膜形成後のいわゆる追酸化処理であり、こ
れにより、全面に極薄の酸化シリコン層が形成され、同
時に、前述の原子レベルの薄い被膜も均一な焼結状態に
なる。
【0032】このようにして、ラングミュア−ブロジェ
ット法として知られる浸漬法による薄膜形成方法で、原
子レベルの薄い酸化膜を形成することが可能である。
【0033】この薄い酸化膜の上に、タングステン及び
窒化チタン(W/TiN)の二層金属膜を、例えばスパ
ッタ法により形成することで、半導体−酸化膜−金属膜
によるMOS構造のキャパシタを製造することができ
る。
【0034】また、この薄い酸化膜をMOS構造のゲー
ト酸化膜に適用して形成した電界効果型トランジスタ
は、熱酸化膜を用いた通常のMOS構造電界効果型トラ
ンジスタと比べても、移動度特性では同等以上の性能を
呈すると共に、オン電流レベル及びゲートリーク電流レ
ベルではいずれもそれを凌ぐ高性能の特性を呈すること
が確認され、優れたトランジスタ特性の半導体装置であ
ることが実証された。
【0035】以上のように本実施の形態の薄膜形成方法
によると、シリコン基板上に機能性薄膜(酸化膜)を低
温での処理で容易に形成することが可能となる。
【0036】従来の熱酸化による酸化膜の形成は、主に
酸素の熱拡散(固相拡散)であるため温度に依存し、低
温で緻密な被膜を形成しようとすると長時間を要し、ま
た炉の温度上昇にも時間を要するのに対し、本実施の形
態の薄膜形成方法では、基本的に粒子の吸着作用を利用
するため、成長も粒子層厚であり、拡散より速く、従来
に比べ時間短縮を図ることができる。
【0037】また、本実施の形態の薄膜形成方法を用い
て、トランジスタ等の半導体装置を製造することによ
り、高性能で、高信頼性の半導体装置を製造することが
できる。
【0038】なお、本実施の形態では、ゾル溶液5にシ
リコン基板1を浸漬して引き上げることにより機能性薄
膜を形成したが、これに限らず、加熱したシリコン基板
を高速で回転させ、その表面に上述のゾル溶液5を滴下
して薄膜を形成する手法のいわゆる回転塗布によって
も、同様の高性能な機能性薄膜を形成することが可能で
あり、同様の効果を得ることができる。あるいは、上述
のゾル溶液5を霧化して、加熱したシリコン基板上に吹
きかける(噴霧する)手法の熱分解によっても、同様の
高性能な機能性薄膜を形成することが可能であり、同様
の効果を得ることができる。
【0039】(第2の実施の形態)溶媒中に金属を溶か
し、あるいは溶媒に金属含有の粉体又は粒子を分散させ
た状態の溶液において、直流電界を発生させると、溶液
中の金属、あるいは金属含有の粉体又は粒子(以下、単
に粒子という)は、分散質表面の分解・解離や遊離した
イオンが溶液中の粒子に吸着することにより帯電し、電
極として用いたシリコン基板表面に固定層を形成する。
電界によって粒子が移動するとき、周辺のイオンも移動
し、溶媒の誘電率に比例した速度で、帯電と反対符号の
電極への移動が起こる現象は、電気泳動として知られて
おり、この原理を用いるいわゆる電気泳動法が、シリコ
ン基板表面に薄層の物質を形成するのに利用できる。
【0040】このときのシリコン基板の酸化前処理に
は、過酸化水素水を混入したバッファードフッ酸処理や
過酸化水素水濃度を増加させた改良SC−1洗浄と希釈
フッ酸処理による化学酸化膜除去による洗浄処理など
で、表面の汚染物を除去することが実施され、この前処
理の施されたシリコン基板を電極としたときには、シリ
コン基板表面に薄層の物質が順調に形成される。
【0041】本実施の形態では、アルコールとアセチル
アセトンの混合液を溶媒としてチタン酸バリウム(Ba
TiO3 )の組成物を分散させた溶液を用いて、電気泳
動法でシリコン基板表面に厚さが6nmのチタン酸バリ
ウム(BaTiO3 )薄膜を形成した。基板との密着性
を高めるために、この薄膜形成後に高温の熱処理を施
す。この高温熱処理は、前述の第1の実施の形態の場合
のいわゆる追酸化処理の条件が適当であった。
【0042】以上のように本実施の形態の薄膜形成方法
によると、シリコン基板上に機能性薄膜(BaTiO3
薄膜)を低温(常温ないしは室温)での処理で容易に形
成することが可能となる。
【0043】また、本実施の形態の薄膜形成方法では、
基本的に粒子の吸着作用(ないしは堆積)を利用するた
め、従来の基板の熱酸化による酸化膜の成長より格段に
速く、従来に比べ時間短縮を図ることができる。
【0044】また、本実施の形態の薄膜形成方法を第1
の実施の形態で説明したようにトランジスタ等の半導体
装置の製造に同様に適用することにより、高性能で、高
信頼性の半導体装置を製造することができる。
【0045】(第3の実施の形態)図2は、本実施の形態
における液相析出によりSiO2 膜を形成する場合の概
略フロー図である。
【0046】まず、溶液の調製では、珪素フッ化水素酸
(ケイフッ化水素酸;H2 SiF6)水溶液11中にシ
リカゲル12を投入して、攪拌工程13で、充分に混合
して、SiO2 を溶解させて飽和溶液14を調製する。
【0047】この過程においては、以下の(1)式及び
(2)式で表される反応過程が起こるものとみられる。 (1)SiF6+(2+x)H2O→SiO2・xH2O+
4H++6F- (2)4H++5(SiF62-+SiO2→3[SiF6
・SiF4]2-+ 2H2O 次に、溶液を昇温させて、過飽和溶液15を作製するこ
とによって、この反応における平衡反応をSiO2 が析
出する方向にもってゆく。この理由は、H2 SiF6
溶液へのSiO2 の溶解度が低温において大きいので、
例えば、0℃付近の温度でSiO2 を飽和溶解させ、こ
れを50℃程度に昇温させると、SiO 2 の過飽和が生
じるためである。
【0048】したがって、飽和溶液14に、予め前処理
により表面の汚染物を除去したシリコン基板1を浸漬し
ておき、膜形成16の工程、すなわち、飽和溶液14を
昇温させて過飽和溶液15とする。経験によると、例え
ば約10分間の膜形成16の工程で、シリコン基板1上
に厚さ13nmのSiO2 膜が形成される。なお、シリ
コン基板1の前処理には、過酸化水素水を混入したバッ
ファードフッ酸による表面処理、または過酸化水素水濃
度を増加させた改良SC−1洗浄と希釈フッ酸処理とに
よる化学酸化膜除去等の表面洗浄処理が適当である。
【0049】また、フッ素イオン(F- )と反応しやす
いホウ酸(H3 BO3 )17を反応開始剤として過飽和
溶液15に添加し、フッ化水素(HF)を消費して、平
衡状態を意図的に崩した溶液を用いることも、薄膜形成
に有効である。
【0050】具体的には、以下の(3)式及び(4)式
で表される反応が起こる。 (3)H3BO3+3HF→HBF3(OH)+2H2O (4)HBF3(OH)+HF→BHF4+H2O 上記(4)式の反応は、(3)式のそれより、反応速度
が格段に遅いため、(4)式の反応がHFの消費を律速
し、これが上記(1)式及び(2)式に作用して、Si
2 が析出する。
【0051】このときの反応速度は、0.5nm/分程
度であり、また、被膜の成長速度は、反応開始剤として
のH3 BO3 の添加量とほぼ反比例の関係にあること
(すなわちここでの反応開始剤の添加は被膜の成長を抑
制するための添加であり、成長速度の制御のためのもの
である)、さらには、シリコン基板の浸漬時間と膜厚と
の関係は、引き上げ速度に関係なく、ほぼ比例関係にあ
ること等が見出されており、これらは、被膜形成の条件
を設定する際に考慮すると有益である。
【0052】以上のように本実施の形態の薄膜形成方法
によると、シリコン基板上に機能性薄膜(SiO2
膜)を低温での処理で容易に形成することが可能とな
る。
【0053】また、本実施の形態の薄膜形成方法では、
粒子の層厚レベルで成長層が得られるため、従来の基板
の熱酸化による酸化膜の成長より格段に速く、従来に比
べ時間短縮を図ることができる。
【0054】また、本実施の形態の薄膜形成方法を第1
の実施の形態で説明したようにトランジスタ等の半導体
装置の製造に同様に適用することにより、高性能で、高
信頼性の半導体装置を製造することができる。
【0055】また、本実施の形態における液相析出は、
ゾル−ゲル過程を伴わない基板表面での薄膜成長過程で
あること、また、薄膜生成反応過程が、水溶液中で完結
することで、一般に焼結などの熱処理工程を必要としな
いことも、工業的に有益である。
【0056】なお、F- イオンを直接添加して、反応方
向を制御することも、原理的には勿論可能である。
【0057】
【発明の効果】本発明の薄膜形成方法によると、珪酸エ
チルとエタノールとを水に溶解したゾル溶液に半導体基
板を浸漬し引き上げる、あるいは前述のゾル溶液を半導
体基板の表面に噴霧あるいは塗布することにより、半導
体基板上に機能性薄膜を低温で容易に、また任意の膜厚
に形成することが可能である。また、薄膜形成時間の短
縮も図れる。
【0058】また、本発明の薄膜形成方法は、アルコー
ルとアセチルアセトンの混合液を溶媒としてチタン酸バ
リウムの組成物を分散させた溶液を用いて、電気泳動法
で半導体基板の表面にチタン酸バリウムの薄膜を形成す
るものであり、この薄膜形成方法によっても、半導体基
板上に機能性薄膜を低温で容易に形成することが可能で
ある。また、薄膜形成時間の短縮も図れる。
【0059】また、本発明の薄膜形成方法は、SiO2
を飽和溶解させた溶液に半導体基板を浸漬した状態で、
溶液を昇温させることにより、半導体基板の表面にSi
2を析出させ薄膜を形成するものであり、この薄膜形
成方法によっても、半導体基板上に機能性薄膜を低温で
容易に形成することが可能である。また、薄膜形成時間
の短縮も図れる。
【0060】また、本発明の半導体装置の製造方法によ
ると、上記本発明の薄膜形成方法を用いて半導体基板の
表面に絶縁性の機能性薄膜を形成したのち、さらにその
機能性薄膜上に電極体を形成して、金属−絶縁膜−半導
体(MIS)構造となして、例えば、電界効果型トラン
ジスタを形成することができる。そして、この電界効果
型トランジスタは、熱酸化膜を用いた通常のMOS構造
電界効果型トランジスタと比べても、移動度特性では同
等以上の性能を呈すると共に、オン電流レベル及びゲー
トリーク電流レベルではいずれもそれを凌ぐ高性能の特
性を呈する高性能な半導体装置であり、したがって、本
発明は、その製造方法として非常に有益である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態で使用する製造装置
の概要断面図
【図2】本発明の第3の実施の形態の薄膜形成方法を説
明するための概略フロー図
【図3】従来の熱酸化処理で使用する電気炉の構成断面
【図4】従来例による酸化膜の形成方法を示す模式断面
【符号の説明】
1 シリコン基板 2 基板ホルダ 3 支持棒 4 液槽 5 溶液 6 攪拌羽根 7 ヒータ 8 密閉容器
フロントページの続き Fターム(参考) 5F058 BA20 BC02 BC03 BF42 BF43 BF46 BH01 BH03 5F140 AA24 AA40 BA01 BD05 BE02 BE05 BE07 BE09 BE17 BF11 BF20 BG27

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 珪酸エチルとエタノールとを水に溶解し
    たゾル溶液に、半導体基板を浸漬し引き上げることによ
    り前記半導体基板の表面に酸化膜の薄膜を形成する薄膜
    形成方法。
  2. 【請求項2】 半導体基板をゾル溶液に浸漬し引き上げ
    ることを複数回繰り返すことを特徴とする請求項1に記
    載の薄膜形成方法。
  3. 【請求項3】 珪酸エチルとエタノールとを水に溶解し
    たゾル溶液を、半導体基板の表面に噴霧することにより
    前記半導体基板の表面に酸化膜の薄膜を形成する薄膜形
    成方法。
  4. 【請求項4】 珪酸エチルとエタノールとを水に溶解し
    たゾル溶液を、半導体基板の表面に塗布することにより
    前記半導体基板の表面に酸化膜の薄膜を形成する薄膜形
    成方法。
  5. 【請求項5】 アルコールとアセチルアセトンの混合液
    を溶媒としてチタン酸バリウムの組成物を分散させた溶
    液を用いて、電気泳動法で半導体基板の表面にチタン酸
    バリウムの薄膜を形成する薄膜形成方法。
  6. 【請求項6】 SiO2 を飽和溶解させた溶液に半導体
    基板を浸漬した状態で、前記溶液を昇温させることによ
    り、前記半導体基板の表面にSiO2 を析出させ薄膜を
    形成する薄膜形成方法。
  7. 【請求項7】 請求項1,2,3,4,5または6に記
    載の薄膜形成方法を用いて半導体基板の表面に薄膜を形
    成し、その後、前記薄膜上に金属の電極体を形成するこ
    とにより、金属−絶縁膜−半導体(MIS)構造を形成
    する半導体装置の製造方法。
  8. 【請求項8】 請求項1,2,3,4または5に記載の
    薄膜形成方法を用いて半導体基板の表面に薄膜を形成
    し、その後、前記薄膜に追酸化処理を施した後、前記薄
    膜上に金属の電極体を形成することにより、金属−絶縁
    膜−半導体(MIS)構造を形成する半導体装置の製造
    方法。
JP2001104678A 2001-04-03 2001-04-03 薄膜形成方法及び半導体装置の製造方法 Pending JP2002299338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001104678A JP2002299338A (ja) 2001-04-03 2001-04-03 薄膜形成方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001104678A JP2002299338A (ja) 2001-04-03 2001-04-03 薄膜形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002299338A true JP2002299338A (ja) 2002-10-11

Family

ID=18957501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001104678A Pending JP2002299338A (ja) 2001-04-03 2001-04-03 薄膜形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002299338A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523131A (ja) * 2011-06-27 2014-09-08 クリー インコーポレイテッド チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
JP2022013588A (ja) * 2020-06-30 2022-01-18 パナソニックIpマネジメント株式会社 積層膜構造および積層膜構造の製造方法
US11825608B2 (en) 2020-06-30 2023-11-21 Panasonic Intellectual Property Management Co., Ltd. Laminated film structure and method for manufacturing laminated film structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523131A (ja) * 2011-06-27 2014-09-08 クリー インコーポレイテッド チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
US9269580B2 (en) 2011-06-27 2016-02-23 Cree, Inc. Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof
US9396946B2 (en) 2011-06-27 2016-07-19 Cree, Inc. Wet chemistry processes for fabricating a semiconductor device with increased channel mobility
JP2022013588A (ja) * 2020-06-30 2022-01-18 パナソニックIpマネジメント株式会社 積層膜構造および積層膜構造の製造方法
US11825608B2 (en) 2020-06-30 2023-11-21 Panasonic Intellectual Property Management Co., Ltd. Laminated film structure and method for manufacturing laminated film structure

Similar Documents

Publication Publication Date Title
KR100757645B1 (ko) 반도체 장치 및 상보형 반도체 장치
CN100474613C (zh) 用于半导体器件的电介质层及其制造方法
JP4102072B2 (ja) 半導体装置
JPH01204435A (ja) 集積回路の製造方法
JP2004523134A (ja) 誘電体膜の形成方法
JP2007500941A (ja) 高度に均一な酸化物層、とりわけ超薄層の調節された成長
TW200301939A (en) Method of treating substrate and method of manufacturing semiconductor device
JP2007528602A (ja) 高誘電率集積用のシリコンゲルマニウム表面層
JPH0718011B2 (ja) SiO2の付着方法
JP2002299338A (ja) 薄膜形成方法及び半導体装置の製造方法
KR100809305B1 (ko) 금속 산화물 또는 금속 규산염 게이트 유전체층을 가진 반도체 디바이스 제조 방법
JP4170219B2 (ja) 半導体装置の製造方法および半導体装置
JP4540885B2 (ja) 半導体装置の製造方法
JP4224044B2 (ja) 半導体装置の製造方法
JP2002293543A (ja) 薄膜形成方法及び半導体装置の製造方法
RU2660622C1 (ru) Пленка двуокиси кремния на кремнии и способ ее получения
JP2004253784A (ja) 半導体素子のキャパシタ製造方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
KR20100125464A (ko) 성막 방법 및 반도체 장치의 제조 방법
JP2005303265A (ja) 低温ポリシリコンtftゲート酸化膜の形成方法
JP4101130B2 (ja) 半導体装置の製造方法
JP2006269620A (ja) Aldによる湿式成膜方法および装置
JPH11102906A (ja) シリコン酸化膜の成膜方法及び酸化膜成膜装置
US20210398817A1 (en) Method of removing phosphorus-doped silicon film and system therefor