JP4170219B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP4170219B2
JP4170219B2 JP2003531523A JP2003531523A JP4170219B2 JP 4170219 B2 JP4170219 B2 JP 4170219B2 JP 2003531523 A JP2003531523 A JP 2003531523A JP 2003531523 A JP2003531523 A JP 2003531523A JP 4170219 B2 JP4170219 B2 JP 4170219B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
precursor solution
silica derivative
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003531523A
Other languages
English (en)
Other versions
JPWO2003028097A1 (ja
Inventor
憲和 西山
惟一 上山
良彰 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2003028097A1 publication Critical patent/JPWO2003028097A1/ja
Application granted granted Critical
Publication of JP4170219B2 publication Critical patent/JP4170219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

技術分野
本発明は半導体装置の製造方法に係り、特に低誘電率の無機誘電体膜に関する。
背景技術
半導体装置の高速化・低消費電力化には、層間絶縁膜の低誘電率化が重要な課題である。そして低誘電率化を目的として種々の工夫がなされているが、従来の半導体装置では、
（１）無機絶縁膜であるシリカ膜にフッ素を添加する。（例えば特開平１１−２４１１１７号公報）
（２）母体材料として低誘電率である有機絶縁材料を形成する。
（３）意図的にポーラスな膜を形成する。
などの方法が提案されている。
しかしながら、（１）の方法の場合、絶縁膜の耐熱性が劣化するために、元素比でせいぜい数％しか添加できないため、比誘電率は従来のシリカ系層間絶縁膜よりも１０％から１５％しか低減することが出来ないと言う問題がある。
また（２）の方法の場合、有機材料であるために耐熱性および機械的強度が従来のシリカ系層間絶縁膜よりも格段に劣化し、半導体素子の信頼性を低下させることにつながると言う問題がある。
さらにまた（３）の場合、ポーラスな構造がランダムであるために層間絶縁膜の機械的強度が著しく低下し、パッケージングに際し、破損しやすく、半導体素子の信頼性低下の原因となっていた。
また、ポーラスな構造が閉じていない場合が多く、閉じていないと層間絶縁膜の耐湿性が著しく低下し、半導体素子の信頼性低下の原因となっていた。
このように従来の絶縁膜では、十分に誘電率を下げることができず、また、機械的強度も充分でないという問題があった。
発明の概要
本発明は前記実情に鑑みてなされたもので、誘電率が低くかつ機械的強度の強い絶縁膜を提供することを目的とする。
そこで本発明では、シリカ誘導体と界面活性剤を含む前駆体溶液を生成する工程と、前記前駆体溶液を基板表面に接触させる接触工程と、前記前駆体溶液が接触せしめられた基板をシリカ誘導体雰囲気下にさらす処理工程と、前記基板を焼成し、前記界面活性剤を分解除去する工程とを含み絶縁膜を形成するようにしたことを特徴とする。
かかる構成によれば、界面活性剤と、シリカ誘導体とを、所望のモル比で溶媒に溶解し、混合容器内で、前駆体（プレカーサー）溶液を調整し、基板に塗布し、シリカ誘導体を加水分解（重縮合反応）で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を鋳型とする空洞を備えた、メゾポーラスシリカ薄膜を形成し、焼成工程において鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する。このとき、焼成に先立ち、基板をシリカ誘導体雰囲気下に晒し、シリカ誘導体を供給しつつ乾操（加熱）することにより、加水分解による膜の収縮が抑制され、空洞は破壊されることなくそのまま維持された状態で、界面活性剤の自己凝集体を鋳型とする強固なメゾポーラスシリカ薄膜が得られる。そして焼成工程により、鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜が得られる。
このようにして、極めて制御性よく機械的強度に優れ究極的に低い誘電率をもつ絶縁膜を提供することが可能となる。また低温下での形成が可能であるため、集積回路の層間絶縁膜として用いる場合にも下地に影響を与えることなく信頼性の高い絶縁膜を形成することが可能となる。
また、前駆体液の濃度を調整することにより空孔率は適宜変更可能であり、極めて作業性よく所望の誘電率の絶縁体薄膜を形成することが可能となる。
このようにして、空孔率５０％以上の無機絶縁膜が形成され、空気の誘電率は低いためフッ素を添加したりするよりもさらに誘電率を低下せしめることができ、絶縁膜の極限的な低誘電率化をはかることが可能となる。
また、前記無機絶縁膜の空孔が配向性を具備するように形成することも可能である。これにより、空孔が配向性をもち、周期的なポーラス構造をもつため、機械的強度を高めることができ、信頼性の高い絶縁膜を得ることが可能となる。
また、前記無機絶縁膜は、前記基板表面に平行となるように配向せしめられた円柱状の空孔を含む周期的ポーラス構造を具備するように形成することも可能である。これにより、基板表面に平行となるように空孔が配向せしめられているため、基板表面に垂直な方向で均一に低誘電率をもつことになり、特に層間絶縁膜として用いる場合には、上層配線および下層配線に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率薄膜としての役割を奏効する。
さらにまた、前記基板表面に平行となるように一方向に配向せしめられた円柱状の空孔を含む周期的ポーラス構造ドメインが複数含まれており、隣接する各ポーラス構造ドメインは互いに異なる方向に配向させることも可能である。これにより、ドメイン毎に異なる方向にポーラス構造が配向しているため、空孔の開口部を互いに閉じることが可能になり、緻密な膜の耐湿性と同程度の優れた耐湿性を有し、かつ周期構造により機械的強度にも優れた究極的に低い誘電率をもつ低誘電率薄膜を得ることが可能となる。さらにまた、層間の空間を隣接する層が支えることで、通常不安定と考えられる層状の周期的ポーラス形状を安定かつ優れた機械的強度で構築することが可能となる。
また、前記無機絶縁膜は、基板表面に形成され、前記基板表面に平行となるように層状の空孔が周期的に一方向に配向せしめられた周期的ポーラス構造ドメインを具備するように形成することも可能である。これにより、基板表面に平行となるように層状の空孔が配向せしめられているため、基板表面に垂直な方向で均一に低誘電率をもつことになり、特に層間絶縁膜として用いる場合には、上層配線および下層配線に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率薄膜としての役割を奏効する。この構造では円筒状の空孔を有するものに比べてさらに空孔率が高く低誘電率化を図ることが可能となる。
望ましくは、前記処理工程は、前記界面活性剤が熱分解しない程度の温度でシリカ誘導体蒸気に接触させる工程を含むことを特徴とする。
かかる構成によれば、構造体を破壊することなく良好に空孔率が高く配向性の優れた低誘電率薄膜を形成することが可能となる。
望ましくは、前記処理工程は、シリカ誘導体蒸気の飽和蒸気圧下で実行されるようにしたことを特徴とする。
かかる構成によれば、飽和蒸気圧下で処理するため、充分なシリカ誘導体が効率よくシリカ誘導体が表面から拡散され、構造体を破壊することなく良好に空孔率が高く配向性の優れた低誘電率薄膜を形成することが可能となる。
また、シリカ誘導体の分圧を上げたり、シリカ誘導体の圧力を上げたりするなどにより、反応速度が向上する。
望ましくは、前記処理工程は、室温〜２５０℃の温度下で実行されるようにしたことを特徴とする。
かかる構成によれば、効率よくシリカ誘導体が表面に供給される。室温以下であると、反応性が悪く、２５０℃を越えると界面活性剤の分解により所望の効果を得られない場合がある。
望ましくは、前記処理工程は、９０〜２００℃の温度下で実行されるようにしたことを特徴とする。
かかる構成によれば、反応性も高く、良好にシリカ誘導体の拡散が進行する。
望ましくは、前記処理工程は、９０〜２００℃のＴＥＯＳの蒸気雰囲気中で実行されるようにしたことを特徴とする。
かかる構成によれば、より高い強度をもつ低誘電率薄膜を得ることが可能となる。
望ましくは、前記処理工程は、９０〜２００℃のＴＭＯＳの蒸気雰囲気中で実行される。
かかる構成によれば、より高い強度をもつ低誘電率薄膜を得ることが可能となる。
望ましくは、前記接触工程は、基板を前駆体溶液に浸漬する工程であることを特徴とする。
かかる構成によれば、生産性よく低誘電率絶縁膜を形成することが可能となる。
また望ましくは、前記接触工程は、基板を前駆体溶液に浸漬し、所望の速度で引き上げる工程であることを特徴とする。
かかる構成によれば、生産性よく低誘電率絶縁膜を形成することが可能となる。
望ましくは、前記接触工程は、前駆体溶液に基板上に塗布する工程であることを特徴とする。
かかる構成によれば、生産性よく低誘電率絶縁膜を形成することが可能となる。
望ましくは、前記接触工程は、前駆体溶液に基板上に滴下し、前記基板を回転させる回転塗布工程であることを特徴とする。
かかる構成によれば、膜厚や空孔率を容易に調整可能であり、生産性よく低誘電率絶縁膜を形成することが可能となる。
また望ましくは、前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程を含むことを特徴とする。
かかる構成によれば、予備架橋を行うことにより、架橋が効率よく進行し、信頼性の高い低誘電率薄膜を高速で形成することが可能となる。
さらにのぞましくは、前記接触工程に先立ち、前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程を含み、前記予備架橋工程で架橋反応の開始された前駆体溶液を基板に接触せしめるようにしてもよい。かかる方法によれば、あらかじめ予備架橋を行った後、基板表面に接触せしめているため、架橋が効率よく進行し、信頼性の高い低誘電率薄膜を高速で形成することが可能となる。
本発明の第２では、分解除去する工程は、前記処理工程と同一工程で実行され、シリカ誘導体を供給しながら焼成を行うようにしたことを特徴とする。
すなわち、シリカ誘導体と界面活性剤を含む前駆体溶液を生成する工程と、前記前駆体溶液を基板表面に接触させる接触工程と、前記基板をシリカ誘導体雰囲気下で焼成し、前記界面活性剤を分解除去する工程とを含み絶縁膜を形成するようにしたことを特徴とする。
かかる構成によれば、焼成工程において、鋳型の界面活性剤を熱分解除去する際に、気相からシリカ誘導体を補給しているため、構造体の破壊を抑制し、強く純粋なメゾポーラスシリカ薄膜を得ることが可能となる。なお、表面に堆積物が析出することもあるが、その場合は成膜後表面処理を行うようにしてもよい。
なおここで、前記シリカ誘導体は、ハロゲン化アルキルシラン、ハロゲン化アルコキシシラン、ハロゲン化アルキルアルコキシシラン、アルコキシシラン、アルキルアルコキシシランであることを特徴とする。
発明を実施すべき最良の形態
本発明に係る半導体装置の製造方法の一実施形態を図面を参照しつつ詳細に説明する。
実施形態１
本発明の第１の実施形態として、本発明の方法を用いて形成した低誘電率薄膜を層間絶縁膜として用いたＦＲＡＭについて説明する。
本発明の第１の実施形態の低誘電率薄膜の形成方法は、前駆体溶液を基板表面に供給し、予備架橋を行うために９０℃で一晩放置した後、１３５℃のＴＥＯＳ雰囲気中で一晩放置し、膜中にシリカ蒸気を拡散せしめ、リジッドな状態にし、焼成することにより、信頼性が高く誘電率の低い低誘電率薄膜を形成するものである。
このＦＲＡＭは、図１（ａ）および（ｂ）に示すように、シリコン基板１表面に形成された素子分離絶縁膜２で囲まれた素子領域に形成されたスイッチングトランジスタと、強誘電体キャパシタとからなるもので、本発明ではスイッチングトランジスタと強誘電体キャパシタの下部電極９との間に層間絶縁膜として本発明の方法で形成した低誘電率薄膜７を用いたことを特徴とするもので、この低誘電率薄膜は、図１（ｂ）に要部拡大斜視図を示すように、基板表面に平行となるように一方向に配向せしめられた円柱状の空孔ｈを含む周期的ポーラス構造ドメインを複数含むように形成されたメゾポーラスシリカ薄膜からなるものである。
他は通常の方法で形成される。このスイッチングトランジスタはシリコン基板１表面にゲート絶縁膜３を介して形成されたゲート電極と、このゲート電極を挟むように形成されたソース領域５およびドレイン領域６と、このドレイン領域６にコンタクト８を介して下部電極９が接続されており、一方ソースドレイン領域はビット線ＢＬに接続されている。
一方強誘電体キャパシタは下部電極９と上部電極１１との間にＰＺＴからなる強誘電体薄膜１０を挟んでなるものである。
図２（ａ）乃至（ｄ）にこのＦＲＡＭの製造工程について説明する。
まず、通常の方法で、シリコン基板１表面にゲート絶縁膜３を介して形成されたゲート電極４を形成するとともに、このゲート電極をマスクとして不純物拡散を行いソース領域５およびドレイン領域６を形成する（図２（ａ））。
続いて、本発明の方法で、基板表面に平行となるように一方向に配向せしめられた円柱状の空孔を含む周期的ポーラス構造ドメインを複数含むようにメゾポーラスシリカ薄膜を形成する（図２（ｂ））。
すなわち、図３（ａ）に示すように、まず界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ１６Ｈ３３Ｎ＋（ＣＨ３）３Ｂｒ−）と、シリカ誘導体としてテトラメトキシシラン（ＴＭＯＳ：Ｔｅｔｒａｍｅｔｈｏｘｙ Ｓｉｌａｎｅ）と、酸触媒としての塩酸（ＨＣｌ）とを、Ｈ２Ｏ／アルコール混合溶媒に溶解し、混合容器内で、前駆体（プレカーサー）溶液を調整する。この前駆体溶液の仕込みのモル比は、溶媒を１００として、界面活性剤０．５、シリカ誘導体３．０、酸触媒０．５〜２．５として混合し（必要に応じて粘度調整を行った後）、この混合溶液をスピナー上に載置され、前記ＭＯＳＦＥＴの形成された基板１を滴下する。そして図３（ｂ）に示すように、スピナー上に載置された被処理基板表面に滴下し、５００乃至０００ｒｐｍで回転し、所望の厚さに前駆体溶液を塗布する。そしてこの塗布された基板１を、室温下（室温〜９０℃程度でもよい）で一晩保持することによりシリカ誘導体を加水分解（重縮合反応）で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を鋳型とする、メゾポーラスシリカ薄膜を形成する。
なお、この前駆体溶液の組成としては、溶媒を１００として、界面活性剤０．０５、シリカ誘導体０．１、酸触媒２として混合したものについても形成した。ここでは、効率よく塗布することができ、周期構造を得ることができるようにするのが望ましい。また、収縮が極小になるように条件をあわせて濃度調整を行うことにより、より信頼性の高いポーラスシリカ薄膜を形成することができる。
この自己凝集体は図４（ａ）に示すようにＣ１６Ｈ３３Ｎ＋（ＣＨ３）３Ｂｒ−を１分子とする複数の分子が凝集してなる球状のミセル構造体（図４（ｂ））を形成し、高濃度化により凝集度が高められる。
そして基板１を、図３（ｃ）に示すように、１３５℃の飽和ＴＥＯＳ雰囲気中で、３〜６時間あるいは一晩程度の乾燥を行う。この飽和ＴＥＯＳ雰囲気は１２０〜１８０℃、さらに望ましくは、１２０〜１５０℃程度でもよい。
この後、このようにして乾燥のなされた基板１を、図３（ｄ）に示すように、４００℃の大気雰囲気中で３時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する。
このようにして焼成のなされたメゾポーラスシリカ薄膜は収縮率が２〜３％に抑えられている。
かかる方法によれば、高濃度化により凝集度が高められるにつれて、メチル基の脱落した部分が空洞化しているが（図４（ｃ））、この状態で１３５℃の飽和ＴＥＯＳ雰囲気中に晒すことにより（図３（ｃ））、空洞は破壊されることなくそのまま維持された状態で、加熱したのち、焼成される（図３（ｄ））。
なお、ここで加熱・焼成は大気雰囲気中で行ったが、酸素雰囲気中で行うようにしても良い。
このため、円柱状の空孔が配向してなる円筒体（図４（ｄ））が形成され、より低誘電率の薄膜の形成が可能となるものである。このときの低誘電率薄膜は、図１１に断面のＴＥＭ写真を示すように、白く光って見えるのが円柱状の空孔、そしてその周りのグレー部分が壁であり、６角形をなすように配列されて、歪もなく信頼性の高いものとなっている。
比較のために飽和ＴＥＯＳ雰囲気中に晒すことなく、加熱焼したメゾポーラスシリカ薄膜は図１２に同様の断面のＴＥＭ写真を示すように、白く光って見える円柱状の空孔の周りの壁すなわちグレー部分は、ひずんだ６角形をなしていることがわかる。これは飽和ＴＥＯＳ雰囲気中に晒さなかったために収縮が生じたものと考えられる。
このように、飽和ＴＥＯＳ雰囲気中に晒したのち焼成しているため、収縮を最小限に抑えることができ、空孔が配向してなるポーラスな薄膜からなる低誘電率薄膜となっていることがわかる。
このようにして、図２（ｂ）に示すように本発明実施形態の低誘電率薄膜７が形成されるが、実際にはビット線ＢＬを形成するため、この低誘電率薄膜は２回に分けて形成しなければならない。
この後、通常の方法で、この低誘電率薄膜７にコンタクトホール８を形成する。そして、このコンタクトホール内に高濃度にドープされた多結晶シリコン層を埋め込みプラグを形成した後、イリジウムをターゲットとし、アルゴンと酸素との混合ガスを用いて、酸化イリジウム層を形成する。そして更にこの上層にプラチナをターゲットとして用いてプラチナ層を形成する。このようにして図２（ｃ）に示すように、膜厚５０ｎｍ程度の酸化イリジウム層、および膜厚２００ｎｍ程度のプラチナ層を形成し、これをフォトリソグラフィによりパターニングし、下部電極９を形成する。
次に、この下部電極９の上に、ゾルゲル法によって、強誘電体膜１０としてＰＺＴ膜を形成する。出発原料として、Ｐｂ（ＣＨ３ＣＯＯ）２・３Ｈ２Ｏ，Ｚｒ（ｔ−ＯＣ４Ｈ９）４，Ｔｉ（ｉ−ＯＣ３Ｈ７）４の混合溶液を用いた。この混合溶液をスピンコートした後、１５０℃で乾燥させ、ドライエアー雰囲気において４００℃で３０分の仮焼成を行った。これを５回繰り返した後、Ｏ２の雰囲気中で、７００℃以上の熱処理を施した。このようにして、２５０ｎｍの強誘電体膜１０を形成した。なお、ここでは、ＰｂＺｒｘＴｉ１−ｘＯ３において、ｘを０．５２として（以下ＰＺＴ（５２／４８）と表す）、ＰＺＴ膜を形成している（図２（ｄ））。
さらに、強誘電体膜１０の上に、スパッタリングにより酸化イリジウムとイリジウムとの積層膜を形成する。この酸化イリジウム層とイリジウム層との積層膜を、上部電極１１とする。ここでは、イリジウム層と酸化イリジウム層とをあわせて２００ｎｍの厚さとなるように形成した。このようにして、強誘電体キャパシタを得ることができ、図１に示したＦＲＡＭが形成される。
上記、低誘電率薄膜の形成時におけるＸ線回折（ＸＲＤ）結果を図５に示す。図５中曲線ａは、９０℃で一晩保持することによりシリカ誘導体を加水分解重縮合反応で重合させた（予備架橋工程）状態でのＸＲＤ結果を示す。ｂは、１３５℃の飽和ＴＥＯＳ雰囲気中で、一晩の加熱を行った状態を示す（図３（ｃ）。曲線ｃは、このようにして乾燥のなされた基板１を、４００℃の大気雰囲気中で３時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して形成したメゾポーラスシリカ薄膜（図３（ｄ）のＸＲＤ結果を示す。図１０は比較のために、１３５℃の飽和ＴＥＯＳ雰囲気中で、一晩の加熱を行なわない場合の比較例の成膜過程におけるＸＲＤ結果を示す図である。図中曲線ｓは、塗布後の状態を示す図、曲線ａ２はこの塗布膜を９０℃で三晩保持することによりシリカ誘導体を加水分解重縮合反応で重合させた（予備架橋工程（図３（ｂ））状態でのＸＲＤ結果を示す。ｄは、１３５℃の飽和ＴＥＯＳ雰囲気中での乾燥を行うことなく、基板１を、３５０℃の大気雰囲気中で５時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して形成したメゾポーラスシリカ薄膜（図３（ｄ）のＸＲＤ結果を示す。
図中縦軸は１秒あたりにカウントされる反射、散乱、回折Ｘ線格子数ｃｐｓ（ｃｏｕｎｔ ｐｅｒ ｓｅｃｏｎｄ）を示す。横軸は、回折ピークの角度θを示す。この回折ピークの角度をθとすると２ｄｓｉｎθ＝λである。この式からｄ＝周期構造の面間隔を算出することができる。
ここでλは、入射Ｘ線の波長を示す。
図５に示すように、曲線ａ，ｂ，ｃは回折ピーク位置が一致しており、結晶構造が良好に保持されているのに対し、ＴＥＯＳ蒸気雰囲気中での処理を行わない場合は、図１０に示したように、回折ピークがずれており、結晶構造にくずれが生じていることがわかる。
この結果から、本発明の実施形態の方法によれば、ＴＥＯＳ蒸気雰囲気中での処理により、架橋反応が良好に進行し、構造体の強度が向上し、焼成に際しても、崩れることなく維持され、その結果、回折ピークが一致し、結晶構造のくずれなしに、良好に焼成が完了しているものと考えられる。
かかる構成によれば、層間絶縁膜が、優れた膜強度を有し、基板への密着性が良好で、耐湿性に優れかつ極めて配向性に優れたメゾポーラスシリカ薄膜からなる低誘電率薄膜で構成されているため、層間絶縁膜に起因する容量が低減され、スイッチング特性が良好で、高速動作の可能なＦＲＡＭを形成することが可能となる。
また、基板表面に平行となるように空孔が良好に配向せしめられているため、強度が高められまた、基板表面に垂直な方向で均一に低誘電率をもつことになり、特に上層の下部電極および配線、下地基板に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率薄膜となる。従ってリーク電流もなく、長寿命の層間絶縁膜となる。
なお、前記実施例では焼成に先立ち、膜をＴＥＯＳ蒸気雰囲気下にさらすようにしたが、この、蒸気雰囲気として用いるシリカ誘導体としては、ＴＥＯＳ（テトラエトキシシランＴＥＯＳ：Ｔｅｔｒａｅｔｈｏｘｙ Ｓｉｌａｎｅ）に限定されることなく、ＴＭＯＳ（テトラメトキシシランＴＥＯＳ：Ｔｅｔｒａ−ｍｅｔｈｏｘｙ Ｓｉｌａｎｅ）などのシリコンアルコキシド材料を用いるのが望ましい。
また、ＴＥＯＳ、ＴＭＯＳ以外にも、下式に示すような構造式をもつシリカ誘導体は使用可能である。
【化学式１】
Figure 0004170219
Ｒｎ（ｎ＝１，２，３，４・・）はＣＨ３，Ｃ２Ｈ５などの飽和鎖状炭化水素系や、不飽和鎖状炭化水素系、あるいはベンゼン環などの芳香族系、シクロヘキサンなどの飽和環状炭化水素であり、Ｒ１，Ｒ２，Ｒ３，Ｒ４は同一でもそれぞれ異なるものでもよい。またＲｎに代えてＨでもよい。
さらにまた、上記工程で用いる、シリカ誘導体としては、上記の化学式において、”Ｒ１−Ｏ”に代えてＲ１を用いるようにしてもよい。
更に望ましくは、”Ｒ１−Ｏ”、”Ｒ２−Ｏ”、”Ｒ３−Ｏ”、”Ｒ４−Ｏ”、の官能基の内、１原子団から３原子団までをそれぞれ”Ｒ１”、”Ｒ２”、”Ｒ３”、”Ｒ４”等に置換するようにしてもよい。その一例を次式に示す。
【化学式２】
Figure 0004170219
このような、シリル化剤を気体として用いることにより、高強度・高密着性の特性のみならず、極めて耐湿性に優れたメソポーラスシリカ膜を構築することが可能となる。また、化学式２に示すようなジアルキルアルコキシシランに代えてトリメチルクロロシランを用いることによりさらに耐湿性を向上することが可能となる。
また、前駆体溶液の組成については、前記実施形態の組成に限定されることなく、溶媒を１５０（水１００＋エタノール５０）として、界面活性剤０．１から５、シリカ誘導体０．１から１０（さらに望ましくは３．０から６．０）、酸触媒０から５（さらに望ましくは０．５から２．５）とするのが望ましい。かかる構成の前駆体溶液を用いることにより、円柱状の空孔を有する低誘電率絶縁膜を形成することが可能となる。
また、前記実施形態では、界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ１６Ｈ３３Ｎ＋（ＣＨ３）３Ｂｒ−）を用いたが、これに限定されることなく、他の界面活性剤を用いてもよいことは言うまでもない。
ただし、触媒としてＮａイオンなどのアルカリイオンを用いると半導体材料としては、劣化の原因となるため、陽イオン型の界面活性剤を用い、触媒としては酸触媒を用いるのが望ましい。酸触媒としては、ＨＣｌの他、硝酸（ＨＮＯ３）、硫酸（Ｈ２ＳＯ４）、燐酸（Ｈ３ＰＯ４）、Ｈ４ＳＯ４等の無機触媒を用いてもよい。また、カルボン酸、スルホン酸、スルフィン酸、フェノールなどの有機酸触媒を用いるようにしてもよい。
また原料として用いるシリカ誘導体としては、ＴＭＯＳに限定されることなく、テトラエトキシシラン（ＴＥＯＳ：Ｔｅｔｒａｅｔｈｏｘｙ Ｓｉｌａｎｅ）などのシリコンアルコキシド材料を用いるのが望ましい。
また溶媒としては水Ｈ２Ｏ／アルコール混合溶媒を用いたが、水のみでもよい。
さらにまた、焼成雰囲気としては大気雰囲気を用いたが、酸素中でも、減圧下でも、窒素雰囲気中でもよい。望ましくは窒素と水素の混合ガスからなるフォーミングガスを用いることにより、耐湿性が向上し、リーク電流の低減を図ることが可能となる。
また、界面活性剤、シリカ誘導体、酸触媒、溶媒の混合比については適宜変更可能である。
さらに、予備架橋工程は、９０℃で一晩としたが、３０から１５０℃で１時間乃至１２０時間の範囲であれば適宜選択可能である。望ましくは、６０から１２０℃、更に望ましくは９０℃とする。
また、ＴＥＯＳを１３５℃の飽和蒸気圧下に晒す工程において、図１３に示すように、処理時間等を変化させて焼成前後の収縮率を測定した。この結果を図１４に示す。縦軸は収縮率、横軸は処理時間である。
この図１４から明らかなように、ＴＥＯＳを飽和蒸気圧下に晒す工程は、３時間から３晩程度であればよい。このＴＥＯＳ蒸気の温度は、１３５℃程度が望ましく、１２０〜１８０℃程度でもよい。ＴＥＯＳ蒸気の温度が高温となると、より短時間の処理で同等の収縮抑制効果を期待することができる。また、蒸気中での処理時間は６時間以上が望ましく、さらに望ましくは１２時間以上である。さらにまた、容器内に外部からＴＥＯＳ蒸気を供給したり、ＴＥＯＳ分圧を高めたり、プロセス温度を高めることで、時間の短縮化を図ることも可能である。また、温度については、シリカ誘導体の蒸気に晒せばよいため、１３５℃に限定されることなく、９０℃以下でもよい。また上限は界面活性剤の熱分解の開始温度（２００〜２５０℃）以下であればよい。
また、焼成工程は、４００℃３時間としたが、３００℃から５００℃で１乃至５時間程度としてもよい。望ましくは３５０℃から４５０℃とする。
加えて、前記実施形態では、焼成に先立ち、ＴＥＯＳを飽和蒸気圧下に晒すようにしたが、ＴＥＯＳなどのシリカ誘導体蒸気雰囲気下で焼成するようにしてもよい。この場合は表面に酸化物などの堆積物を伴う場合がある。その場合は、焼成後表面処理を行うことにより堆積物を除去するようにすればよい。
実施形態２
なお、前記第１の実施形態では、メゾポーラスシリカ薄膜の形成は、回転塗布法によって行ったが、回転塗布法に限定されることなく、図６に示すように、ディップコート法を用いてもよい。
すなわち、調整された前駆体溶液の液面に対して基板を垂直に１ｍｍ／ｓ乃至１０ｍ／ｓの速度で下降させて溶液中に沈め、１秒間乃至１時間静置する。
そして所望の時間経過後再び、基板を垂直に１ｍｍ／ｓ乃至１０ｍ／ｓの速度で上昇させて溶液から取り出す。
そして、前記第１の実施形態と同様に、９０℃で一晩保持することによりシリカ誘導体を加水分解重縮合反応で重合させ、この後、１３５℃の飽和ＴＥＯＳ雰囲気中で、３時間〜１２時間の加熱を行う。そして最後に、基板１を、４００℃の酸素雰囲気中で３時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する。
なお、ディップコート法としては、上記方法の他、基板上に前駆体溶液を滴下する方法も有効である。
実施形態３
なお、前記第１の実施形態では、メゾポーラスシリカ薄膜の形成は、前駆体溶液を回転塗布法によって行ったが、回転塗布（スピンコート）法に限定されることなく、図７（ａ）、（ｂ）に示すように、浸漬法によってもよい。
前記実施形態と同様にして図７（ａ）に示すように、混合し前駆体溶液を形成し、この溶液に前記ＭＯＳＦＥＴが形成された基板１を図７（ｂ）に示すように、浸漬する。そしてこの塗布された基板１を、９０℃で一晩保持することによりシリカ誘導体を加水分解（重縮合反応）で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を鋳型とする、メゾポーラスシリカ薄膜を得る。
そして最後に、前記第１の実施形態と同様に、９０℃で二晩保持することによりシリカ誘導体を加水分解重縮合反応で重合させ、この後、１３５℃の飽和ＴＭＯＳ雰囲気中で、一晩の乾燥を行う。そして最後に、基板１を、４００℃の酸素雰囲気中で３時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する。
かかる構成によれば、周期的なポーラス構造をもつため、機械的強度を高めることができ、信頼性の高い絶縁膜を得ることが可能となる。また、基板表面に平行となるように空孔が配向せしめられているため、基板表面に垂直な方向で均一に低誘電率をもつことになり、層間絶縁膜として用いる場合には、上層配線および下層配線に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率薄膜としての役割を奏効する。
実施形態４
なお前記実施形態では、一方向に配向せしめられた円柱状の空孔を含む周期的ポーラス構造ドメインが複数含まれ、隣接する各ポーラス構造ドメインは互いに異なる方向に配向している絶縁膜について説明したが、図８に示すように、空孔ｈが基板表面全体にわたって同一方向に配孔しているように形成してもよい。
実施形態５
さらにまた、図９（ｆ）に示すように空孔ｈが層状に配向してなる構造も有効である。ここでは更に前駆体溶液における界面活性剤の濃度を高めることにより形成したもので、他の工程については前記第１乃至第４の実施形態と同様である。
図４（ｃ）に示した構造体においてさらに界面活性剤の濃度を高めると、図９（ｅ）に示すように分子が層状に配向し、図９（ｆ）に示すような空孔ｈが層状に配向してなる低誘電率絶縁膜が形成される。この構造では円筒状の空孔を有するものに比べてさらに空孔率が高く低誘電率化を図ることが可能となる。
なお、前駆体溶液を形成する際に、界面活性剤とシリカ誘導体の比率により、得られる構造体の構造が変化することがわかっている。
例えばＣＡＴＢ／ＴＥＯＳなど界面活性剤とシリカ誘導体の分子比が０．３から０．８であるときは３次元ネットワーク構造（キュービック）となることがわかっている。この分子比よりも小さく、０．１から０．５であるときは筒状の空孔が配向してなる低誘電率絶縁膜となり、一方この分子比よりも大きく、０．５から２であるときは層状の空孔が配向してなる低誘電率絶縁膜となる。
なお、前記実施形態では、スピナーを用いた回転塗布方法について説明したが、刷毛で塗布するいわゆる刷毛塗り法も適用可能である。
また、予備架橋工程は、塗布、浸漬などの基板への接触工程に先立ち行うことにより、予備架橋反応を生起せしめた前駆体溶液を接触せしめることが可能となる。また、前駆体溶液を基板に接触した後、予備架橋を行うようにしてもよい。
加えて、前記実施形態では、ＦＲＡＭの層間絶縁膜について説明したが、シリコンを用いた種々の半導体デバイス、ＨＥＭＴなど化合物半導体を用いたデバイスをはじめとする高速デバイス、マイクロ波ＩＣなどの高周波デバイス、ＭＦＭＩＳ型の高集積強誘電体メモリ、フィルムキャリアなどを用いたマイクロ波伝送線路あるいは多層配線基板、などにも適用可能である。
産業上の利用可能性
以上説明してきたように、本発明によれば、界面活性剤と、酸触媒とを、所望のモル比で溶媒に溶解して形成された、前駆体（プレカーサー）溶液を調整して、基板に塗布し、シリカ誘導体を加水分解（重縮合反応）で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を鋳型とする、メゾポーラスシリカ薄膜を形成し、焼成に先立ち、基板をシリカ誘導体雰囲気下に晒し、シリカ誘導体を供給することにより、加水分解による膜の収縮が抑制され、空洞は破壊されることなくそのまま維持された状態で、強固な界面活性剤の自己凝集体を鋳型とするメゾポーラスシリカ薄膜を形成することができる。
従って、容易に制御性よく、極めて機械的強度および密着性が高く低誘電率の絶縁膜を得ることが可能となる。
【図面の簡単な説明】
図１は、本発明の第１の実施形態の方法で形成した絶縁膜を用いたＦＲＡＭを示す図である。
図２は、図１のＦＲＡＭの製造工程を示す図である。
図３は、本発明の第１の実施形態における絶縁膜の形成工程を示す説明図である。
図４は、本発明の第１の実施形態における絶縁膜を示す説明図である。
図５は、本発明の第１の実施形態の成膜過程におけるＸＲＤ結果を示す説明図である。
図６は、本発明の第２の実施形態における絶縁膜の形成工程を示す説明図である。
図７は、本発明の第３の実施形態における絶縁膜の形成工程を示す説明図である。
図８は、本発明の第４の実施形態における絶縁膜を示す説明図である。
図９は、本発明の第５の実施形態における絶縁膜を示す説明図である。
図１０は、比較例の成膜過程におけるＸＲＤ結果を示す説明図である。
図１１は、本発明の第１の実施形態における絶縁膜の焼成後の断面の結晶構造を示すＴＥＭ写真である。
図１２は、比較例の絶縁膜（シリカ誘導体処理を未処理のまま焼成したもの）の焼成後の断面の結晶構造を示すＴＥＭ写真である。
図１３は、本発明の実施の形態および比較例における組成比およびＴＥＯＳ処理時間を変化したものについての試料を示す図である。
図１４は、ＴＥＯＳ処理による処理時間と焼成後の収縮率との関係を示す図である。
図中、ｈ 空孔、１ シリコン基板、２ 素子分離絶縁膜、３ ゲート絶縁膜、４ ゲート電極、５ ソース領域、６ ドレイン領域、７ 絶縁膜、８ コンタクトホール、９ 下部電極、１０ 強誘電体膜、１１ 上部電極である。

Claims (15)

  1. シリカ誘導体と界面活性剤を含む前駆体溶液を生成する工程と、
    前記前駆体溶液を基板表面に接触させる接触工程と、
    前記前駆体溶液が接触せしめられた基板をシリカ誘導体雰囲気下にさらす処理工程と、
    前記基板を焼成し、前記界面活性剤を分解除去する工程とを含み絶縁膜を形成するようにしたことを特徴とする半導体装置の製造方法。
  2. 前記処理工程は、前記界面活性剤が熱分解しない程度の温度でシリカ誘導体蒸気に接触させる工程を含むことを特徴とする請求の範囲１に記載の半導体装置の製造方法。
  3. 前記処理工程は、シリカ誘導体蒸気の飽和蒸気圧下で実行されるようにしたことを特徴とする請求の範囲２に記載の半導体装置の製造方法。
  4. 前記処理工程は、９０〜２００℃の温度下で実行されるようにしたことを特徴とする請求の範囲１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記接触工程は、前駆体溶液を基板上に塗布する工程であることを特徴とする請求の範囲１乃至４のいずれかに記載の半導体装置の製造方法。
  6. 前記接触工程は、前駆体溶液を基板上に滴下し、前記基板を回転させる回転塗布工程であることを特徴とする請求の範囲５に記載の半導体装置の製造方法。
  7. さらに前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程を含むことを特徴とする請求の範囲１乃至６のいずれかに記載の半導体装置の製造方法。
  8. 前記分解除去する工程は、前記処理工程と同一工程で実行され、
    前記基板をシリカ誘導体雰囲気下で焼成して、前記界面活性剤を分解除去し絶縁膜を形成する工程であることを特徴とする請求の範囲１に記載の半導体装置の製造方法。
  9. 前記前駆体溶液中の前記シリカ誘導体はハロゲン化アルキルシランであることを特徴とする請求の範囲１に記載の半導体装置の製造方法。
  10. 前記前駆体溶液中の前記シリカ誘導体はハロゲン化アルコキシシランであることを特徴とする請求の範囲１に記載の半導体装置の製造方法。
  11. 前記前駆体溶液中の前記シリカ誘導体はハロゲン化アルキルアルコキシシランであることを特徴とする請求の範囲１に記載の半導体装置の製造方法。
  12. 前記前駆体溶液中の前記シリカ誘導体はアルコキシシランであることを特徴とする請求の範囲１に記載の半導体装置の製造方法。
  13. 前記前駆体溶液中の前記シリカ誘導体はアルキルアルコキシシランであることを特徴とする請求の範囲１に記載の半導体装置の製造方法。
  14. 請求項１乃至１３のいずれかに記載の半導体装置の製造方法によって形成された半導体装置であって、
    層間絶縁膜が、六角形をなすように配列された円柱状の空孔を含む周期的ポーラス構造を備えたシリカ誘導体を主成分とする低誘電率薄膜で構成された半導体装置。
  15. 前記空孔は、上層配線及び下層配線に対して開口部を持たない閉じた構造をとることを特徴とする請求項１４に記載の半導体装置。
JP2003531523A 2001-09-25 2002-09-17 半導体装置の製造方法および半導体装置 Expired - Fee Related JP4170219B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001292088 2001-09-25
JP2001292088 2001-09-25
PCT/JP2002/009511 WO2003028097A1 (fr) 2001-09-25 2002-09-17 Procede de production de dispositif semiconducteur

Publications (2)

Publication Number Publication Date
JPWO2003028097A1 JPWO2003028097A1 (ja) 2005-01-13
JP4170219B2 true JP4170219B2 (ja) 2008-10-22

Family

ID=19114122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003531523A Expired - Fee Related JP4170219B2 (ja) 2001-09-25 2002-09-17 半導体装置の製造方法および半導体装置

Country Status (7)

Country Link
US (1) US7166545B2 (ja)
EP (1) EP1432028A4 (ja)
JP (1) JP4170219B2 (ja)
KR (1) KR100879660B1 (ja)
CN (1) CN100343959C (ja)
TW (1) TW561634B (ja)
WO (1) WO2003028097A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105459B2 (en) * 2002-03-04 2006-09-12 Rohm Co., Ltd. Method for forming thin film
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
TWI320401B (en) * 2005-02-05 2010-02-11 Compal Electronics Inc Method for manufacturing a microwave substrate
JP4623520B2 (ja) * 2006-04-10 2011-02-02 株式会社神戸製鋼所 多孔質膜の製造方法及びその方法によって製造された多孔質膜
US9272271B2 (en) * 2007-09-19 2016-03-01 General Electric Company Manufacture of catalyst compositions and systems
US8530369B2 (en) * 2007-09-19 2013-09-10 General Electric Company Catalyst and method of manufacture
CN116981976A (zh) 2020-12-24 2023-10-31 富士胶片株式会社 内窥镜用挠性管、内窥镜型医疗器械以及它们的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2823878B2 (ja) 1989-03-09 1998-11-11 触媒化成工業株式会社 半導体集積回路の製造方法
KR960006961B1 (ko) 1991-09-13 1996-05-25 니뽄 덴끼 가부시끼가이샤 반도체 디바이스의 배선 구조 및 절연막 형성방법과 이것의 표면 보호막 형성 방법
JP2792335B2 (ja) * 1992-05-27 1998-09-03 日本電気株式会社 半導体装置の製造方法
JPH0770534B2 (ja) * 1993-01-11 1995-07-31 日本電気株式会社 半導体装置の製造方法
JPH06349817A (ja) 1993-06-14 1994-12-22 Kawasaki Steel Corp 半導体装置の製造方法
US5492736A (en) * 1994-11-28 1996-02-20 Air Products And Chemicals, Inc. Fluorine doped silicon oxide process
CN1062836C (zh) * 1997-09-18 2001-03-07 复旦大学 阴阳混合表面活性剂为模板剂制备mcm-48中孔分子筛的方法
US5858457A (en) * 1997-09-25 1999-01-12 Sandia Corporation Process to form mesostructured films
JP3297998B2 (ja) 1998-02-26 2002-07-02 住友金属工業株式会社 高清浄極低炭素鋼の溶製方法
CN1101339C (zh) * 1998-07-01 2003-02-12 复旦大学 复合中微孔分子筛及其合成方法
AU2379900A (en) * 1998-12-23 2000-07-31 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6329017B1 (en) * 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6413647B1 (en) * 2000-02-28 2002-07-02 Jsr Corporation Composition for film formation, method of film formation, and silica-based film

Also Published As

Publication number Publication date
EP1432028A4 (en) 2010-02-24
US20050003678A1 (en) 2005-01-06
US7166545B2 (en) 2007-01-23
KR100879660B1 (ko) 2009-01-20
CN100343959C (zh) 2007-10-17
JPWO2003028097A1 (ja) 2005-01-13
TW561634B (en) 2003-11-11
EP1432028A1 (en) 2004-06-23
CN1559083A (zh) 2004-12-29
KR20040039410A (ko) 2004-05-10
WO2003028097A1 (fr) 2003-04-03

Similar Documents

Publication Publication Date Title
EP1482567A1 (en) Light-emitting device comprising led chip and method for manufacturing this device
JP4170219B2 (ja) 半導体装置の製造方法および半導体装置
US20070164437A1 (en) Semiconductor device and method of manufacturing the same
US7385276B2 (en) Semiconductor device, and method for manufacturing the same
JP4391240B2 (ja) 薄膜形成方法および半導体装置
JP4953523B2 (ja) 半導体装置およびその製造方法
JP2003017486A (ja) 半導体装置およびその製造方法
JP2003017483A (ja) 半導体装置およびその製造方法
JP2003017485A (ja) 半導体装置およびその製造方法
JP2003017663A (ja) 強誘電体メモリ
JP2003017484A (ja) 半導体装置およびその製造方法
JP5278804B2 (ja) 絶縁性被膜の形成方法および半導体装置の製造方法。
JP2003017487A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050914

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees