TW561634B - Method for producing semiconductor device - Google Patents

Method for producing semiconductor device Download PDF

Info

Publication number
TW561634B
TW561634B TW091121101A TW91121101A TW561634B TW 561634 B TW561634 B TW 561634B TW 091121101 A TW091121101 A TW 091121101A TW 91121101 A TW91121101 A TW 91121101A TW 561634 B TW561634 B TW 561634B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
substrate
film
manufacturing
patent application
Prior art date
Application number
TW091121101A
Other languages
English (en)
Inventor
Norikazu Nishiyama
Korekazu Ueyama
Yoshiaki Oku
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of TW561634B publication Critical patent/TW561634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

561634 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關一種半導體裝置的製造 低介電常數的無機介電質膜。 法尤^關於 【先前技術】 要達到半導體裝置的高速化、低耗雷 的低介電常數化就成為重要課題 锸曰間絕緣膜 :目的就是要做到低介電常數化。在習發 中，已提出下列等方案： 旧牛¥體裝置 (1) 在無機絕緣膜的二氧化石夕 專利特開平U-24Ulm公報）夕膜中添加氟（例如曰本 (2) 形成低介電常數的有機絕 ⑻特意形成多孔（p〇r〇us)膜。㈣為基材 元素比至多也上丄的中’由於絕緣膜的耐熱性變差’ 較習知的二氧化石夕=%而已’因此出現比介質常數僅 又在⑺的情形糸中層間由絕降低亀15%的問題。 帶來半導體元件可m間絕緣膜更要低劣許多，因此也 而在⑺的情形"Λ降題。 ^低層間絕緣膜的機械強夕孔結構係屬不規則性’故 構成半導體元件可靠 X在封裝時容易破損、而 又，多孔結構常都,：原因。 層間絕緣膜的耐洚枓 疋么封’沒有密封則會大幅降低 因。 Γ"構成半導體元件可靠性降低的原
561634 五、發明說明（2) I ，因此，如上述，習知的絕緣膜存在有無法充分降低八 I電常數，而且機械強度也不足的問題。 -" 【發明内容】 I 本發明係有鑑於上述實際情形而予以研發者，其 在提供低介電常數且機械強度高的絕緣膜。 的 因此本發明的特徵係包含有··備製含有二氧化矽 2與界面活性劑之前驅物（precusor)溶液之步驟二 I驅物溶液接觸基板表面的接觸步驟；將接觸到前二= :溶J的.基板曝露在二氧化石夕衍生物氣體環 ；駆 I以形成絕緣膜c 除則述界面活性劑的步驟， I所需：ίΐ ί ϊΐ在： ΐ面活性劑與二氧切衍生物依 I聚合（預交聯步驟），而开反應）使二氧化矽衍生物 I凝聚體作為鑄模的空洞的ί鍤ί以界面活性劑的週期性自 培燒步驟以熱分解+入本 “孔性二氧化矽薄膜，並於 的中孔性二氧化# =二示鑄模的界面活性劑，形成純粹 ::氧化4生=以;燒:：’將基板曝露 生物—面予以乾烨以拥Λ I稭由一面供給二氧化矽衍 縮’於不破壞空洞並V、'括尼f控制因水解所產生的膜收 :生劑的自;疑聚情況下，可獲得以界面活 卜純粹的中孔性：氧化；；膜：鑄模的界面活性劑’可獲 3l4〇24.ptd 第8頁 561634 五、發明說明（3) 利用前述步驟，可提供具極佳控制性且機械強度高的 極低介電常數絕緣膜。又，在低溫下也可以形成，所以用 作積體電路的層間絕緣膜時，也不會影響到基材，可形成 可靠度高的絕緣膜。 又，透過調整前驅物溶液的濃度可以適當變更空孔 率，可形成作業性極佳，所希望之介電常數的絕緣體薄 膜。 利用前述步驟，形成空孔率5 0 %以上的無機絕緣膜， 由於空氣的介電常數低，故可較添加氟更能降低介電常 數，能達成絕緣膜的最大低介電常數化。 又，前述無機絕緣膜的空孔也可以形成具有配向性， 透過此方式，由於空孔具配向性、且具有週期性多孔結 構，故能提高機械強度，獲得高可靠性的絕緣膜。 又，前述無機絕緣膜也可以形成具週期性多孔的結 構，而該結構内包含排列方向和前述基板表面平行的圓柱 狀空孔，因令空孔之排列方向與基板表面平行，故能在基 板表面的垂直方向取得均一的低介電常數，尤其在用做層 間絕緣膜時，對上層配線及下層配線可以形成沒有開口部 的密閉結構，達到作為良好耐濕性、高可靠性之有效低介 電常數薄膜的目的。 此外，週期性多孔結構包含複數個區域（doma i η )其内 含有朝同一方向排列而和前述基板表面平行的圓柱狀空 孔，相鄰的各多孔結構區域也可以相互朝向不同方向排 列，因每一區域朝向不同方向排列的多孔結構，則可以令
314024.ptd 第9頁 561634 五、發明說明（4) 空孔的開口部相互封閉，也就能獲得和細緻薄膜一樣程度 的優良耐濕性，而且因週期性結構，故能獲取機械強度極 佳且具極低介電常數之低介電常數薄膜。另外，一般皆認 為層狀週期性多孔形狀不安定，但利用鄰接層間空間之層 來支撐，也可以建構出安定且良好機械強度的層狀週期性 多孔形狀。 又，前述無機絕緣膜形戊於基板表面，也可形成與前 述基板表面成平行的層狀空孔，其具備週期地朝同一方向 排列的週期性多孔結構區域，藉此，由於令層狀空孔之排 列方向向與基板表面平行，故於基板表面的垂直方向可獲 得均一的低介電常數，尤其在用做層間絕緣膜時，對於上 層配線及下層配線可形成不具開口部的封閉結構，而達到 具良好耐濕性、高可靠性之有效低介電常數薄膜的目的。 該種結構與具圓筒狀空孔結構者相比，更能達到高空孔 率、低介電常數化之目的。 前述處理步驟，最好包含前述界面活性劑在未熱分解 程度的溫度接觸二氧化矽衍生物蒸氣之步驟。 根據此構成，不會破壞結構體即可順利形成高空孔率 配向性優異的低介電常數薄膜。 前述處理步驟，最好係在二氧化矽衍生物蒸氣的飽和 蒸氣壓下進行。 根據此構成，由於是在飽和蒸氣壓下處理，故充分的 二氧化矽衍生物會快速地從表面擴散，不會破壞結構體即 可順利形成高空孔率配向性優異的低介電常數薄膜。
314024.ptd 第10頁 561634 五、發明說明（5) 又’藉由提高二氧化矽衍生物的分壓，或提高二氧化 矽衍生物的壓力等可改善反應速度。 前述處理步驟，最好在室溫至2 5 的溫度下進行。 根據此構成’二氧化矽衍生物會快速地供給到表面， 在室溫以下’則反應性不佳，超過2 5 0°c則因界面活性劑 的分解有時無法獲得所希望的效果。 前述處理步驟，最好在9 〇至2 〇 〇°c的溫度下進行。 根據此構成，反應性佳，能順利進行二氧化石夕衍生 的擴散。 前述處理步驟，最好在9 〇至2 〇 的原矽酸四乙酉旨 (Tetraethyl 〇rth〇Silicate， TE〇s)蒸氣環境氣體下進 行。 根據此構成，可獲得強度更高的低介電常數薄膜。 前述處理步驟，最好在9 〇至2 〇 01的原矽酸四甲酯 (Tetramethyl Orthosi 1 icate，TM0S)蒸氣環境氣體 ^ 行。 遣 根據此構成，可獲得強度更高的低介電常數薄膜。 前述接觸步驟，最好是將基板浸潰於前驅物溶液的+ 驟。 乂 根據此構成，可以極佳之生產性形成低介電常數 又前述接觸步驟，最好是將基板浸潰於前驅物溶 又所需要速度提起的步驟。 根據此構成，可以極佳之生產性形成低介電常數薄
561634 五、發明說明（6) 膜。 前述接觸步驟，最好是於基板上塗佈前驅物溶液的步 驟。 根據此構成，可以極佳之生產性形成低介電常數薄 膜。 前述接觸步驟，最好是於基板上滴下前驅物溶液，並 使前述基板旋轉的旋轉塗佈步驟。 根據此構成，可容易調整膜厚與空孔率，能以極佳之 生產性形成低介電常數薄膜。 又，最好包含將前述前驅物溶液升溫，開始交聯反應 的預交聯步驟。 根據此構成，經由預交聯而極有效率地進行交聯，可 快速形成高可靠性的低介電常數薄膜。 而且，最好是包含在前述接觸步驟之前，先將前述前 驅物溶液升溫，開始交聯反應的預交聯步驟，於前述預交 聯步驟也可將已開始交聯反應的前驅物溶液接觸到基板。 根據此方法，在事先進行預交聯之後，令其接觸基板表面 的關係，故可有效地進行交聯，快速形成高可靠性的低介 電常數薄膜。 在本發明的第2項中，分解去除步驟是和前述處理步 驟在同一步驟中進行，一面供給二氧化矽衍生物一面進行 培燒。 即，形成絕緣膜的步驟係包含：調製包含二氧化矽衍 生物與界面活性劑的前驅物溶液之步驟；將前述前驅物接
5Ϊ
Sill
314024.ptd 第12頁 561634
觸基板表面的接觸步驟；在二 燒前述基板，並分解去除前述 根據此構成，在焙燒步驟 面活性劑時，由於是從氣相來 抑制結構體的破壞，取得強而 膜。又，有時雖然在表面也會 也可進行成膜後的表面處理。 又在此，前述二氧化矽衍 (alkylsilane halide)、鹵化 halide)、鹵化烷基烷氧矽烷， (alkoxysilane)、烷基烷氧石夕 【實施方式】 氧化矽衍生物環境氣體下焙 界面活性劑的步驟。 中，以熱分解去除鑄模的界 補給二氧化矽衍生物，故能 純粹的中孔性二氧化石夕薄 析出堆積物，但在那種情況 生物係有鹵化烷基矽烧 燒氧基矽烷（alkoxysilane 烷氧基矽烷 燒（alkylalkoxysilane)0 有關本發明的半導體裝置製造方法參照圖面詳細說明 其實施形態。 【第1實施形態】 、首先針對本發明第1實施形態中採用本發明方法所形 成的低介電常數薄膜作為層間絕緣膜的鐵電隨機存取記憶 體（Ferroelectric Random Access Memory，FRAM)加以說 明0 本發明第1實施形態低介電常數薄膜的形成方法，係 將前驅物溶液供給到基板表面，為進行預交聯以9 (TC放置 一晚後’在135°C的原矽酸四乙酯（TEOS， tetraethyl GfthGsi 1 icate)環境氣體中放置一晚，讓二氧化矽蒸氣擴 散到膜中’成為硬化（r i g丨d )狀態，經由焙燒而形成可靠
314024.ptd 第13頁 561634 五、發明說明（8) 性 高且介電常數低的低介電常數薄膜。 該FRM係如第m(a)及（b)所示'，是由切 (switding transistor)與強介電質電容 :30 ^ 晶體係由形成在矽基板丨表面的元件分 $成，切換電 9fa1 , ^薄膜7作為層間絕緣膜，該低胃電 (b)的要點卹 — 巾双涛膜係如第1圖 膜構成，中°孔性二氧化V镇腔不人是由中孔性二氧化石夕薄 構區域，$此£ ^ 、係含有複數個週期性多孔結 表面的圓桎狀空孔h。 而千仃於基板 閘極ΐ ΐ i依一般的方法製^，該切換電晶體係將，隔著 甲]枝、、、邑緣膜3所形成於矽基板丨表面的 、竹隔者 極接般而形成的源極區域5及沒極區域6:及二i S 3 伐嘴孔8而連接下部電極9，另一 匕α 則與位元線BL(Bit Une)連接。 方面源極汲極區域 =:方面強介電質電容係於下部電極9與上部 1由PZKPbZrJiht)構成的強介 。Π 依據第2圖（a)至⑷說明該fra ' #膜U。 百先，按照一般的方法，於碎 J膜3形成問電極4，同時以該閑電以 政，^成源極區域5及沒極區域6 (第2圖罩進行雜質擴 ，、次，依本發明的方法，形成白人 結構區域的中孔性二氧切薄膜成；二七：週期性多孔 寻膜及結構區域包含有朝同
314024.ptd 第14頁 561634 五、發明說明（ίο) 為1分子聚集複數個分子成球狀膠微粒（m i c e 1 1 e )的結構物 (第4圖（b ))，並經由高濃度化而提高凝聚度。 然後將基板1如第3圖（C)所示，於1 35°C飽和 TEOS氣
體環境中，進行3至6小時或一晚左右的乾燥。該飽和TEOS 氣體環境為1 2 0至1 8 0°C，而1 2 0至1 5 0°C左右亦可。 之後’將經前述乾燥過程的基板丨如第3圖（d)所示， ΐ 楂大二耽體％境中加熱、焙燒3小時，因熱分解而 :ϊ肢示T '的界面’舌性劑，即形成純粹的中孔性二氧化 吵缚膜。 制到方式培燒的中孔性二氧切薄膜，收縮率可抑 基的Ξ ί:Ϊ:ΐ空：^經由高濃度化來提升凝聚*，曱 .0 -〇 ’同（弟4圖（c )) ’經由在此狀能痕霞於 135C的TEOS氣體環境中Γr u 社此狀悲曝路於 的狀態下，加埶之後予（第圖（C))，在維持不破壞空洞 …之後予以焙燒（第3圖（d))。 > "在此加熱、培燒係在大氣氣體環境中進杆，妒而 也可在氧氣氣體環境中進行。 衣兑T進仃，然而
因此，圓柱狀空B 可形成更低介電常數的^形成定向的圓筒物（第4圖（d))， 第11圖截面的TEM相片/膜。此時的低介電常數薄膜係如 孔，而其周邊的灰色看得見發白的是圓柱狀空 扭曲的高可靠性材料刀疋壁，排列成6角形，成為不會 而為比較，篦1 於飽和TEOS氣體Jf p ;所示同樣的載面TEM照片是未曝露 孔體衣&中加熱焙燒的中孔性二氧化矽薄膜，
561634 五、發明說明αι) 看得見發白圓柱狀空孔周邊的壁，即灰色部分係成扭曲狀 的6角形。這應是未曝露於飽和TEOS氣體環境中而產生收 縮的緣故。 如上述由於曝露於飽和TEOS氣體環境中後再焙燒，故 可將收縮抑制到最小，形成具配向性空孔的多孔薄膜構成 的低介電常數薄膜。 、 依據前述形成如第2圖（b)所示的本發明實施形態低介 電常數薄膜7，實際上為了形成位元線BL，故必須分兩次 來形成該低介電常數薄膜。 之後，依一般的方法在該低介電常數薄膜7形成接觸 孔8。然後在該接觸孔内填入高濃度摻雜的多結晶矽層形 ，插栓（Piug)後，以銥為靶材，利用氩與氧的混合氣體形 成乳化銥層。接著更在其上層以鉑為靶材形成粗鉑
y二=咖）層。依照前述方式如第2圖（c)所示，形成膜 厚50nm左右的氧化銥（ir idi 彳H .^ L 、 ulum 0Xlde)層，以及膜厚 200nm 左右的粗鉑（p 1 a t i n a m )層，並用撒爭、土 ㈣_其製成圖ί =形成下部電極9。 ，在該下部電極9上，利用溶凝膠（S〇1 GeU形成 強介電質膜1 0的PZT膜。其使用的眉鉍1 π η 7 Q U、 T." 原材料為 Pb(CH3C〇〇)2· ^〇，Zr(t-釣混合液，旋轉塗敷該混合 液後’以1 5 0°C令其乾燥，在乾*翁贪 陡μ八你=潘以 仕也工乱氧體環境下以4 0 0°C假 焙燒3 0分鐘。反覆5次該步驟後，在Ω 7nnr ,ν ^ ^ ^ ^ ^ 在〇钓氣體環境中進行 f U ϋ C以上的熱處理。經由前试舟驟 ^ 1Π v + 4 DK7 τ.引述步驟形成25〇nm的強介電質 Μ 10。又，在此PbZrxTll_x0^ χ訂為〇 52(以下以
314024.ptcl 第17頁 561634 五、發明說明（12) PZT( 52/48 )代表之），形成PZT膜（第2圖（d))。 接著，於強介電質膜10上利用濺鍍法（sputtering)形 成氧化銥與銥的積層膜。將該氧化銥層與銥層的積層膜做 為上部電極11。在此，形成的銀層與氧化銀層加起來的厚 度為200 nm。以前述方式可獲得強介電質電容器 (capacitor)，形成如第1圖所示的FRAM。 第5圖所示係上述形成低介電常數薄膜時的線繞射 (XRD， X-ray diffractometry)結果，第 5圖中曲線 a係顯 示以9 0°C保持一晚後，經水解縮聚反應使二氧化矽衍生物 聚合（預交聯步驟）後所呈狀態的XRD結果。b係表示於1 35 °C的飽和TE0S氣體環境中進行一晚加熱後的狀態（第3圖 (c ))。曲線c係表示將經前述步驟乾燥後的基板1，於4 〇 〇 °C的大氣氣體環境中加熱焙燒3小時，因熱分解而將鑄模 的界面活性劑，完全去除形成中孔性二氧化矽薄膜（第3圖 (d))的XRD結果。第10圖係表示為比較用，於i35°C的飽和 TE0S氣體環境中，不做一晚加熱時比較例的長膜過程xRD 結果。圖中曲線s係表示塗佈後的狀態圖，曲線a2係表示 將該塗佈膜於9 0°C下保持三晚經水解縮聚反應使二氧化矽 衍生物聚合後（預交聯步驟（第3圖（b))所呈狀態的xRD結 果。d係未經1 3 5°C飽和T E 0 S氣體環境中的乾燥，將基板1 在3 5 0 C的大氣氣體環境中加熱培燒5小時，以熱分解完全 去除禱模的界面活性劑後所形成中孔性二氧化石夕薄膜（第3 圖（d))的XRD結果。 圖中縱軸係表示每秒所計數的反射、散射、繞射X線
314024.ptd 第18頁 561634 五、發明說明（13) 晶格數c p s ( c 〇 u n t p e r s e c ο n d )，橫轴係表示繞射峰的角 度0 。將該繞射尖峰的角度訂為0 ，則2dsin0 ^ ，由此 式可算出d=週期性結構的晶面間隔。 在此λ係代表入射X線的波長。 如第5圖所示，曲線a、b、c繞射尖峰位置一致，保持 良好的結晶結構，相對的，未經在TE0S蒸氣氣體環境中處 =時’如第10圖所示，由繞射尖峰偏離，可瞭解 產生缺陷的情形。 從該結果可以了解，根據本發明實 過在TEQS蒸氣氣體環境中的處理，可开‘巧方法，透 提升結構體的強度，在焙燒時也可、進仃父聯反應， 果，繞射尖峰一致，晶體結構中毫盔^不會變形，其結 燒。 ^無缺陷而完成良好的焙 根據前述方法，由於層間絕緣膜 對基板的密著性也佳，且係由耐濕性_、有優良的膜強度， 中孔性二氧化矽薄膜構成低介電常 ^好、定向性極佳的 層間絕緣膜的電容降低，形成具良★渾膜’故可將起因自 作的FRAM。 ’、又子切換特性、可高速動 又，由於空孔排列方向一致而盥 提高強度，且於基板表面的垂直方=暴板表面平行，故能 電常數，尤其可對上層的下部電極° A成具有均一的低介 沒有開口部的封閉結構，故^成為及配線、底層基板採取 有效低介電常數薄膜，因不會有漏$ =性佳、高可靠性的 層間絕緣膜。 胃 ’、電〉泉’而成為長壽命的
314024.ptd
561634 五、發明說明（14) 又，在前述實施例，於焙燒前係將膜曝露於TEOS蒸氣 氣體環境下，然而用來當作這蒸氣氣體環境的二氧化矽衍 生物並不僅限於TEOS，使用TMOS等矽醇鹽材料也不錯。 又，TEOS、TMOS之外，也可使用具下式所列結構式的 二氧化矽衍生物。 化學式1 R2 1 0
I
Rl-0-Si_0-R2
I 0
I R4
Rn(n=：l、2、3、4· ·)係屬於CH3，C2H漭飽和鎖狀烴 系、不飽和鎖狀烴系或苯環等芳香族系、環己烷等飽和環 狀烴，ΙΠ、R2、R3、R4同樣或互異皆可，又以Η取代Rn也 可以。 此外，上述製程所用的二氧化矽衍生物，於上述的化 學式也可用R1取代R1 - 0。 更好的是 n R1 · 0”、’’R2 · 0”、 ’’R3· 0’’、 nR4· 0’’的 官能基内，將1原子團到3原子團分別用’’ Rl”、” R2”、 ” R3”、” R4”來替換也可以，其一例如下式所示。
314024.ptd 第20頁 561634
五、發明說明（15) 化學式2 R2
I
Rl-0-SiO‘R2
I R4 透過採用這種矽烷化劑作為氣體不僅具高強度、高密 著性的特性，而且可構建極具耐濕性的中孔性二氧化矽薄 膜。又以三甲基氯石夕烷（Trimethyl chi oro Si lane)取代以 化子式2所示的一燒基烧氧石夕烧（Diaikyiaikoxy Silane) 更能提升耐濕性。 又’關於前驅物溶液的成分，並不限定於前述實施形 態的成分’以溶劑為1 5 〇 (水1 〇 〇 +乙醇5 〇 )、界面活性劑〇 · 1 至5、二氧化矽衍生物〇 · 1至1 〇 (更佳是3 · 0至6 · 0 )、酸觸媒 0至5 (更佳是〇 · 5至2 · 5 )為佳，經由採用這種成分的前驅物 溶液’可形成具圓柱狀空孔的低介電常數絕緣膜。 又在前述實施形態，界面活性劑雖是採用正離子型的 十六院基二甲基 >臭化>1安 (cetyltrimethylammoniumbromide = CTAB:C16H33N+(CH3)3Br- )，但並不僅限於此，當然也可用其他的界面活性劑。 不過，若採用N a離子等驗性離子為觸媒，而作為半導 體材料時因會造成劣化，故最好採用正離子型界面活性 劑，觸媒則用酸觸媒。酸觸媒除鹽酸HC1外，用琐酸（hn〇3 )、硫酸（Η A 0 J、石粦酸（Η 3P 0 J、H J 0薄無機觸媒也可以。
314024.ptd 第21頁 561634 五、發明說明（16) 又，用叛酸、石蔷酸、 又採用的二^ 亞磺酸、酚等有機酸觸媒皆可。 用TEOS等矽醇_ ^ ^秒街生物原料’並不限定於TM0S，使 孤柯料為佳。 又溶劑雖換田 p 以。 用水H 2〇/醇的混合溶劑，不過只用水也可 、&斤=外斤^燒氣體環境雖用大氣環境，不過在氧氣中、 ί環境也可以，最好透過採用由氮與氛的混合 .ρ ^ ^ 乂乱篮〔forming gas)更能改善耐濕性，減 少漏電流。 界面/舌丨生劑、一氧化石夕衍生物、酸觸媒、溶劑的 混合比率，可適當變更。 4幻 其次’預交聯步驟雖訂為以9(rc放置一晚，不過在3〇 至1 5 0C、1至1 2 0小時的範圍内可做適當的選擇，最好 6 0至1 2 0°C ，而以9 (TC為更佳。 又，在將TE0S置於135°C的飽和蒸氣壓下的曝露製 程，如第1 3圖所示，以變化處理時間等來測量焙燒前後的 收縮率’其結果如第1 4圖所示，縱軸為收縮率，橫 理時間。 ’、 处 由第14圖可清楚看出，於飽和蒸氣壓下曝露TE〇 程’從3小時至3晚左右都可以，該TE〇s蒸氣溫度最 & 135°C ’ 120至180°C左右也可以。TE0S蒸氣溫产為古田疋 則可望在更短的處理時間獲得同樣的收縮抑制^文Ί ’ 蒸氣中的處理時間以6小時以上為佳，更好是在* 1 。又’ 上。此外，從外部供給TE0S蒸氣到容器内， ^時以 我敌向TE0S分
314024.ptd 第22頁
561634 五、發明說明（17) ' 壓’或提高製程溫度，τ達到縮短時間的目的。又溫度方 面，。只要曝露到二氧化矽衍生物的蒸氣即可，故並不限定 135t，9(TC以下也可以。又上限在界面活性劑開始熱分 解的溫度（ 2 0 0至2 5 0°C )以下即可。 。又焙燒製耘雖訂為4 0 (TC、3小時，但在3 〇 〇°c至5 〇 〇 C、1至5小時左右也可以，最好是35〇〇c至45〇它。 之外，在岫述實施形態，係於焙燒前，先將TE〇s曝露 和蒸氣壓下，不過在TE0S等二氧化矽衍生物蒸氣氣體 %，下焙燒也可以。在該種場合，有時會在表面出現氧化 物等的堆積物’在那種場合只要做焙燒後的表面處理即可 除去堆積物。 【第2實施形態】 又’在前述的第1實施形態，中孔性二氧化矽薄膜的 形成係採用旋轉塗佈法，不過並不僅限定在旋轉塗佈法， 如第6圖所示也可採用浸潰塗佈（d i p coa t )法。 即’對已調整好的前驅物溶液液面將基板以1 mm/s至 1 Om/s的速度垂直降下沈入溶液中，並靜置1秒鐘至1小 時。 然後經過所要的時間後，再垂直將基板以1 mm/ 3至 10m/s的速度提升並從溶液中取出。 接著和前述第1實施形態一樣，經由以9 0°C保持一 晚，經水解縮聚反應使二氧化矽衍生物聚合，之後，在 1 35°C的飽和TE0S氣體環境中，進行3至1 2小時的加熱，最 後將基板1放在4 0 0°C的氧氣氣體環境中加熱、焙燒3小
314024.ptd 第23頁 561634 五、發明說明（18) 時 孔性去除鑄棋的界面活性劑’形成純梓的中 物落二除了上述方法外’於基板上滴下前- 【第3實施形態】 又：在前述的第！實施形態，中孔性二氧化石夕 形成係採用旋轉塗佈法來塗佑俞 — 、 ^ ^ (spln coat；, ：^Λ： ^ ^ ^ ^ ^ ㈣浸潰法。 ^ m圖（a)、（b)所示也可 和前述實施形態一樣，如第7圖（a)所示，混合並形成 前驅物溶液，將前述M0SFET所形成的基板丨如第7圖（…所 示浸潰在該溶液中，然後經由將這經塗佈的基板丨以9(rc 保持一晚以水解（縮聚反應）使二氧化矽衍生物聚合（預交 聯步驟），將界面活性劑的週期性自凝聚體做成鑄模，可 獲得中孔性二氧化矽薄膜。 接著最後和‘述第1實施形態一樣，經由以9 〇。〇保持 兩晚經水解縮聚反應使二氧化；5夕衍生物聚合，之後在i 3 5 C的飽和TM0S氣體環境中，乾燥一晚，最後將基板1放在 4 0 0C的>氧氣氣體環境中加熱、焙燒3小時，以熱分解完全 去除鑄模的界面活性劑’而形成純粹的中孔性二氧化矽薄 膜0 根據前述方式，由於具週期性多孔結構，故可提升機 械強度獲得高可靠性的絕緣膜。又，由於空孔之排列方向 與基板表面平行，故於基板表面的垂直方向變成具有均一
561634 五、發明說明（19) 的低介電常數，作為層間絕緣膜用時，對上層配線及下層 配線可以得到不具開口部的封閉結構，作為耐濕性佳、高 可靠性的有效低介電常數薄膜具有很大功效。 【第4實施形態】 又在前述實施形態，雖然已針對包含具有往同一方向 排列的圓柱狀空孔之複數個週期性多孔結構區域，即相鄰 各多孔結構區域相互以朝向不同方向排列的絕緣膜予以說 明，但如第8圖所示，空孔h朝同一方向排列形成於整個基 板表面也無妨。 【第5實施形態】 此外，如第9圖（f )所示，空孔h以層狀方向排列的結 構也有效，此種方式係藉更加提高前驅物溶液的界面活性 劑濃度來形成，至於其他步驟則和前述第1至第4實施形態 一樣。 在第4圖（c)所示的結構體，若更加提高界面活性劑 的濃度，則分子係如第9圖（e )所示成層狀定向，所形成的 低介電常數薄膜如第9圖（f )所示的空孔h成層狀方向排 列。該種結構與具圓筒狀空孔的結構體相比，可更加提高 空孔率而達到低介電常數化的目的。 又，在形成前驅物溶液時，得知因界面活性劑與二氧 化矽衍生物的比率不同，所得結構體的結構也會不同。 例如CTAB/TEOS等界面活性劑與二氧化矽衍生物的分 子比在0 · 3至0 · 8時，係為3維網狀結構（立方體）；比前述 分子比小，在0. 1至0. 5時，排列方向成筒狀空孔的低介電
314024.ptd 第25頁 561634 五、發明說明（20) 常數薄膜，反之比前述分子比大，在〇 · 5至2時，排列方向 成層狀空孔的低介電常數薄膜。 又在Θ述貫施形態，雖已針對採用旋轉器的旋轉塗佈 法予以說明，但也可採用刷子塗佈的刷塗法。 又，在基板上塗佈、浸潰等接觸步驟前，透過先進行 預父聯步驟’可讓起預交聯反應的前驅物溶液進行接觸。 又’在將前驅物溶液接觸到基板後，再進行預交聯也無 妨。 在别述貫施开> 態雖已就FeR A Μ的層間絕緣膜予以說 明，但本發明也可適用於使用矽的各種半導體裝置、使用 高電子遷移率電晶體（HEMT，High Electron MQbility
Transistor)等化合物半導體之裝置等的高速裝置、微波 1C (積體電路ic， Integrated Circuit)等高頻裝置、金屬 -鐵電-金屬絕緣半導體（MFMIS，
Meta^-Ferroelectric-Metal-Insulator-Semiconductor) 型的高積體強介電質記憶體、使用薄膜載（f ilm carrier) 等的微波傳輸線路或多層電路基板等方面。 【產業上的利用性】 如上所述，根據本發明將界面活性劑與酸觸媒，依所 需的莫耳比溶解於溶劑中，將所形成的前驅物溶液予以調 整，塗佈在基板上，經水解（縮聚反應）使二氧化矽衍生物 聚合（預交聯步驟），使界面活性劑的週期性自凝聚體成為 鑄模，製成中孔性二氧化矽薄膜，在焙燒之前，先 曝露於二氧化矽衍生物氣體環境下，藉供給二氧化矽二生
第26頁 314024.ptd 561634 五、發明說明（21) 物，抑制因水解引起的膜收縮，於不破壞空洞並維持原狀 下，可形成以堅固的界面活性劑自凝聚體作為鑄模的中孔 性二氧化石夕薄膜。 因此，可容易獲得控制性佳、機械強度及密著性極高 的低介電常數絕緣膜。
314024.ptd 第27頁 561634 圖式簡單說明 【圖式簡單說明】 第1圖（a )、（ b )係表示採用本發明第1實施形態方法所 形成的絕緣膜之鐵電隨機存取記憶體（F e r r 〇 e 1 e c t r i c Random Access Memory, FRAM)圖。 第2圖（a)至（d)係表示第1圖FRAM製造步驟圖。 第3圖（a)至（d )係表示有關本發明第1實施形態絕緣m 的形成步驟的說明圖。 第4圖（a)至（d)係表示有關本發明第1實施形態絕緣膜 的說明圖。 第5圖係表不有關本發明第1實施形態長膜過程之X射 線繞射（X R D )結果的說明圖。 第6圖係表示有關本發明第2實施形態絕緣膜形成步驟 的說明圖。 第7圖（a )、（ b)係表示有關本發明第3實施形態絕緣膜 形成步驟的說明圖。 第8圖係表示有關本發明第4實施形態絕緣膜的說明 圖。 第9圖（e )、（ f )係表示有關本發明第5實施形態絕緣膜 的說明圖。 第1 0圖係表示有關比較例長膜過程之X射線繞射（XRD ) 結果的說明圖 第1 1圖係表示本發明第1實施形態絕緣膜焙燒後的截 面穿透式電子顯微鏡（Transmission Electron m i c r o s c o p e， Τ Ε Μ)相片之結晶結構圖。
314024.ptd 第28頁 561634 圖式簡單說明 第1 2圖係表示比較例絕緣膜（未經二氧化矽衍生物處 理所焙燒的產品）焙燒後的截面TEM相片之結晶結構圖 第1 3圖係表示有關本發明實施形態及比較例之成份比 及改變T E 0 S處理時間的各試料内容圖。 第1 4圖係有關經TEOS處理的處理時間與焙燒後收縮率 之相關圖。 10 h I 秒基板 3 閘極絕緣膜 5 源極區域 7 絕緣膜 9 下部電極 II 上部電極
元件分離絕緣膜 閘極電極 汲極區域 接觸孔 強介電質膜 空孑L
314024.ptd 第29頁

Claims (1)

  1. 修正 濯634禾μ 1-1 案號 9Π21101 六、申請專利範圍 1. 一種半導體裝置的製造方法，其特徵在具備有：包含 二氧化石夕衍生物與界面活性劑的前驅物溶液的製備步 驟； 使前述前驅物溶液接觸基板表面的接觸步驟； 將接觸前述前驅物溶液的基板曝露在二氧化矽衍 生物氣體環境下的處理步驟；以及 包含焙燒前述基板，並分解去除前述界面活性劑 的步驟以形成絕緣膜者。 2. 如申請專利範圍第1項的半導體裝置的製造方法，其 中，前述處理步驟係包含有：前述界面活性劑在不會 熱分解的溫度下令其接觸二氧化矽衍生物蒸氣的步 驟。 3. 如申請專利範圍第2項的半導體裝置的製造方法，其 中，前述處理步驟係於二氧化矽衍生物蒸氣的飽和蒸 氣壓下實施。 4. 如申請專利範圍第1至3項中任一項的半導體裝置的製 造方法，其中，前述處理步驟係在9 0至2 0 0°C的溫度下 實施。 5. 如申請專利範圍第1至3項中任一項的半導體裝置的製 造方法，其中，前述接觸步驟係於基板上塗佈前驅物 溶液的步驟。 6. 如申請專利範圍第5項的半導體裝置的製造方法，其 中，前述接觸步驟係於基板上滴下前驅物溶液，使前 述基板旋轉的旋轉塗佈步驟。
    314024. ptc 第1頁 2003.08.15. 030 561634 修正 六、申請專利範圍 7. 如申請專利 造方法，其 聯反應的預 8. 如申請專利 中，前述分 下實施，於 板，並分解 驟。 9. 如申請專利 中，前述二 1 〇 .如申請專利 中，前述二 1 1.如申請專利 中，前述二 1 2 .如申請專利 中，前述二 1 3 .如申請專利 中，前述二 案號 91121101 範圍第1至3項中任一項的半導體裝置的製 中，包含將前述前驅物溶液升溫，開始交 交聯步驟。 範圍第1項的半導體裝置的製造方法，其 解去除步驟係與前述處理步驟在同一步驟 二氧化矽衍生物氣體環境下焙燒前述基 去除前述界面活性劑而形成絕緣膜的步 範圍第1項的半導體裝置的製造方法，其 氧化石夕衍生物係為iS化烧基石夕烧。 範圍第1項的半導體裝置的製造方法，其 氧化矽衍生物係為鹵化烷氧基矽烷。 範圍第1項的半導體裝置的製造方法，其 氧化碎衍生物係為鹵化烧基烧氧$夕烧。 範圍第1項的半導體裝置的製造方法，其 氧化矽衍生物係為烷氧基矽烷。 範圍第1項的半導體裝置的製造方法，其 氧化碎衍生物係為烧基烧氧碎烧。
    314024.ptc 第2頁 2003.08.15.031
TW091121101A 2001-09-25 2002-09-16 Method for producing semiconductor device TW561634B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001292088 2001-09-25

Publications (1)

Publication Number Publication Date
TW561634B true TW561634B (en) 2003-11-11

Family

ID=19114122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091121101A TW561634B (en) 2001-09-25 2002-09-16 Method for producing semiconductor device

Country Status (7)

Country Link
US (1) US7166545B2 (zh)
EP (1) EP1432028A4 (zh)
JP (1) JP4170219B2 (zh)
KR (1) KR100879660B1 (zh)
CN (1) CN100343959C (zh)
TW (1) TW561634B (zh)
WO (1) WO2003028097A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327497C (zh) * 2002-03-04 2007-07-18 罗姆股份有限公司 薄膜的形成方法
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
TWI320401B (en) * 2005-02-05 2010-02-11 Compal Electronics Inc Method for manufacturing a microwave substrate
JP4623520B2 (ja) * 2006-04-10 2011-02-02 株式会社神戸製鋼所 多孔質膜の製造方法及びその方法によって製造された多孔質膜
US8530369B2 (en) * 2007-09-19 2013-09-10 General Electric Company Catalyst and method of manufacture
US9272271B2 (en) * 2007-09-19 2016-03-01 General Electric Company Manufacture of catalyst compositions and systems
EP4268701A4 (en) 2020-12-24 2024-02-21 FUJIFILM Corporation FLEXIBLE TUBE FOR ENDOSCOPE, ENDOSCOPE-TYPE MEDICAL INSTRUMENT AND ASSOCIATED MANUFACTURING METHODS

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2823878B2 (ja) 1989-03-09 1998-11-11 触媒化成工業株式会社 半導体集積回路の製造方法
KR960006961B1 (ko) * 1991-09-13 1996-05-25 니뽄 덴끼 가부시끼가이샤 반도체 디바이스의 배선 구조 및 절연막 형성방법과 이것의 표면 보호막 형성 방법
JP2792335B2 (ja) 1992-05-27 1998-09-03 日本電気株式会社 半導体装置の製造方法
JPH0770534B2 (ja) 1993-01-11 1995-07-31 日本電気株式会社 半導体装置の製造方法
JPH06349817A (ja) * 1993-06-14 1994-12-22 Kawasaki Steel Corp 半導体装置の製造方法
US5492736A (en) * 1994-11-28 1996-02-20 Air Products And Chemicals, Inc. Fluorine doped silicon oxide process
CN1062836C (zh) * 1997-09-18 2001-03-07 复旦大学 阴阳混合表面活性剂为模板剂制备mcm-48中孔分子筛的方法
US5858457A (en) * 1997-09-25 1999-01-12 Sandia Corporation Process to form mesostructured films
JP3297998B2 (ja) 1998-02-26 2002-07-02 住友金属工業株式会社 高清浄極低炭素鋼の溶製方法
CN1101339C (zh) * 1998-07-01 2003-02-12 复旦大学 复合中微孔分子筛及其合成方法
US6329017B1 (en) * 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
WO2000039028A1 (en) * 1998-12-23 2000-07-06 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
EP1127929B1 (en) * 2000-02-28 2009-04-15 JSR Corporation Composition for film formation, method of film formation, and silica-based film

Also Published As

Publication number Publication date
WO2003028097A1 (fr) 2003-04-03
KR20040039410A (ko) 2004-05-10
EP1432028A4 (en) 2010-02-24
CN1559083A (zh) 2004-12-29
US7166545B2 (en) 2007-01-23
EP1432028A1 (en) 2004-06-23
CN100343959C (zh) 2007-10-17
US20050003678A1 (en) 2005-01-06
JP4170219B2 (ja) 2008-10-22
KR100879660B1 (ko) 2009-01-20
JPWO2003028097A1 (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
JP4284083B2 (ja) 多孔質シリカ膜の形成方法
US6287979B1 (en) Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
KR20070083745A (ko) 유기실리카 물질 내의 가교 유기 기의 변환방법
TW561634B (en) Method for producing semiconductor device
TW200403284A (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
US20070164437A1 (en) Semiconductor device and method of manufacturing the same
US7385276B2 (en) Semiconductor device, and method for manufacturing the same
JP2007134420A (ja) 疎水性多孔質シリカ材料による構造物内部の埋め込み方法
KR100863386B1 (ko) 박막 형성 방법
JP2915357B2 (ja) 半導体装置、その製造方法及び多孔質膜の形成方法
KR100455886B1 (ko) 반도체 소자 제조 방법
JPH0936117A (ja) 多層配線形成法
JP4953523B2 (ja) 半導体装置およびその製造方法
JP2003017486A (ja) 半導体装置およびその製造方法
JP2003017483A (ja) 半導体装置およびその製造方法
JP2003017485A (ja) 半導体装置およびその製造方法
JP2000017172A (ja) ケイ素ポリマー組成物、ケイ素酸化膜の形成方法および半導体素子
JP2003017484A (ja) 半導体装置およびその製造方法
JP2003017487A (ja) 半導体装置およびその製造方法
PT104048A (pt) Processo de obtenção de filmes finos de titanato de estrôncio e bário a temperaturas baixas por sol gel e de elevada sintonabilidade da permitividade dieléctrica

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees